第3章2003計(jì)算機(jī)CPU

1、第3章 半導(dǎo)體存儲(chǔ)器要求：1 掌握單片靜態(tài)RAM存儲(chǔ)容量與其地址線和數(shù)據(jù)線的關(guān)系。2 給定內(nèi)存儲(chǔ)器空間，要求計(jì)算所需的芯片組、芯片數(shù)。3 了解Cache的作用及工作原理。3.1 概述存儲(chǔ)器是計(jì)算機(jī)的重要組成部分，是用來存放程序及數(shù)據(jù)的物理實(shí)體。1存儲(chǔ)器的分類按存儲(chǔ)器和CPU的關(guān)系分為內(nèi)存儲(chǔ)器與外存儲(chǔ)器：（1）內(nèi)存儲(chǔ)器：也稱為主存，通過系統(tǒng)總線直接與CPU聯(lián)接，用來存放執(zhí)行的程序和處理的數(shù)據(jù)； （2）外存儲(chǔ)器：需通過專門的接口電路和主機(jī)相連，用來存放暫不執(zhí)行的程序或不被處理的數(shù)據(jù)。（一旦需要時(shí)，須先調(diào)入內(nèi)存）主要有磁盤、磁帶、光盤等。說明：本章只簡單介紹內(nèi)存儲(chǔ)器。2微機(jī)中的內(nèi)存儲(chǔ)器主要由半導(dǎo)體存

2、儲(chǔ)器組成。按存取方式分為：（1）RAM（Random Access Memory）原意是“隨機(jī)存取存儲(chǔ)器”，現(xiàn)多指讀寫存儲(chǔ)器（Read/write memory）。（P45，關(guān)于隨機(jī)存取、順序存取的概念）（2）ROM（Read Only Memory）：只讀存儲(chǔ)器（機(jī)器運(yùn)行時(shí)只讀、不能寫）ROM中包含系統(tǒng)軟件和永久的系統(tǒng)數(shù)據(jù)。3內(nèi)存儲(chǔ)器的性能指標(biāo)P46（也是選擇存儲(chǔ)器件應(yīng)考慮的因素）（1）存儲(chǔ)容量存儲(chǔ)器芯片的容量指存儲(chǔ)器芯片所能存儲(chǔ)的二進(jìn)制信息量的多少，通常的表達(dá)方式是：存儲(chǔ)容量字?jǐn)?shù)字長，解釋為：存儲(chǔ)容量存儲(chǔ)單元數(shù)每單元所含基本存儲(chǔ)單元數(shù)芯片的地址單元數(shù)（Memory locations）每單

3、元位數(shù)（Bits per location）注：一個(gè)基本存儲(chǔ)單元可以存儲(chǔ)1位的二進(jìn)制信息。內(nèi)存的總?cè)萘縿t是整個(gè)CPU可尋址的存儲(chǔ)器空間8（因?yàn)樵?0X86系統(tǒng)中，存儲(chǔ)器是以字節(jié)為單位組織的，即一個(gè)存儲(chǔ)單元存儲(chǔ)8位二進(jìn)制信息）。例，8086系統(tǒng)中，內(nèi)存容量為1MB，即可存儲(chǔ)2208位的二進(jìn)制信息。（2）存取時(shí)間，又稱存取周期。P46，。計(jì)算機(jī)運(yùn)行的速度與存儲(chǔ)器的存取周期有著直接的關(guān)系，因此它是存儲(chǔ)器的一項(xiàng)重要參數(shù)。一般地，存儲(chǔ)周期越短，計(jì)算機(jī)運(yùn)行的速度越快。當(dāng)然，一個(gè)存儲(chǔ)器系統(tǒng)的存取周期不僅與存儲(chǔ)器芯片的存取周期有關(guān)，還與存取路徑中的緩沖器以及地址/數(shù)據(jù)線的延遲有關(guān)，往往是四者之和。（3）功耗P

4、46，。功耗在用電池供電的系統(tǒng)中是非常重要的問題，比如野外作業(yè)的微型機(jī)系統(tǒng)。CMOS（Complement MetalOxide Semiconductor）能夠很好地滿足低功耗地要求，但集成度較低，且器件速度慢。通常功耗是與速度成正比的，所以既達(dá)到低功耗又得到高速度是很困難很不經(jīng)濟(jì)的。當(dāng)前，HMOS（High density MetalOxide Semiconductor）制造的存儲(chǔ)器件在速度、功耗、器件容量方面進(jìn)行了很好的折衷。（4）可靠性P46（5）集成度P46（6）易失性（揮發(fā)性）是區(qū)分存儲(chǔ)器種類的重要外部特性之一，易失性指電源斷開后，存儲(chǔ)器的內(nèi)容是否丟失。如果某種存儲(chǔ)器在斷電后，仍

5、能保存其中的內(nèi)容，則稱為非易失性存儲(chǔ)器，否則，就叫易失性存儲(chǔ)器。對于易失性存儲(chǔ)器，即使電源只是瞬間斷開，也會(huì)使原有的指令和數(shù)據(jù)丟失殆盡，RAM是易失性存儲(chǔ)器。外存儲(chǔ)器一般是非易失性的。半導(dǎo)體存儲(chǔ)器中，ROM也是非易失性的，所以，微型計(jì)算機(jī)中，用ROM來存放系統(tǒng)啟動(dòng)程序、監(jiān)控程序和基本輸入/輸出程序。（操作系統(tǒng)是存放在外存儲(chǔ)器中的）。32 讀寫存儲(chǔ)器RAM1 基本結(jié)構(gòu)及組成P47，圖3.1。（1） 存儲(chǔ)矩陣基本存儲(chǔ)單元（基本存儲(chǔ)電路）：能夠存儲(chǔ)1位二進(jìn)制信息的基本電路。半導(dǎo)體存儲(chǔ)器芯片上所有基本存儲(chǔ)電路的集合體稱為存儲(chǔ)體；為便于尋址和操作，這些基本存儲(chǔ)電路常排列成矩陣的形式，因此又稱存儲(chǔ)矩陣。（

6、2）地址譯碼器（包括行地址譯碼器和列地址譯碼器）P47，接收系統(tǒng)地址總線上的地址信號(hào)，并產(chǎn)生地址譯碼信號(hào)，以便選中存儲(chǔ)矩陣中的某一個(gè)或幾個(gè)基本存儲(chǔ)電路。（具有相同地址的基本存儲(chǔ)電路構(gòu)成了一個(gè)存儲(chǔ)單元）。（3）存儲(chǔ)器控制電路P47，存儲(chǔ)器控制電路通過?？刂菩盘?hào)線有：（Chip Enable）或（Chip Select）：片選信號(hào)，用于使能存儲(chǔ)器工作；（Output Enable）：輸出允許信號(hào)，用于開啟存儲(chǔ)器的三態(tài)輸出緩沖器，輸出被選中的單元中的數(shù)據(jù)讀出數(shù)據(jù)；（Write Enable）：寫允許信號(hào)，用于控制將數(shù)據(jù)寫入被選中的單元中。注：對存儲(chǔ)器芯片而言，以上控制線都是輸入端，且低電平有效。在某

7、些芯片中，將、合并成一條控制線，并規(guī)定為高電平時(shí)對存儲(chǔ)器進(jìn)行讀操作，低電平是進(jìn)行寫操作。在動(dòng)態(tài)存儲(chǔ)器中，為節(jié)省引線端，常將行、列地址信號(hào)分時(shí)送入，這時(shí)需要增加行選擇信號(hào)和列選擇信號(hào)。（4）三態(tài)雙向緩沖器三態(tài)：高電平（High Level）、低電平（Low Level）、高阻（High Impendent）。使存儲(chǔ)器芯片的數(shù)據(jù)線能夠直接與系統(tǒng)數(shù)據(jù)總線相連。2 基本存儲(chǔ)電路（具體不介紹）根據(jù)基本存儲(chǔ)電路不同，RAM又分為：SRAM（Static RAM，靜態(tài)RAM）、DRAM（Dynamic RAM，動(dòng)態(tài)RAM）、iRAM（integrated RAM，集成動(dòng)態(tài)RAM，自帶刷新電路）等。3 典型存

8、儲(chǔ)器芯片舉例P52，例：Intel6116靜態(tài)RAM芯片。簡單介紹它的4個(gè)組成部分。P52，圖3.6存儲(chǔ)容量與芯片地址線和數(shù)據(jù)線的關(guān)系。4 靜態(tài)RAM芯片組的連接本節(jié)介紹如何用多片靜態(tài)RAM芯片構(gòu)成一個(gè)內(nèi)存儲(chǔ)器陣列（填滿一個(gè)內(nèi)存儲(chǔ)器空間）。由于單片存儲(chǔ)器的容量有限，在要求較大的內(nèi)存儲(chǔ)器容量的情況下，通常將多片存儲(chǔ)器芯片排成在一起構(gòu)成內(nèi)存儲(chǔ)器陣列。芯片組：一個(gè)芯片組中可以有一個(gè)或多個(gè)芯片（型號(hào)與容量相同），這些芯片工作的地址范圍相同，即它們的片選信號(hào)是相連的。若設(shè)計(jì)容量為Nbyte的內(nèi)存存儲(chǔ)器陣列，使用靜態(tài)RAM單片容量為PQbit，則需要的芯片組數(shù)N/P，每組中芯片數(shù)8/Q。33 只讀存儲(chǔ)器R

9、OMP58，ROM是非易失性存儲(chǔ)器，稱為對ROM進(jìn)行編程。（編程器或燒寫器）P59，圖3.13，說明：實(shí)際上，結(jié)構(gòu)與RAM類似，也應(yīng)該是4個(gè)部分，但控制邏輯不完全相同，基本存儲(chǔ)電路不同。P5864，自學(xué)。ROM、OTP ROM、EPROM、E2PROM、FLASHMEMORY。34 高速緩沖存儲(chǔ)器Cache1 概述（1） 微型計(jì)算機(jī)系統(tǒng)中存儲(chǔ)器的多級結(jié)構(gòu)微機(jī)系統(tǒng)根據(jù)程序和數(shù)據(jù)的訪問頻度設(shè)若干級存儲(chǔ)系統(tǒng)。1級 2級 3級 4級5級 寄存器高速緩存 主存儲(chǔ)器軟、硬盤、光盤 磁盤機(jī)雙極性器件幾KB幾個(gè)ns磁性材料等幾MB幾十GB帶有機(jī)電驅(qū)動(dòng)裝置若干msMOS：RAM、ROM幾百KB幾十MB幾十個(gè)ns

10、構(gòu)成： CPU內(nèi)部容量： 幾個(gè)或十幾個(gè)訪問速度：高低（訪問頻度）高低（速度）小 大（容量）說明： 并不是每種微機(jī)系統(tǒng)都具備此五級存儲(chǔ)系統(tǒng)，例如只有高性能的微機(jī)系統(tǒng)中含Cache。 速度高的存儲(chǔ)器其集成度往往低，造價(jià)高，不適用于大容量存儲(chǔ)器中，所以微型計(jì)算機(jī)中常采用多級存儲(chǔ)器結(jié)構(gòu)，以解決速度與容量（造價(jià)）的矛盾。（2） 高速緩存Cache的作用通常，SRAM的速度相當(dāng)快，一般為20ns左右，但SRAM很貴，而DRAM則要便宜得多，但速度相對慢，主存一般采用DRAM構(gòu)成。隨著微處理器速度的不斷提高，存儲(chǔ)器的存取速度和效率對整個(gè)系統(tǒng)的性能影響變得很突出。比如，33MHz的80386，一個(gè)總線周期為6

11、0ns，而目前動(dòng)態(tài)存儲(chǔ)器DRAM的存取時(shí)間為100ns，加上存取過程中由于地址鎖存、數(shù)據(jù)緩沖產(chǎn)生的延時(shí)，這樣，即使采用多種措施，CPU也必須加入2個(gè)等待狀態(tài)才能實(shí)現(xiàn)對DRAM的正常訪問。因此，在32位微型機(jī)系統(tǒng)普遍采用了高速緩存（Cache）技術(shù)，換句話說，Cache技術(shù)的采用是與微處理器速度不斷提高有關(guān)的。在80386系統(tǒng)中，Cache是在CPU片外，80486則在CPU片內(nèi)集成了一個(gè)8KB的程序及數(shù)據(jù)Cache，并可外接一個(gè)二級高速緩存；Pentium在CPU片內(nèi)集成了兩個(gè)8KBCache，一個(gè)作程序緩存，另一個(gè)作數(shù)據(jù)緩存。無論Cache在CPU片內(nèi)或片外，也不論Cache容量的大小，它們

12、的功能、問題及解決問題的方案是一致的。Cache技術(shù)的出發(fā)點(diǎn)就是用SRAM和DRAM構(gòu)成一個(gè)組合的存儲(chǔ)系統(tǒng)，使它兼有SRAM和DRAM的優(yōu)點(diǎn)。采用這樣的技術(shù)，在主存和高速CPU之間設(shè)置一個(gè)小容量的高速存儲(chǔ)器SRAM，其中存放CPU當(dāng)前最頻繁使用的程序塊和數(shù)據(jù)，于是，CPU對存儲(chǔ)器的訪問主要體現(xiàn)在對SRAM的存取，因此可以不必加等待狀態(tài)而保持高速操作。可見，在Cache系統(tǒng)中，小容量的高速SRAM作為面向CPU的即時(shí)存儲(chǔ)器部件，而大容量的慢速DRAM用作背景存儲(chǔ)部件，因此，這樣的系統(tǒng)以接近于DRAM的價(jià)格提供了SRAM的性能。見P65圖3.20。高速緩沖存儲(chǔ)器與內(nèi)存、CPU的關(guān)系總之，高速緩存是

13、介內(nèi)存和CPU之間的一種快速小容量存儲(chǔ)器（通常由SRAM構(gòu)成），其作用是：有效減少CPU訪問低速內(nèi)存的次數(shù)，從而提高整機(jī)的性能。（大大減少了CPU訪問容量較大、速度較慢的主存的次數(shù)，對提高存儲(chǔ)器存取速度、從而提高程序運(yùn)行速度非常有效。）（3）Cache的命中率P6566，采用Cache技術(shù)的關(guān)鍵問題是如何使 2 Cache的編址和讀/寫操作幾個(gè)概念：（1）P66，Cache是位于CPU和內(nèi)存之間的一個(gè)，無需普通程序員干涉。Cache與內(nèi)存不是統(tǒng)一編址的，或者說Cache對普通程序員來說是不可見的，不可編程的。（2）每個(gè)Cache單元（區(qū)塊）中實(shí)際上都是一個(gè)地址數(shù)據(jù)對，通常數(shù)據(jù)（指令或數(shù)據(jù)）的長度是4個(gè)字節(jié)，而地址的長度則與Cache的組織形式（結(jié)構(gòu)）、內(nèi)存容量有關(guān)。（3） CPU對存儲(chǔ)器的訪問：CPU在訪問存儲(chǔ)器時(shí)，先要計(jì)算出物理地址。根據(jù)物理地址（除低2位外）與Cache中的地址數(shù)據(jù)對中的地址部分比較，若有相等者，則稱命中（HIT），于是CPU不再訪問內(nèi)存，轉(zhuǎn)而訪問Cache；如果Cache中的所有地址數(shù)據(jù)對中的地址均不符合，則稱未命中（MISS），CPU必須訪問內(nèi)存儲(chǔ)器。 在讀周期命中，則直接從Cache取數(shù)；而