邏輯數字時鐘報告

1、 計算機科學與技術學院 課 程 設 計 報 告課程名稱：邏輯與數字系統(tǒng)設計專 業(yè)：計算機科學與技術 班 級： 10 級 04 班 學 號： 5 姓 名： 馬 彥 武 指導老師： 邵 平 凡 2010.09.07 一 課程名稱題目九.數字時鐘二 設計目的和要求1. 設計目的1）初步掌握數字系統(tǒng)電路的一般設計方法，具備對邏輯電路獨立設計能力。2）進一步熟悉常用電子器件的類型和特性，并掌握合理選用的原則。3）提高綜合運用所學的理論知識，獨立分析和解決問題的能力。4）初步掌握對數字系統(tǒng)電路的安裝與調試等基本技能。2.設計要求n 設計一個能顯示日期、小時、分鐘、秒的數字電子鐘，并具有整點報時的功能。 n

2、 由晶振電路產生1HZ標準的信號。分、秒為六十進制計數器，時為二十四進制計數器。n 可手動校正時、分時間和日期值。 三 主要內容及功能1. 電路的組成原理數字電子鐘主要分為數碼顯示器，60進制和24進制計數器，頻率振蕩器和校時報時這幾個部分。數字電子鐘要完成顯示需要6個數碼管，八段的數碼管需要譯碼器械才能顯示，然后要實現時.分.秒的計時器需要60進制計數器和24進制計數器， 60進制可能由10進制和6進制的計數器串聯而成，而小時的24進制可以采用74LS160計數端觸發(fā)實現。頻率振蕩器可以由晶體振蕩器分頻來提供，也可以由555定時器產生脈沖并分頻為1Hz。主題思想如下圖示：2.單元電路的設計1

3、) 秒脈沖產生電路該秒脈沖產生電路是由555振蕩器和一片74LS90十分頻器組成。振蕩器自激產生10Hz的脈沖，經由分頻器的輸入端輸入，分頻后從輸出端輸出1Hz的脈沖。如圖：2）計數器時分秒的計數是由二-五-十異步計數器芯片74LS90，芯片4511和數碼管共同實現的。每塊74LS90芯片都各自接為十進制，但分、秒的十位是逢六進一，這樣分秒就是六十進制，同時時的計數為二十四進制。數字的顯示是4511芯片把輸入的二進制數譯碼成控制七段管的各段位來控制其亮滅。 分、秒的計數顯示時的計數顯示3) 數字鐘數字中系統(tǒng)的組成利用上面的六十進制和二十四進制遞增計數器子電路構成的數字鐘系統(tǒng)如圖:秒脈沖輸入使秒

4、的個位開始計數，隨之進位到秒的十位，當秒到59后進位到分個位，秒又清零重新計數，依次這樣，進位到時，分又清零，直至時分秒都清零，再計數。4）校正電路數字鐘應具有分校正功能，一次，應截斷分個位和時個位的直接計數通路，并采用正常計時信號與校正信號可以隨時切換的電路接入其中。校正信號可直接取值信號發(fā)生器產生的信號，輸出端則與分或時個位計時輸入端相連。當開關打到一端時，正常輸入信號可以順利通過，故校時電路處于正常計時狀態(tài)；當開關打到另一端時，信號產生校正電路處于校時狀態(tài)。如圖：圖中兩個由一塊74157芯片和一個單刀雙擲開關構成校正控制電路分別校正時和分，其功能是完全一樣的，當開關撥到下面時，開始校正，

5、隨脈沖依次遞加，當撥到上邊時就是正常的計時電路。5）報時電路當分向時進位時會同時給555振蕩器一個輸入，經過內部轉變輸出脈沖，連接上喇叭就會發(fā)出聲響。四 收獲與體會經過這段時間的課程設計，我學到了許多東西，對課本上的內容的理解加深了印象，對邏輯電路的實際操作有了切身的感受，同時也學會了一種認真、嚴謹的學習態(tài)度。剛開始，由于只有理論，并沒有實際操作過，難免有些手忙假亂，東一下西一下的亂搞，毫無目的，幾天后還是沒有什么進展。最后決定先看看實例，看人家是怎么做的，就在這個過程中，看到了模塊化設計的方法，于是我的設計就有了一定的進展。還有就是，理論未必在實踐中會有用，還需自己去摸索，請教。無論最后的結果是怎樣，你參與了，你就肯定有收獲。五 參考文