七層電梯控制EDA課程設(shè)計

1、燕山大學(xué)課 程 設(shè) 計 說 明 書題目： 電梯控制 學(xué)院（系）： 電氣工程學(xué)院 年級專業(yè)： xxxx 學(xué) 號： xxxx 學(xué)生姓名： xxxx 指導(dǎo)教師： 呂宏詩 張強 教師職稱： 實驗師 燕山大學(xué)課程設(shè)計（論文）任務(wù)書院（系）：電氣工程學(xué)院 基層教學(xué)單位：電子實驗中心 學(xué) 號學(xué)生姓名專業(yè)（班級）設(shè)計題目電梯控制設(shè)計技術(shù)參數(shù)樓層顯示1-7電梯自動從1層上升到7層，再從7層下降到1層在點陣電路上顯示流動的上下箭頭具有暫停功能設(shè)計要求8*8點陣電路顯示上下箭頭用1個數(shù)碼管顯示樓層1個數(shù)字開關(guān)實現(xiàn)暫停功能工作量學(xué)會使用Max+PlusII軟件、Verilog HDL語言和實驗箱；獨立完成電路設(shè)計，編

2、程下載、連接電路和調(diào)試；參加答辯并書寫任務(wù)書。工作計劃1. 了解EDA的基本知識，學(xué)習(xí)使用軟件Max+PlusII，下發(fā)任務(wù)書，開始電路設(shè)計；2. 學(xué)習(xí)Verilog HDL語言，用Verilog HDL進行程序設(shè)計3. 學(xué)習(xí)使用實驗箱，繼續(xù)電路設(shè)計；4. 完成電路設(shè)計；5. 編程下載、連接電路、調(diào)試和驗收；6. 答辯并書寫任務(wù)書。參考資料數(shù)字電子技術(shù)基礎(chǔ).閻石主編.高等教育出版社.EDA課程設(shè)計A指導(dǎo)書.指導(dǎo)教師簽字基層教學(xué)單位主任簽字金海龍年 月 日 目 錄第1章 設(shè)計說明4 設(shè)計思路4 模塊介紹4真值表7第2章 Verilog HDL設(shè)計源程序9第3章 波形仿真圖17第4章 管腳鎖定及硬

3、件連線19第5章 總結(jié)20參考文獻 21第一章 設(shè)計說明一、設(shè)計思路本課題設(shè)計實現(xiàn)了對電梯顯示電路的控制。當(dāng)電梯上升時，8*8點陣上出現(xiàn)上升的流動箭頭，同時數(shù)碼管隨電梯上升顯示1-7；當(dāng)電梯下降時，8*8點陣上出現(xiàn)下降的流動箭頭，同時數(shù)碼管隨電梯下降顯示7-1。并且電梯具有暫停功能，此功能有數(shù)字開關(guān)控制，當(dāng)開關(guān)閉合時，電梯如上正常工作。當(dāng)開關(guān)斷開時，電梯實現(xiàn)暫停，此時，8*8點陣流動箭頭停止，數(shù)碼管顯示電梯所在樓層且停止，實際樓層、流動箭頭和數(shù)碼管顯示保持一致。在實現(xiàn)課題要求的基礎(chǔ)上，加入了蜂鳴裝置，可以根據(jù)需要使其在任意樓層發(fā)出聲音，在本課題中設(shè)置成了其在2樓、4樓、和7樓時發(fā)出聲音。可根據(jù)

4、實際需要將其改裝在暫停時刻發(fā)出蜂鳴。二、模塊介紹模塊1：項目名稱-abc2。內(nèi)容-8*8點陣流動箭頭控制和數(shù)字開關(guān)組（A）暫?？刂?。模塊1的輸入輸出等效仿真圖如下： 此模塊中有四個輸入量包含三個時鐘脈沖clk，clk1，clk2，分屬于三個always塊，一個始能端ena（數(shù)字開關(guān)），作為初始條件。clk控制點陣箭頭的流動速度，clk1控制點陣 的掃描用以顯示箭頭，clk2控制數(shù)碼管顯示樓層的速度，ena控制數(shù)字開關(guān)實現(xiàn)暫停功能。 模塊中有八個中間變量 q、i、A、B、C、D、E、F，共同作為樓層顯示和箭頭流動位置的條件。兩個輸出量RO，RA。RO為點陣的行，RA為點陣列中的紅色管子。通過對其

5、的高頻掃描實現(xiàn)點陣紅色箭頭的顯示。 此外說明，i本為中間變量不應(yīng)作為輸出，然可以把它當(dāng)作輸出而不鎖管腳，因為在仿真波形時，有i的輸出可以很清楚的看出其他輸出量之間關(guān)系，而其又不影響程序的運行故此方法可行。當(dāng)中間變量q、i變化時，輸出量轉(zhuǎn)化箭頭顯示情況如下： 當(dāng)q為1至7變換時，i為0、1、2循環(huán)變換。 當(dāng)i為0時，A取值0、1、2、3、4，高頻變換掃描點陣，顯示箭頭如下第一張；當(dāng)i為1時，B取值0、1、2、3、4，高頻變換掃描點陣，顯示箭頭如下第二張；當(dāng)i為2時，C取值0、1、2、3、4，高頻變換掃描點陣，顯示箭頭如下第三張。 當(dāng)q為8至13變換時，i為3、4、5循環(huán)變換。當(dāng)i為3時，D取值0

6、、1、2、3、4，高頻變換掃描點陣，顯示箭頭如下第一張；當(dāng)i為4時，E取值0、1、2、3、4，高頻變換掃描點陣，顯示箭頭如下第二張；當(dāng)i為5時，F(xiàn)取值0、1、2、3、4，高頻變換掃描點陣，顯示箭頭如下第三張。 模塊2：項目名稱-abc3。內(nèi)容-數(shù)碼管樓層顯示控制和數(shù)字開關(guān)組（A）暫停控制。模塊1的輸入輸出等效仿真圖如下： 此模塊中含兩個輸入量為clk2、ena，clk2控制數(shù)碼管顯示樓層的速度，ena控制數(shù)字開關(guān)實現(xiàn)暫停功能（同模塊1）。輸出量為lc，控制數(shù)碼管顯示數(shù)字，表示樓層數(shù)。ss為數(shù)碼管位選信號。spk為蜂鳴器輸出信號，控制蜂鳴器發(fā)出聲音?？偰K：項目名稱-abc2_abc3。內(nèi)容為模

7、塊一二的總體，用以將其聯(lián)系到一起。三、真值表真值表（1）clk1ARO7:0RA7:0clk1BRO7:0RA7:00bb0bb1bb1bb2bb2bb3bb3bb4bb4bb5bb5bb6bb6bb7bb7bbclk1CRO7:0RA7:0clk1DRO7:0RA7:00bb0bb1bb1bb2bb2bb3bb3bb4bb4bb5bb5bb6bb6bb7bb7bb真值表（2）真值表（3）clk1ERO7:0RA7:0clk1FRO7:0RA7:00bb0bb1bb1bb2bb2bb3bb3bb4bb4bb5bb5bb6bb6bb7bb7bb真值表（4）clk2qlc6:0ss2:0spkcl

8、k2qlc6:0ss2:0spk1bb00008bb10102bb00119bb10003bb010010bb01114bb011111bb01005bb100012bb00116bb101013bb00007bb1101第二章 Verilog HDL源程序模塊一：module abc2(clk,clk1,clk2,ena,RO,RA);input clk,clk1,clk2,ena;output7:0 RO,RA;reg7:0 RO,RA;reg2:0 A,B,C,D,E,F;reg2:0 i;reg3:0 q;always(posedge clk2) /設(shè)置樓層的變換頻率clk2begin

9、if(ena) /始能端鎖定數(shù)字開關(guān)組控制暫停beginif(q13) /中間變量q，此模塊中用以作為i變化的條件q=q+1;else q=1; endendalways(posedge clk) /變量i從0到5循環(huán)，設(shè)置箭頭的變換頻率clk。beginif(ena) /ena為始能端數(shù)字開關(guān)組控制暫停beginif(q7) /當(dāng)q為1到7時，beginif(i2) i=i+1; /循環(huán)箭頭向上一直else i=0;endelse /當(dāng)q為8到13時,循環(huán)箭頭向下一直begin if(2i&i5) i=i+1; else i=3;endendelse i=i; 當(dāng)ena為0，數(shù)字開關(guān)關(guān)斷，暫

10、停end always(posedge clk1) /變量ABCDEF的變換頻率clk1。begin if(i=0) /向上第一個箭頭beginif(A4) A=A+1; /A變換，高頻掃描點陣顯示箭頭else A=0;case(A)1:begin RO=b;RA=b; end2:begin RO=b;RA=b; end3:begin RO=b;RA=b; end4:begin RO=b;RA=b; end0:begin RO=b;RA=b; enddefault:begin RA=8bx;RO=8bx; endendcaseendif(i=1) /向上第二個箭頭beginif(B4) B=B

11、+1; /B變換，高頻掃描點陣顯示箭頭else B=0;case(B)1:begin RO=b; RA=b; end2:begin RO=b; RA=b;end3:begin RO=b; RA=b;end4:begin RO=b; RA=b;end0:begin RO=b; RA=b; enddefault:begin RO=8bx; RA=8bx;endendcaseendif(i=2)beginif(C4) C=C+1; /向上第三個箭頭else C=0;case(C) /高頻掃描點陣1:begin RO=b; RA=b; end2:begin RO=b; RA=b;end3:begin

12、RO=b; RA=b;end4:begin RO=b; RA=b;end0:begin RO=b; RA=b; enddefault:begin RO=8bx;RA=8bx;endendcaseendif(i=3) /向下第一個箭頭beginif(D4) D=D+1;else D=0;case(D) /高頻掃描點陣1:begin RO=b; RA=b;end2:begin RO=b; RA=b;end3:begin RO=b; RA=b;end4:begin RO=b; RA=b;end0:begin RO=b; RA=b;enddefault:begin RO=8bx;RA=8bx;ende

13、ndcaseendif(i=4) /向下第二個箭頭beginif(E4) E=E+1;else E=0;case(E) /高頻掃描點陣1:begin RO=b; RA=b; end2:begin RO=b; RA=b;end3:begin RO=b; RA=b;end4:begin RO=b; RA=b;end0:begin RO=b; RA=b; enddefault:begin RO=8bx;RA=8bx;endendcaseendif(i=5) /向下第三個箭頭beginif(F4) F=F+1;else F=0;case(F) /高頻掃描點陣1:begin RO=b; RA=b; en

14、d2:begin RO=b; RA=b;end3:begin RO=b; RA=b;end4:begin RO=b; RA=b;end0:begin RO=b; RA=b; enddefault:begin RO=8bx;RA=8bx;endendcaseendendendmodule模塊二：module abc3(clk2,ss,ena,lc,spk);input clk2,ena;output 2:0ss;output 6:0 lc;output spk;reg spk;reg 2:0 ss;reg 6:0 lc;reg 3:0 q;always(posedge clk2) /控制樓層變化

15、快慢beginif(ena) /數(shù)字開關(guān)組控制暫停beginbeginif(q13) /q循環(huán)變換，控制樓層顯示q=q+1; /q同時控制數(shù)碼管位選以及蜂鳴器蜂鳴時間else q=1;endcase(q)1:begin lc=b; ss=b000;spk=0;end2:begin lc=b; ss=b001;spk=1;end3:begin lc=b; ss=b010;spk=0;end4:begin lc=b; ss=b011;spk=1;end5:begin lc=b; ss=b100;spk=0;end6:begin lc=b; ss=b101;spk=0;end7:begin lc=b

16、; ss=b110;spk=1;end8:begin lc=b; ss=b101;spk=0;end9:begin lc=b; ss=b100;spk=0;end10:begin lc=b;ss=b011;spk=1;end11:begin lc=b;ss=b010;spk=0;end12:begin lc=b;ss=b001;spk=1;end13:begin lc=b;ss=b000;spk=0;endendcaseendelse q=q;endendmodule總模塊：module abc2_abc3_(clk,clk1,clk2,ena,ss,lc,RO,RA,spk); /所有輸入輸

17、出量input clk,clk1,clk2,ena;output7:0 RO,RA;output6:0 lc;output spk;output 2:0ss;abc2 u1(.clk(clk),.clk1(clk1),.clk2(clk2),.ena(ena),.RO(RO7:0),.RA(RA7:0);abc3 u2(.clk2(clk2),.ena(ena),.ss(ss2:0),.lc(lc6:0),.spk(spk);endmodule第三章 波形仿真圖模塊一:項目abc2仿真波形：接下圖：當(dāng)i為定值例如000時，RO、RA高頻循環(huán)。接下圖： 中間長時間001處，為暫停有效時。模塊二：

18、項目abc3仿真波形：接下圖：數(shù)碼管片選和位選一一對應(yīng)?？偰K：項目abc2_abc3仿真波形：接下圖：第四章 管腳鎖定1.管腳鎖定名稱管腳號名稱管腳號名稱管腳號名稱管腳號RO0pin-190RA0pin-85lc0pin-172clkpin-175RO1pin-191RA1pin-86lc1pin-68clk1pin-176RO2pin-192RA2pin-87lc2pin-69clk2pin-177RO3pin-193RA3pin-88lc3pin-70ss0pin-83RO4pin-195RA4pin-89lc4pin-71ss1pin-75RO5pin-196RA5pin-90lc5p

19、in-73ss2pin-170RO6pin-197RA6pin-92lc6pin-74enapin-39RO7pin-198RA7pin-93spkpin-382.硬件連接 上表中RO0-RO7分別與實驗箱中的點陣顯示引線ROW1-ROW8連接；RA0-RA7分別與實驗箱點陣顯示引線RA1-RA8連接；lc0-lc6分別與實驗箱中數(shù)碼管段位引線GFEDCBA插孔連接；ss0、ss1、ss2分別與實驗箱中片選信號輸入端ss0、ss1、ss2連接；clk、clk1、clk2分別與實驗箱超低頻組A中21號、11號、22號口連接； 其中，數(shù)字開關(guān)組控制ena和蜂鳴器spk為內(nèi)鎖引腳，不用手動連接。第五

20、章 總結(jié)還記得在在上大一的時候，每逢學(xué)期末上自習(xí)都會遇到學(xué)長學(xué)姐占用教室，而門口也總會在一張大紙上寫有-課程設(shè)計專用，課程設(shè)計到底是什么，是排來年的課表嗎？這是當(dāng)時的第一想法。隨著時光的流逝，如今的我也有了參加課程設(shè)計資格，今天也徹底弄懂了神秘的課設(shè)到底是干什么。首先，給這次課設(shè)一個總體評價，可以用時間不多收獲不少來概括。因為這次是大學(xué)第一次課程設(shè)計，所以興趣是絕對濃厚的，態(tài)度也是絕對端正的。經(jīng)過第一天老師的講解，以及自己的學(xué)習(xí)，初步掌握了Verilog HDL語言程序的編寫方法、注意事項，也學(xué)會了使用MAX-plus 2軟件。接下來的日子是艱難的，編寫程序是該課設(shè)一個十分重要的一部分，程序的編寫不可能一次就做到十全十美，期間出的錯誤經(jīng)過努力檢查修改，終于成功。當(dāng)正確的仿真波形出現(xiàn)在屏幕上時，總是難掩心中的喜悅，畢竟是取得了小小的進步。因為程序較長，所以可以