電信08101班電子綜合課程設(shè)計(jì)安排及題目

1、 電信08101班電子綜合課程設(shè)計(jì)課程安排計(jì)劃（含題目）課程設(shè)計(jì)名稱：電子綜合課程設(shè)計(jì) 課程設(shè)計(jì)學(xué)分：3 課程設(shè)計(jì)周（時(shí)）數(shù)：3周指導(dǎo)方式：集體輔導(dǎo)與個(gè)別輔導(dǎo)相結(jié)合課程設(shè)計(jì)適用專業(yè)：電信專業(yè)課程設(shè)計(jì)教材及主要參考資料：張振紅 張常年 綜合電子設(shè)計(jì)與實(shí)踐 清華大學(xué)出版社李忠波 袁宏等 電子設(shè)計(jì)與仿真技術(shù) 機(jī)械工業(yè)出版社潘松 黃繼業(yè) EDA技術(shù)實(shí)用教程 科學(xué)出版社一、課程設(shè)計(jì)教學(xué)目的及基本要求1了解并掌握系統(tǒng)電路的一般設(shè)計(jì)方法，具備初步的獨(dú)立設(shè)計(jì)能力；2掌握用C語言/VHDL語言編寫程序的基本技能；3提高綜合運(yùn)用所學(xué)的理論知識獨(dú)立分析和解決問題的能力；4進(jìn)一步掌握單片機(jī)和EDA技術(shù)的開發(fā)流程。二、

2、課程設(shè)計(jì)內(nèi)容及安排1選定題目，根據(jù)設(shè)計(jì)題目要求，通過查閱有關(guān)資料分析其工作原理；2畫出電路方框圖，完成電路各部分模塊的設(shè)計(jì)；3編寫程序，完成系統(tǒng)設(shè)計(jì)，仿真；4下載，驗(yàn)證電路的技術(shù)指標(biāo)；5編寫課程設(shè)計(jì)報(bào)告。三、課程設(shè)計(jì)考核方法及成績評定課程設(shè)計(jì)結(jié)束時(shí)，要求學(xué)生寫出課程設(shè)計(jì)報(bào)告，仿真出結(jié)果，按設(shè)計(jì)要求調(diào)試通過。課程設(shè)計(jì)成績分兩部分，設(shè)計(jì)報(bào)告占30，設(shè)計(jì)作品占70。四、其他要求1、各時(shí)間段要求：第17周上課時(shí)間星期一星期二星期三星期四星期五上午課程內(nèi)容選題查閱資料查閱資料指導(dǎo)解讀程序授課地點(diǎn)教室圖書館圖書館實(shí)驗(yàn)樓306機(jī)房 下午課程內(nèi)容查閱資料查閱資料 授課地點(diǎn)圖書館圖書館 第18周上課時(shí)間星期一星

3、期二星期三星期四星期五上午課程內(nèi)容 指導(dǎo)編譯、仿真 寫仿真報(bào)告授課地點(diǎn) 實(shí)驗(yàn)樓306機(jī)房 機(jī)房、自選下午課程內(nèi)容仿真測試方案設(shè)計(jì) 編譯、仿真寫設(shè)計(jì)報(bào)告授課地點(diǎn)機(jī)房 機(jī)房機(jī)房、自選第19周上課時(shí)間星期一星期二星期三星期四星期五上午課程內(nèi)容 指導(dǎo)下載，調(diào)試 寫設(shè)計(jì)報(bào)告授課地點(diǎn) 實(shí)驗(yàn)樓306機(jī)房 機(jī)房、自選下午課程內(nèi)容下載，調(diào)試 下載，調(diào)試寫設(shè)計(jì)報(bào)告授課地點(diǎn)機(jī)房 機(jī)房機(jī)房、自選2、設(shè)計(jì)報(bào)告要求：學(xué)生要對設(shè)計(jì)的全過程作出系統(tǒng)總結(jié)報(bào)告，按照一定格式寫出課程設(shè)計(jì)報(bào)告。課程設(shè)計(jì)報(bào)告主要內(nèi)容有：（1）設(shè)計(jì)題目；（2）主要指標(biāo)和要求；（3）方案選擇及工作原理；（4）各模塊及頂層文件的設(shè)計(jì)等；（5）仿真、調(diào)試中遇

4、到的問題，解決的方法以及實(shí)驗(yàn)效果等；（6）收獲、體會(huì)和改進(jìn)設(shè)計(jì)的建議。附錄一：課程設(shè)計(jì)報(bào)告封面格式： 電子綜合課程設(shè)計(jì)報(bào)告 設(shè)計(jì)題目專業(yè)班級： 設(shè) 計(jì) 者：1（包含學(xué)號、姓名） 2（包含學(xué)號、姓名）指導(dǎo)教師： 設(shè)計(jì)時(shí)間： 綜合課程設(shè)計(jì)題目1. 基于單片機(jī)/FPGA的LED點(diǎn)陣顯示系統(tǒng)的研究掌握LED漢字點(diǎn)陣顯示的設(shè)計(jì)思想及編碼原理；給出基于單片機(jī)的LED漢字點(diǎn)陣顯示的硬件設(shè)計(jì)與軟件設(shè)計(jì)；最后在Keil軟件平臺上編譯LED漢字點(diǎn)陣顯示程序，并在Proteus軟件平臺上實(shí)現(xiàn)LED漢字點(diǎn)陣顯示的仿真。2. 基于單片機(jī)/FPGA實(shí)現(xiàn)的數(shù)字密碼鎖設(shè)計(jì)制作一個(gè)數(shù)字密碼鎖，數(shù)字密碼采用6個(gè)十進(jìn)制數(shù)，當(dāng)6個(gè)數(shù)

5、字輸入正確后就可以正確解鎖，否則產(chǎn)生錯(cuò)誤，使系統(tǒng)報(bào)警。設(shè)計(jì)各部分單元電路，測試硬件電路功能和技術(shù)參數(shù)。3. 基于單片機(jī)/FPGA實(shí)現(xiàn)硬件電子琴電路設(shè)計(jì)學(xué)習(xí)利用數(shù)控分頻器設(shè)計(jì)硬件電子琴實(shí)驗(yàn)。模塊TONE是音階發(fā)生器，當(dāng)8位發(fā)聲控制輸入INDEX中某一位為高電平時(shí)，則對應(yīng)某一音階的數(shù)值將從端口TONE輸出，作為獲得該音階的分頻預(yù)置值；同時(shí)由CODE輸出對應(yīng)該音階簡譜的顯示數(shù)碼，如5，并由HIGH輸出指示音階高8度顯示。 其語句結(jié)構(gòu)只是類似與真值表的純組合電路描述，其中的音階分頻預(yù)置值，如Tone = 1290是根據(jù)產(chǎn)生該音階頻率所對應(yīng)的分頻比獲得的。 模塊SPEAKER中的主要電路是一個(gè)數(shù)控分頻器

6、，它由一個(gè)初值可預(yù)置的加法計(jì)數(shù)器構(gòu)成，當(dāng)模塊SPEAKER由端口TONE獲得一個(gè)2進(jìn)制數(shù)后，將以此值為計(jì)數(shù)器的預(yù)置數(shù)，對端口CLK12MHZ輸入的頻率進(jìn)行分頻，之后由SPKOUT向揚(yáng)聲器輸出發(fā)聲。4. 基于單片機(jī)/FPGA實(shí)現(xiàn)的 4位十進(jìn)制頻率計(jì)設(shè)計(jì)根據(jù)頻率的定義和頻率測量的基本原理，測定信號的頻率必須有一個(gè)脈寬為1秒的對輸入信號脈沖計(jì)數(shù)允許的信號；1秒計(jì)數(shù)結(jié)束后，計(jì)數(shù)值鎖入鎖存器的鎖存信號和為下一測頻計(jì)數(shù)周期作準(zhǔn)備的計(jì)數(shù)器清0信號。這3個(gè)信號可以由一個(gè)測頻控制信號發(fā)生器產(chǎn)生，即圖中的TESTCTL，它的設(shè)計(jì)要求是，TESTCTL的計(jì)數(shù)使能信號CNT_EN能產(chǎn)生一個(gè)1秒脈寬的周期信號，并對頻率

7、計(jì)的每一計(jì)數(shù)器CNT10的ENA使能端進(jìn)行同步控制。當(dāng)CNT_EN高電平時(shí)，允許計(jì)數(shù)；低電平時(shí)停止計(jì)數(shù)，并保持其所計(jì)的脈沖數(shù)。在停止計(jì)數(shù)期間，首先需要一個(gè)鎖存信號LOAD的上跳沿將計(jì)數(shù)器在前1秒鐘的計(jì)數(shù)值鎖存進(jìn)各鎖存器REG4B中，并由外部的7段譯碼器譯出，顯示計(jì)數(shù)值。設(shè)置鎖存器的好處是，顯示的數(shù)據(jù)穩(wěn)定，不會(huì)由于周期性的清零信號而不斷閃爍。鎖存信號之后，必須有一清零信號RST_CNT對計(jì)數(shù)器進(jìn)行清零，為下1秒鐘的計(jì)數(shù)操作作準(zhǔn)備。5 基于單片機(jī)/FPGA數(shù)字溫度表設(shè)計(jì)設(shè)計(jì)制作一個(gè)具有能測量0100的數(shù)字溫度表，測量值數(shù)據(jù)用3位數(shù)碼管顯示，小數(shù)點(diǎn)能自動(dòng)移動(dòng)。擬定一種方案繪制系統(tǒng)設(shè)計(jì)框圖和設(shè)計(jì)流程。

8、設(shè)計(jì)各部分單元電路，測試硬件電路功能和技術(shù)參數(shù)。 6. 基于單片機(jī)/FPGA步進(jìn)電機(jī)控制器設(shè)計(jì)設(shè)計(jì)一個(gè)兼有三相六拍、三相三拍兩種工作方式的脈沖分配器，能控制電機(jī)做正反向運(yùn)轉(zhuǎn)。擬定一種方案繪制系統(tǒng)設(shè)計(jì)框圖和設(shè)計(jì)流程。設(shè)計(jì)各部分單元電路，對電路做功能測試。用單片機(jī)作控制芯片，或用（CPLD/FPGA）為基礎(chǔ)制作ASIC。7. 基于單片機(jī)/FPGA的可編程時(shí)鐘控制器設(shè)計(jì)設(shè)計(jì)一個(gè)數(shù)字鐘，可以通過數(shù)字直觀地顯示日歷、時(shí)間、用音樂及語言報(bào)時(shí)，還可以啟動(dòng)各種設(shè)備實(shí)現(xiàn)實(shí)時(shí)控制和順序控制。擬定一種方案繪制系統(tǒng)設(shè)計(jì)框圖和設(shè)計(jì)流程。設(shè)計(jì)各部分單元電路，測試硬件電路功能和技術(shù)參數(shù)。8. 基于單片機(jī)/FPGA的可視可聽

9、汽車報(bào)站器設(shè)計(jì)用單片機(jī)或CPLD/FPGA，設(shè)計(jì)制作一個(gè)公共汽車自動(dòng)報(bào)站器具有語音報(bào)站和LED漢字顯示站名兩種功能?？刂菩酒刂芁ED發(fā)光矩陣顯示站名，控制語音芯片實(shí)現(xiàn)語音報(bào)站。擬定一種方案繪制系統(tǒng)設(shè)計(jì)框圖和設(shè)計(jì)流程。設(shè)計(jì)各部分單元電路，測試硬件電路功能和技術(shù)參數(shù)。9基于單片機(jī)/FPGA控制的秒表的實(shí)現(xiàn)設(shè)計(jì)一個(gè)秒表，要求設(shè)置復(fù)位開關(guān)和啟/停開關(guān)。精度大于0.01秒。最長計(jì)時(shí)為24小時(shí)。設(shè)計(jì)各部分單元電路，測試硬件電路功能和技術(shù)參數(shù)。10. 基于單片機(jī)/FPGA的等精度頻率計(jì)的設(shè)計(jì)與實(shí)現(xiàn)利用等精度測量原理,通過FPGA運(yùn)用VHDL編程設(shè)計(jì)一個(gè)數(shù)字式頻率計(jì),精度范圍在DC100 MHz,給出實(shí)現(xiàn)代碼和仿真波形。設(shè)計(jì)具有較高的實(shí)用性和可靠性。11基于單片機(jī)/FPGA的多路彩燈控制電路的設(shè)計(jì)與實(shí)現(xiàn)利用單片機(jī)或FPGA為控制芯片設(shè)計(jì)制作多路彩燈控制電路，要求設(shè)計(jì)具有較高的實(shí)用性和可靠性。12. 基于單片機(jī)/FPGA的溫度控制系