大學(xué)學(xué)士學(xué)位論文基于DSP數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)

1、基于dsp數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)摘要隨著計(jì)算機(jī)和信息技術(shù)的飛速發(fā)展，數(shù)字信號處理已經(jīng)成為高速實(shí)時(shí)處理的一項(xiàng)關(guān)鍵技術(shù)，廣泛應(yīng)用在語音識(shí)別、智能檢測、工業(yè)控制等各個(gè)領(lǐng)域。很多要求對快速處理的實(shí)時(shí)數(shù)據(jù)采集處理系統(tǒng)，選用dsp(數(shù)字信號處理器)作為核心處理器。本文闡述了一種基于數(shù)字信號處理器的高速數(shù)據(jù)采集系統(tǒng)的總體設(shè)計(jì)方法，分析了該系統(tǒng)在設(shè)計(jì)實(shí)現(xiàn)過程中需要解決的一些技術(shù)問題和難點(diǎn)，并對系統(tǒng)各部分功能的實(shí)現(xiàn)方法作出了詳細(xì)的分析和介紹。本文設(shè)計(jì)的數(shù)據(jù)采集處理系統(tǒng)采用tms320f2812作為核心處理器完成對模擬信號的采集和處理。這款dsp有豐富的片內(nèi)外設(shè)，用它作為處理器進(jìn)行電路設(shè)計(jì)，可以使電路結(jié)構(gòu)設(shè)計(jì)簡單，成

2、本低廉、開發(fā)周期較短。系統(tǒng)選用usb作為和上位機(jī)通信的接口，實(shí)現(xiàn)處理數(shù)據(jù)的上傳以及上位機(jī)對dsp的控制。采集到的數(shù)據(jù)經(jīng)過dsp的處理后，通過usb上傳到pc，由上層軟件進(jìn)行進(jìn)一步的處理。根據(jù)系統(tǒng)的結(jié)構(gòu)與功能要求，經(jīng)過兩種方案的比較，決定選用dsp芯片自帶的ad模塊作為系統(tǒng)的模數(shù)轉(zhuǎn)換模塊。經(jīng)過試驗(yàn)結(jié)果檢驗(yàn)，f2812內(nèi)部模數(shù)轉(zhuǎn)換器精度能滿足系統(tǒng)的要求，本文還提出了提高轉(zhuǎn)換精度、消除干擾的一些措施。在采集速度方面，系統(tǒng)采用級聯(lián)同步采樣方式對信號進(jìn)行采集，采集轉(zhuǎn)換速度可以大大提高。由于本文所用的核心處理器tms320f2812上電順序與其它dsp不同，cpu核先上電i/o外設(shè)后上電，針對這一問題，本

3、文給出了一種電源供電設(shè)計(jì)方案，解決了上電順序的問題。由于需要采集處理的圖像數(shù)據(jù)量較大，f2812內(nèi)部的存儲(chǔ)資源無法滿足要求，本文結(jié)合dsp芯片存儲(chǔ)結(jié)構(gòu)的特點(diǎn)，給出了擴(kuò)展片外存儲(chǔ)器的接口設(shè)計(jì)方案。此外，本文還給出了系統(tǒng)的主要流程圖，并詳細(xì)敘述了系統(tǒng)的軟件設(shè)計(jì)和實(shí)現(xiàn)過程，包括系統(tǒng)的初始化，數(shù)據(jù)采集，模數(shù)轉(zhuǎn)換模塊，數(shù)據(jù)處理算法，數(shù)據(jù)通信及代碼優(yōu)化等。并詳細(xì)介紹了作為通信接口的usb固件的開發(fā)流程。關(guān)鍵詞 數(shù)字信號處理器；數(shù)據(jù)采集；usbthe design of data acquisition system based on dspabstractwith the rapid developmen

4、t of computer and information technology, digital signal processing technology has been more and mole important in high-speed and real-time processing.it is widely used in graph and image processing, voice identification,intelligent checking,industry control and other fields.a lot of rea-timedata ac

5、quisition and processing systems choose dsp(difital signal processor)as hiscore processor,which ask for dealing with the collecting image data fast.in this paper,we proposed a high-speed data collection system based on the digital signal processing.we solved a lor of technology problems and difficul

6、ties in the system design and implement way of all kinds of function units is also introduced and analyzed in this paper.the data acquisition and processing system completes acquisition and processing to the analog signals and control of the machine using the chip of tms320f2812.as this chip has abu

7、ndant of peripheral,we can have a simple circuit architecture,a lowcost and a short development time by using it.we choose usb(universal serial bus) as the communication interface of dsp and the computer which can fulfill up datatransfer and the control to dsp.the acquisitioned and processed data is

8、 transferred to pc through the usb and dealed with by the top software.according to the systems need,we choose the analog to digital unit inside dsp asthe systems through the compare of two design themes,which is proved to meet theneed of the system totally through the results of tests.some methods

9、are also bringedforward to improve to the precision of the internal a/d converter and remove theelectric disturb.furthermore,we use simultaneous sampling mode and cascadedsequencer mode to improve the acquisition and convert speed.as for the order of electrifying for core professor-tms320f2812,its c

10、pu is electrified earlier than the i/o peripherals which is different from others.aiming at thisproblem,a power supply design method has been brought forward,which solves theorder of electrifying.for the large amount of image data that requires to be processed,the inter memory resources of f2812 can

11、t meet the demand.as for this point,this theme extends the outside memory according to the internal memory characters of the dsp chip.in addition,this theme gives the flow chart of the main program and the detail methods about the systems software design and implement,including systems initializatio

12、n,data acquisition,analog to digital converter unit,data processing,data communication and code optimization.the development flow of usb firmware is also introduced in this theme.key words dsp;data acquisition;usbdsp,data acquisition,image processing不要?jiǎng)h除行尾的分節(jié)符，此行不會(huì)被打印目錄摘要iabstractii第1章 緒論11.1 課題提出的背

13、景和意義11.2 dsp系統(tǒng)的構(gòu)成及設(shè)計(jì)過程21.3 課題研究的內(nèi)容31.4 論文的章節(jié)安排3第2章 系統(tǒng)的實(shí)現(xiàn)方案52.1 采集處理系統(tǒng)分析52.2 系統(tǒng)的器件選型62.2.1 微處理器的選型62.2.2 串型接口的選型92.2.3 存儲(chǔ)器的選型102.2.4 其他器件的選型102.3 本章小結(jié)11第3章 系統(tǒng)的硬件設(shè)計(jì)123.1 系統(tǒng)的前端數(shù)據(jù)采集123.1.1 采用ads8364作采集芯片123.1.2 采用f2812自帶的adc模塊133.2 dsp的外圍電路設(shè)計(jì)153.2.1 電源電路153.2.2 時(shí)鐘電路163.2.3 復(fù)位電路183.2.4 jtag電路設(shè)計(jì)193.3 f281

14、2與存儲(chǔ)器的接口設(shè)計(jì)203.3.1 f2812存儲(chǔ)資源分配情況203.3.2 外擴(kuò)存儲(chǔ)器接口設(shè)計(jì)223.4 f2812與68013的接口設(shè)計(jì)233.5 本章小結(jié)24第4章 系統(tǒng)的軟件設(shè)計(jì)254.1 系統(tǒng)的開發(fā)環(huán)境254.1.1 ccs開發(fā)環(huán)境254.1.2 usb的固件開發(fā)環(huán)境264.2 dsp部分的軟件設(shè)計(jì)264.2.1 系統(tǒng)的初始化程序設(shè)計(jì)284.2.2 a/d轉(zhuǎn)換部分的軟件實(shí)現(xiàn)294.2.3 sci部分軟件設(shè)計(jì)314.2.4 dsp與usb通信部分的軟件控制程序324.2.5 命令文件的編寫及程序的優(yōu)化334.3 usb部分的軟件設(shè)計(jì)354.4 本章小結(jié)36結(jié)論37致謝38參考文獻(xiàn)39附

15、錄a41附錄b45千萬不要?jiǎng)h除行尾的分節(jié)符，此行不會(huì)被打印。在目錄上點(diǎn)右鍵“更新域”，然后“更新整個(gè)目錄”。打印前，不要忘記把上面“abstract”這一行后加一空行第1章 緒論1.1 課題提出的背景和意義隨著微電子技術(shù)、計(jì)算機(jī)技術(shù)和通信技術(shù)的迅猛發(fā)展，數(shù)字化已廣泛深入地應(yīng)用于現(xiàn)代國防,現(xiàn)代科技和國民經(jīng)濟(jì)的各個(gè)領(lǐng)域.在社會(huì)活動(dòng)和個(gè)人生活中都隨處可見。20世紀(jì)60年代以來，數(shù)字信號處理器(digital signal processing,dsp)日漸成為一項(xiàng)成熟的技術(shù),并在多項(xiàng)應(yīng)用領(lǐng)域逐漸替代了傳統(tǒng)模擬信號處理系統(tǒng).傳統(tǒng)的信號處理系統(tǒng)采用模擬技術(shù)進(jìn)行設(shè)計(jì)和分析，處理設(shè)備和控制器采用模擬器件實(shí)現(xiàn)

16、.與之相比，數(shù)字信號處理技術(shù)與設(shè)備具有靈活、精確、抗干擾能力強(qiáng)、設(shè)備尺寸小、速度快、性能穩(wěn)定和易于升級等優(yōu)點(diǎn),所以目前大多設(shè)備采用數(shù)字技術(shù)設(shè)計(jì)實(shí)現(xiàn)1。數(shù)據(jù)采集是獲取信息的基本手段，數(shù)據(jù)采集技術(shù)作為信息科學(xué)的一個(gè)重要分支，與傳感器、信號測量與處理、微型計(jì)算機(jī)等技術(shù)為基礎(chǔ)而形成的一門綜合應(yīng)用技術(shù)，它研究數(shù)據(jù)的采集、存儲(chǔ)、處理及控制等作業(yè)，具有很強(qiáng)的實(shí)用性。隨著現(xiàn)代科學(xué)技術(shù)的發(fā)展和計(jì)算機(jī)技術(shù)的普及，告訴數(shù)據(jù)采集系統(tǒng)已應(yīng)用于越來越多的場合,如通信、雷達(dá)、生物醫(yī)學(xué)、機(jī)器人和語音等領(lǐng)域。數(shù)字信號處理器(dsp)是一種特別適合于各種數(shù)字信號處理運(yùn)算的微處理器，也是嵌入式處理器的一種通常，嵌入式處理器包括微處

17、理器、微控制器、數(shù)字信號處理器和單片機(jī)等。隨著計(jì)算機(jī)和信息產(chǎn)業(yè)的告訴發(fā)展，特別是數(shù)字信號處理器的誕生與快速發(fā)展，使各種數(shù)字信號處理算法得以實(shí)施實(shí)現(xiàn)，使得數(shù)字信號處理學(xué)科在理論和方法上都獲得了迅速發(fā)展。由于dsp 具有豐富的硬件資源，改進(jìn)的并行結(jié)構(gòu)、告訴數(shù)據(jù)處理能力和強(qiáng)大的指令系統(tǒng)，它已經(jīng)成為世界半導(dǎo)體產(chǎn)業(yè)中緊隨微處理器與微控制器之后的又一個(gè)熱點(diǎn)，在通信、航空、航天、國防、工業(yè)控制、網(wǎng)絡(luò)及家用電器領(lǐng)域得到了廣泛的應(yīng)用。dsp芯片在的高速信號處理方面具有速度快、運(yùn)算性能好等優(yōu)點(diǎn)，內(nèi)部采用改進(jìn)的哈佛結(jié)構(gòu)，使得微處理器 的并行處理能力大大增強(qiáng)2-4。而在計(jì)算機(jī)接口技術(shù)方面，通用串行總線（univers

18、al sraial bus,簡稱usb）近幾年得到了長足的發(fā)展。usb是一些pc大廠商如microsoft、intel等為了結(jié)局日益增加的pc外設(shè)與有限的主板插槽和端口之間的矛盾而制定的一種串行通信的標(biāo)準(zhǔn)，自1995年在comdex上亮相以來至今廣泛地為各pc廠家所支持?，F(xiàn)在生產(chǎn)的pc幾乎都配備了usb接口，microsoft的window98、nt以及l(fā)inux、freebsd等流行操作都增加了對usb的支持。與其他通信接口比較，usb接口的最大特點(diǎn)是易于使用，這也是usb的主要設(shè)計(jì)目標(biāo)。作為一種高速總線接口，usb適用于多種設(shè)備，如數(shù)碼相機(jī)、mp3、播放機(jī)、高速數(shù)據(jù)采集設(shè)備等。易于使用還表

19、現(xiàn)在usb接口支持熱插拔，并且所有的配置過程都由系統(tǒng)自動(dòng)完成，無需用戶干預(yù)5。usb接口支持1.5mb/s（低速）、12mb/s(全速)和高達(dá)480mb/s(usb2.0規(guī)范)的數(shù)據(jù)傳輸速率，扣除用于總線狀態(tài)、控制和錯(cuò)誤監(jiān)測等數(shù)據(jù)傳輸，usb的最大理論傳輸速率仍達(dá)1.2mb/s或9.6mb/s，遠(yuǎn)高于一般的串行總線接口。1.2 dsp系統(tǒng)的構(gòu)成及設(shè)計(jì)過程dsp是一種具有特殊結(jié)構(gòu)的嵌入式微處理器，為了達(dá)到快速數(shù)字信號處理的目的，dsp芯片一般具有哈佛結(jié)構(gòu)的并行總縣體系、流水線操作功能、快速的中斷處理和硬件i/o支持、低開銷循環(huán)及跳轉(zhuǎn)的硬件支持、單周期硬件地址產(chǎn)生器、單周期硬件乘法器以及一套適合數(shù)

20、字信號處理的指令集。如圖1-1所示為一個(gè)典型的dsp系統(tǒng)框圖46?？够殳B濾 波輸入a/ddsp芯片d/a平滑輸出輸出圖1-1典型的dsp應(yīng)用系統(tǒng)輸入信號首先進(jìn)行帶限濾波抽樣，然后進(jìn)行ad轉(zhuǎn)換把模擬信號變換成數(shù)字信號。根據(jù)耐奎斯抽樣定理，為保持信息不丟失，抽樣頻率必須至少輸入帶限信號最高頻率的2倍。圖1-1給出的dsp應(yīng)用系統(tǒng)模型是一個(gè)典型的模型，并不是所有的dsp系統(tǒng)都必須具有模型中的所有部件。例如語音識(shí)別系統(tǒng)在輸出端并不是模擬信號而是識(shí)別結(jié)果，如數(shù)字、文字等。有的系統(tǒng)的輸入信號本身就是一個(gè)數(shù)字信號，顯然不必再進(jìn)行模數(shù)變換了。圖1-2 dsp系統(tǒng)的設(shè)計(jì)流程一個(gè)數(shù)字信號處理系統(tǒng)是電子技術(shù)、信號處

21、理技術(shù)和計(jì)算機(jī)技術(shù)相結(jié)合的產(chǎn)物，系統(tǒng)設(shè)計(jì)通常分為信號處理部分和非信號處理部分。信號處理部分包括系統(tǒng)的輸入和輸出、數(shù)據(jù)的處理、各種算法的實(shí)現(xiàn)、數(shù)據(jù)顯示和傳輸?shù)?，非信號處理部分則包括電源、結(jié)構(gòu)、可靠性和可維護(hù)性等。如圖1-2是dsp系統(tǒng)設(shè)計(jì)的一般方法。系統(tǒng)的軟件和硬件分別調(diào)試完成后，就可以將軟件脫離開發(fā)系統(tǒng)而直接在應(yīng)用系統(tǒng)上運(yùn)行。當(dāng)然，dsp系統(tǒng)的開發(fā)，特別是軟件開發(fā)是一個(gè)需要反復(fù)進(jìn)行的過程，雖然通過算法模擬基本上可以知道實(shí)時(shí)系統(tǒng)的性能，但實(shí)際上模擬環(huán)境不可能做到與實(shí)時(shí)系統(tǒng)環(huán)境完全一致，而且將模擬算法移植到實(shí)時(shí)系統(tǒng)時(shí)必須考慮算法是否能夠?qū)崟r(shí)運(yùn)行的問題。如果算法運(yùn)算太大不能在硬件上實(shí)時(shí)運(yùn)行，則必須重

22、新修改過簡化算法。1.3 課題研究的內(nèi)容本課題研究如何以dsp（數(shù)字信號處理器）和usb（通用串行接口）為核心構(gòu)建硬件系統(tǒng)平臺(tái)，完成采集處理系統(tǒng)的核心設(shè)計(jì)。這些核心包括dsp、usb、存儲(chǔ)器等，研究的主要內(nèi)容在硬件上主要為核心組件的接口設(shè)計(jì)，軟件上包括數(shù)字信號處理算法、采集控制及驅(qū)動(dòng)設(shè)計(jì)等。本文的研究主要包括以下幾個(gè)方面：1對dsp技術(shù)進(jìn)行廣泛的學(xué)習(xí)和研究，了解各系列的dsp的結(jié)構(gòu)及用途，根據(jù)課題需要選擇高性價(jià)比的主處理器，本課題選擇ti公司的tms320f2812作為主處理器，熟悉該款數(shù)字處理器的結(jié)構(gòu)、外設(shè)及各個(gè)模塊的功能和各個(gè)寄存器的作用及構(gòu)造。2了解通用串行借口（usb）的工作原理及通信

23、協(xié)議，選擇合適的usb接口芯片，本文選用了cypress公司的cy68013a，了解該芯片的功能構(gòu)造及外設(shè)引腳，熟悉usb固件程序進(jìn)行調(diào)試。3根據(jù)課題需求和dsp芯片的硬件特點(diǎn)提出基于dsp的數(shù)據(jù)采集處理系統(tǒng)的總體設(shè)計(jì)方案。4在ti公司的code composer studio 2.2 for c2000（ccs）下對tms320f2812進(jìn)行軟件仿真，熟悉ccs的開發(fā)環(huán)境，在內(nèi)部 進(jìn)行一些算法調(diào)試工作。1.4 論文的章節(jié)安排本論文共分為四章，各章的內(nèi)容安排如下： 第一章概述了課題“基于dsp的數(shù)據(jù)采集處理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)”的提出和意義，并對所要研究的內(nèi)容進(jìn)行了總結(jié)。第二章從全局出發(fā)探討了基于

24、dsp的數(shù)據(jù)采集處理系統(tǒng)的總體設(shè)計(jì)方案，闡述了系統(tǒng)的工作原理，并根據(jù)系統(tǒng)的目標(biāo)要求對核心處理器及外圍器件的選型進(jìn)行了分析。第三章介紹了采集處理系統(tǒng)的硬件電路設(shè)計(jì)，包括dsp電源電路、ad轉(zhuǎn)換模塊、時(shí)鐘電路、復(fù)位電路、jtag接口、dsp外部擴(kuò)展存儲(chǔ)器的接口電路以及dsp和usb的接口電路等。第四章介紹了系統(tǒng)的軟件流程圖，并分成dsp設(shè)計(jì)和usb設(shè)計(jì)倆大部分對系統(tǒng)的軟件實(shí)現(xiàn)方案進(jìn)行了分析，并對dsp初始化以及dsp和usb的接口軟件設(shè)計(jì)進(jìn)行了詳細(xì)的論述。第2章 系統(tǒng)的實(shí)現(xiàn)方案2.1 采集處理系統(tǒng)分析本數(shù)據(jù)采集處理系統(tǒng)采用內(nèi)部有模數(shù)轉(zhuǎn)換起的dsp作為主處理器，這是一種結(jié)構(gòu)簡單、功能強(qiáng)大、經(jīng)濟(jì)實(shí)用的

25、多通道高速數(shù)據(jù)采集處理系統(tǒng)，不僅具有數(shù)據(jù)采集與傳輸功能，同時(shí)具有運(yùn)動(dòng)控制功能。它由機(jī)械運(yùn)動(dòng)、傳感器、數(shù)據(jù)采集、數(shù)據(jù)處理等幾個(gè)部分組成。它通過傳感器部分將光學(xué)標(biāo)記信號轉(zhuǎn)化為電信號，再通過數(shù)據(jù)采集部分將電信號轉(zhuǎn)化為數(shù)字信號，并由數(shù)字信號處理部分進(jìn)行相應(yīng)的處理，根據(jù)采集到的數(shù)據(jù)結(jié)果來控制設(shè)備進(jìn)行相應(yīng)的運(yùn)動(dòng)，并且將采集處理后的結(jié)果傳誦到計(jì)算機(jī)系統(tǒng)。根據(jù)設(shè)計(jì)要求，結(jié)合目前市場使用情況，本系統(tǒng)選用ti公司新近推出的專門用于控制領(lǐng)域的tms320f2812。這是一款32位dsp芯片，它的體系結(jié)構(gòu)是專為實(shí)時(shí)控制及實(shí)時(shí)信號處理而設(shè)計(jì)，其所配置的片內(nèi)外設(shè)為本系統(tǒng)提供了一個(gè)理想的解決方案。其中它的通用12位16通路

26、a/d電路、定時(shí)器、脈寬調(diào)制pwm電路、捕捉器、光電編碼器、串行通信接口、看門夠等片內(nèi)外設(shè)為dsp應(yīng)用于智能測控、電機(jī)控制、電力電子技術(shù)等領(lǐng)域提供了豐富的資源。傳感器tms320f2812步進(jìn)電機(jī)電源sramusb上位機(jī)信號調(diào)理圖2-1系統(tǒng)的總體設(shè)計(jì)框圖本系統(tǒng)是一個(gè)高速信號采集處理系統(tǒng)，其基本結(jié)構(gòu)如圖2-1所示。系統(tǒng)的工作流程為：本數(shù)據(jù)采集處理系統(tǒng)通過usb接口接受pc機(jī)命令，進(jìn)行數(shù)據(jù)采集與數(shù)據(jù)傳輸；啟動(dòng)步電機(jī)控制傳感器采集數(shù)據(jù)然后變?yōu)殡娦盘?；再?jīng)過信號調(diào)理達(dá)到dsp的輸入電壓標(biāo)準(zhǔn)后，使用f2812芯片內(nèi)部的模數(shù)轉(zhuǎn)換模塊（adc）進(jìn)行數(shù)據(jù)的采集及a/d轉(zhuǎn)換；轉(zhuǎn)換后的數(shù)據(jù)預(yù)先存儲(chǔ)到片外的ram中

27、，再經(jīng)dsp進(jìn)行前端的數(shù)字信號處理后，通過usb總線傳給上位機(jī)，并在上位機(jī)上進(jìn)行存儲(chǔ)、顯示和分析。根據(jù)系統(tǒng)各部分的功能的不同，可將系統(tǒng)分為輸入信號調(diào)理模塊、數(shù)字信號處理模塊和usb模塊。期中輸入信號調(diào)理模塊主要是對被采集的模擬信號進(jìn)行調(diào)理（如電平變換和濾波），以滿足數(shù)字電路對信號的要求；數(shù)字信號處理模塊是對輸入的電信號進(jìn)行采集和處理，主要由dsp和一些必要的外設(shè)組成，dsp負(fù)責(zé)數(shù)據(jù)采集及一些實(shí)時(shí)處理，同時(shí)要完成系統(tǒng)的邏輯和時(shí)序控制；usb模塊則將dsp處理完的結(jié)果傳送到上位機(jī)上去進(jìn)行顯示、計(jì)算和分析。該系統(tǒng)完全可以滿足信號采集處理對高精度及實(shí)時(shí)性的要求，由于系統(tǒng)的數(shù)據(jù)量較大，因此需要一種高速的

28、數(shù)據(jù)傳輸方式，而usb2.0總線傳輸速度快，能達(dá)到480mbit/s的速度，滿足了本系統(tǒng)數(shù)據(jù)傳輸?shù)男枰?。該系統(tǒng)要求采樣的精度到8位數(shù)字量，用f2812自帶的adc模塊就可達(dá)到很好的效果，省去了專用的adc芯片，使系統(tǒng)的時(shí)序控制變得簡單，從而降低了系統(tǒng)的復(fù)雜性，也節(jié)約了成本。2.2 系統(tǒng)的器件選型本系統(tǒng)設(shè)計(jì)的目的在于開發(fā)體積小、成本低的采集處理系統(tǒng)。所以在滿足系統(tǒng)要求的前提下，在器件選擇方面盡可能減少系統(tǒng)資源的冗余，提高系統(tǒng)的集成度。2.2.1 微處理器的選型目前的微處理器分為通用處理器、單片機(jī)和dsp三大類。dsp與單片機(jī)、傳統(tǒng)的通用微處理器相比具有很大的優(yōu)越性。與目前普遍采用的單片機(jī)相比，d

29、sp具有較高的集成度并具有更快的運(yùn)行速度，dsp器件比16位單片機(jī)單指令執(zhí)行時(shí)間快810倍，在乘法處理上，dsp的優(yōu)勢更為明顯，完成一次乘累加運(yùn)算快1630倍。這一性能決定了dsp的應(yīng)用領(lǐng)域主要集中在較復(fù)雜的算法處理中，如：數(shù)字圖象處理、數(shù)字語音編碼等領(lǐng)域，而單片機(jī)則主要用于工業(yè)控制等對處理速度和處理性能要求較抵的環(huán)境7。dsp芯片也稱數(shù)字信號處理器，是一種特別適合于進(jìn)行數(shù)字信號處理運(yùn)算的微處理器，其主要應(yīng)用是實(shí)時(shí)快速的實(shí)現(xiàn)各種數(shù)字信號處理算法。dsp芯片是實(shí)現(xiàn)數(shù)字信號處理技術(shù)的硬件支持，是數(shù)字信號處理技術(shù)與數(shù)字信號處理應(yīng)用之間的橋梁和紐帶，隨著全球集成電路事業(yè)的發(fā)展，美國的ti公司成為世界上

30、最大的dsp芯片供應(yīng)商，其dsp市場份額占全世界份額近50%，其dsp產(chǎn)品根據(jù)功能氛圍三個(gè)系列tms320c2000系列，tms320c5000系列，tms320c6000系列，本系統(tǒng)選用的就是ti的2000系列的tms320f2812芯片。隨著信息技術(shù)的不斷發(fā)展dsp必將得到更加廣泛的應(yīng)用。通用dsp芯片一般具有如下主要特點(diǎn)8-10：1多總線結(jié)構(gòu)。世界上最早的微處理器是基于馮諾伊曼結(jié)構(gòu)的，其取指令、取數(shù)據(jù)都是通過同一條總線完成的，因此必須分時(shí)進(jìn)行，在高速運(yùn)算時(shí)，往往傳輸通道上會(huì)出現(xiàn)瓶頸效應(yīng)。而dsp內(nèi)部采用的哈佛（harvard）結(jié)構(gòu)，它在片內(nèi)至少有四套總線；程序地址總線、程序數(shù)據(jù)總線、數(shù)據(jù)

31、的地址總線和數(shù)據(jù)的數(shù)據(jù)總線。這中分離的程序和數(shù)據(jù)總線，可允許同時(shí)獲得來自成局存儲(chǔ)器的指令字和來自數(shù)據(jù)存儲(chǔ)器的操作數(shù)而互不干擾，這樣使得其可以同時(shí)對數(shù)據(jù)和程序進(jìn)行尋址。2指令系統(tǒng)的流水線操作。在改進(jìn)的哈佛結(jié)構(gòu)的基礎(chǔ)上，大多數(shù)dsp芯片又引入了流水線操作以減少每條指令的執(zhí)行時(shí)間，從而進(jìn)一步增強(qiáng)處理器的楚劇處理能力。在執(zhí)行本條指令的同時(shí)，下面的指令已依次完成取操作數(shù)、解碼、去指令操作，從而在不提高時(shí)鐘頻率的條件下減少了每條指令的執(zhí)行時(shí)間。3專用硬件乘法器。硬件乘法器功能是dsp實(shí)現(xiàn)快速運(yùn)算的重要保障。在一般計(jì)算機(jī)上，算術(shù)邏輯單遠(yuǎn)（alu）只能完成倆個(gè)操作數(shù)的加、減法及邏輯運(yùn)算，而乘法（或除法）則由加

32、法和移位來實(shí)現(xiàn)。而dsp器件配有獨(dú)立的乘法器和加法器，單個(gè)周期可以完成相乘、累加倆個(gè)運(yùn)算，大大提高了運(yùn)算效率。4快速的指令周期。cmos技術(shù)、先進(jìn)的工藝及集成電路的優(yōu)化設(shè)計(jì)、工作電壓的下降（5v，3.3v，1.8v），使得dsp芯片的主頻不斷提高。目前c64dsp高速時(shí)鐘已達(dá)1.1ghz。隨著微電子技術(shù)的發(fā)展以近risc設(shè)計(jì)思想在dsp芯片設(shè)計(jì)和生產(chǎn)中的全面體現(xiàn)，工作頻率將繼續(xù)提高，指令周期進(jìn)一步縮短。dsp的選型主要考慮處理速度、功耗、程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器的容量、片內(nèi)的資源，如定時(shí)器的數(shù)量、i/o口的數(shù)量、中斷數(shù)量、dma通道數(shù)等。dsp的主要供應(yīng)商有ti，adi，motorola，luc

33、ent和zilog等，其中ti占有最大的市場份額。而tms320f281x系列數(shù)字信號處理器是ti公司最新推出的數(shù)字信號處理器，該處理器是基于tm320c2xx內(nèi)核的定點(diǎn)數(shù)字信號處理器11。器件上集成了多種先進(jìn)的外設(shè)，代碼和指令與f24x系列數(shù)字信號的處理器完全兼容。f28x系列數(shù)字信號處理器提高了運(yùn)算精度（32位）和系統(tǒng)的處理能力（達(dá)到150mips）下面列出tms320f2812的主要特征：1采用高性能靜態(tài)cmos技術(shù)，主頻達(dá)到150mhz（時(shí)鐘周期6.67ns），1.9v核心低電壓設(shè)計(jì)。2高性能32位cpu，哈佛總線結(jié)構(gòu)，4mb的程序/數(shù)據(jù)尋址空間。3存儲(chǔ)空間：18k16位0等待周期片上

34、sram和128k16位片上flash（存儲(chǔ)時(shí)間36ns）；3個(gè)獨(dú)立的片選信號，最多1mb的尋址空間。4豐富的片內(nèi)外設(shè)： 倆個(gè)事件管理器eva和evb，每個(gè)事件管理器模塊包括定時(shí)器、比較器、捕捉單元、pwm邏輯電路、正交編碼脈沖電路以及中斷邏輯電路等； 一個(gè)模數(shù)轉(zhuǎn)換模塊adc（analog-to-dignal converter）； 3個(gè)32位的cpu定時(shí)器；2個(gè)異步串行通信接口sci（serial communications interface）； 一個(gè)高速同步串行口spi（serial peripheral interface）； 最高通信速率可達(dá)到1mbps的增強(qiáng)型can接口（enha

35、nced controller area network）； 多通道緩沖串行接口mcbsp（multichannel buffered serial port）； 56個(gè)通用目的數(shù)字量i/o即gpio模塊； 一個(gè)ieee1149.1標(biāo)準(zhǔn)jtag接口(仿真接口)；5三個(gè)外部中斷，可擴(kuò)展的外設(shè)中斷模塊支持45個(gè)外設(shè)中斷源。6功耗低；128位的安全密碼。7工作環(huán)境溫度：-4085攝式度。圖2-2 tms321f2812的功能框圖本系統(tǒng)選用tms329f2812作為主處理器主要基于以下幾點(diǎn)考慮，首先它的主頻高，可以滿足系統(tǒng)的需要；其次它本身具有adc模塊和片內(nèi)的大容量flash方便系統(tǒng)實(shí)現(xiàn)、降低成本；

36、有著較多的i/o可以靈活的配置，多達(dá)56個(gè)可配置通用目的i/o引腳，可以很方便的實(shí)現(xiàn)系統(tǒng)對usb接口時(shí)序控制。另外f2812芯片采用典型的哈佛結(jié)構(gòu)，片內(nèi)有六條獨(dú)立、并行的數(shù)據(jù)和地址總線，極大地提高了系統(tǒng)的數(shù)據(jù)吞吐能力；同時(shí)精的指令系統(tǒng)、八級流水線的操作方式和6.67ns的指令周期使得系統(tǒng)的運(yùn)行速度特別快；系統(tǒng)采用高性能靜態(tài)cmos技術(shù)，功耗非常低。所以本系統(tǒng)選用tms320f2812作為主處理器，如圖2-2是這款芯片的功能框圖。本系統(tǒng)用到模數(shù)轉(zhuǎn)換器就是這款dsp的片上自帶的模數(shù)轉(zhuǎn)換模塊(adc)。它帶有倆個(gè)8選1多路切換器和雙采樣/保持器的12位的、具有流水線結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器。模數(shù)轉(zhuǎn)換單元的模

37、擬電路包括前向模擬多路復(fù)用開關(guān)(muxs)、采樣/保持(s/h)電路、變換內(nèi)核、電壓參考以及其他模擬輔助電路。模數(shù)轉(zhuǎn)換單元的數(shù)字電路包括可變成轉(zhuǎn)換序列器、結(jié)果寄存器、與模擬電路的接口、與芯片的外設(shè)總線的接口以及其他片上模塊的接口。該模塊有16個(gè)通道，單通道轉(zhuǎn)換的見是80ns，故dsp的最大采樣速度可達(dá)到12.5mhz。當(dāng)然系統(tǒng)也可采用專用的adc芯片，如6通道16位的ads8364模數(shù)轉(zhuǎn)換芯片、8通道14位的max125模數(shù)轉(zhuǎn)換芯片。若f2812芯片自帶的adc模塊無法達(dá)到系統(tǒng)所要求的精度，則要采用外擴(kuò)模數(shù)轉(zhuǎn)換芯片的方案，而本系統(tǒng)對采樣精度要求達(dá)到8位即可，f2812芯片能夠滿足系統(tǒng)要求，在第

38、三章第一節(jié)有詳細(xì)的介紹。2.2.2 串型接口的選型計(jì)算機(jī)接口方面主要有以下幾種：pci總線、isa總線、rs232串口、usb串口等?，F(xiàn)在工業(yè)生產(chǎn)和科學(xué)研究對數(shù)據(jù)傳輸?shù)囊笕找嫣岣撸笥泻芨叩膫鬏斔俾屎蛡鬏斁?，而現(xiàn)在通用的傳輸總線，如pci總線或isa總線，存在以下缺點(diǎn)：安裝麻煩、價(jià)格昂貴；受計(jì)算機(jī)插槽數(shù)量、地址、中斷資源限制，可擴(kuò)展性差；在一些電磁干擾性強(qiáng)的測試現(xiàn)場，無法專門對其電磁屏蔽，導(dǎo)致采集的數(shù)據(jù)失真。usb總線接口具有熱插拔、速度快（包括低、中、高模式）和外設(shè)容量大（理論上可掛接127個(gè)設(shè)備）、支持即插即用（plug&play）等優(yōu)點(diǎn)，已逐漸成為現(xiàn)代數(shù)據(jù)傳輸?shù)陌l(fā)展趨勢512?；?/p>

39、usb的高速數(shù)據(jù)傳輸充分利用usb總線的上述優(yōu)點(diǎn)，有效結(jié)局了傳統(tǒng)總線傳輸?shù)娜毕?。使其成為pc機(jī)的外圍設(shè)備擴(kuò)展中應(yīng)用日益廣泛的接口標(biāo)準(zhǔn)。由于usb市場被業(yè)界廣泛看好，國際上很多大的半導(dǎo)體廠商都爭先推出各自的usb接口解決方案，歸納起來可分為兩種：一種是采用普通單片機(jī)加上usb專用芯片方法；另一種方法是采用內(nèi)嵌通用微控制器的usb控制芯片，是在通用微控制器的基礎(chǔ)上擴(kuò)展了usb功能。兩種方法各有利弊：前者投資小，可利用普通單片機(jī)開發(fā)系統(tǒng)開發(fā)外設(shè)應(yīng)用程序，其優(yōu)點(diǎn)是開發(fā)者熟悉這些通用微控制器的結(jié)構(gòu)和指令集，相關(guān)資料豐富，易于進(jìn)行開發(fā)。目前，在國內(nèi)應(yīng)用較多的usb的控制器主要有national semic

40、onductor的usbn9602系列、philips的pdiusbd12系列、scanlogic的slur系列以及cypress的fz-usb系列。其中前兩種屬于專用的usb接口芯片，使用時(shí)需外接微控制器；而后兩者屬于內(nèi)嵌通用微控制器的usb控制芯片。為了減小硬件設(shè)計(jì)的復(fù)雜度，加快系統(tǒng)的開發(fā)速度，上位機(jī)與板卡的接口器件選用cypress公司ez-usb fx2系列中的cy7c68013a（下面簡稱68013）。這款芯片遵從usb2.0規(guī)范，在芯片上集成usb收發(fā)器（usb transceiver），串行接口引擎（serial interface engine，sie），cpu（增強(qiáng)型8051

41、微控制器）和一個(gè)通用可編程gpif接口（general programmable interface，gpif）13。集成的usb收發(fā)器通過usb電纜d+和d的連接到主機(jī)，串行接口引擎進(jìn)行數(shù)據(jù)的編碼和解碼、完成錯(cuò)誤檢驗(yàn)、位填充和其他usb需要的信號級任務(wù)14-15。最終，sie傳輸來自或?qū)⒁竭_(dá)usb接口的數(shù)據(jù)。這種全面集成的解決方案，占用更少的電路板空間，并縮短了開發(fā)時(shí)間。該芯片有2種接口方式，設(shè)計(jì)時(shí)采用的是slave fifo方式，外部控制器（f2812）可以向?qū)ζ胀╢ifo一樣對fx2的多層緩沖fifo進(jìn)行讀寫。該芯片是一種集成了usb協(xié)議的微處理器，它能自動(dòng)對各種usb事件做出響應(yīng)，以

42、處理usb總線上的數(shù)據(jù)傳輸。2.2.3 存儲(chǔ)器的選型根據(jù)存儲(chǔ)器能否直接與dsp交換信息來區(qū)分，可分為外部存儲(chǔ)器和內(nèi)部存儲(chǔ)器。許多dsp都提供了具備片內(nèi)rom型的產(chǎn)品，片內(nèi)rom可以將定型的程序代碼固化到dsp片內(nèi)，從而減少了系統(tǒng)的體積、功耗、電磁輻射干擾，速度也有所提高，當(dāng)大批量生產(chǎn)可以降低成本。但這種rom是無用的，所以dsp處理系統(tǒng)中除了dsp芯片以外，另外不可缺少的器件就是存儲(chǔ)器。一個(gè)獨(dú)立系統(tǒng)必須有eprom或flash等非易性存儲(chǔ)器來存放程序、初始化數(shù)據(jù)等。當(dāng)片內(nèi)存儲(chǔ)器不夠用時(shí)，有必要采用告訴可讀寫的片外存儲(chǔ)器景泰ram（sram），sram與dsp連接簡單，能被dsp全速訪問16。外

43、部存儲(chǔ)器的選擇主要考慮的因素：存儲(chǔ)容量、存儲(chǔ)速度、價(jià)格和功耗。存儲(chǔ)器的速度是用存儲(chǔ)器訪問時(shí)間來衡量的，訪問時(shí)間就是指存儲(chǔ)器接收到穩(wěn)定的地址出入到操作完成的時(shí)間，比如在讀出時(shí)，存儲(chǔ)器往數(shù)據(jù)總線上輸出數(shù)據(jù)就是操作結(jié)束的標(biāo)志。存儲(chǔ)器的存儲(chǔ)速度必須要與cpu的速度匹配起來。存儲(chǔ)器的價(jià)格主要由兩個(gè)方面決定，一是存儲(chǔ)本身的價(jià)格，而是存儲(chǔ)器模塊中附加電路的價(jià)格，后一類價(jià)格也叫固定開銷，因?yàn)閷Σ煌萘康哪K，這種價(jià)格幾乎是一樣的。因此，選擇外部存儲(chǔ)器時(shí)，應(yīng)使設(shè)計(jì)中模塊的數(shù)目盡可能的大。綜合系統(tǒng)需求和上述要點(diǎn)，數(shù)據(jù)緩沖采用issi公司16m大容量ram器件is61lv5121617。該芯片是512k16bit的

44、告訴cmos靜態(tài)存儲(chǔ)器，存取速度為12ns，采用3.3v供電。2.2.4 其他器件的選型時(shí)鐘芯片的選擇：系統(tǒng)中，我們選用了兩種時(shí)鐘30mhz和24mhz分別供dsp和usb使用。電源芯片：系統(tǒng)中所需的電源有四種：+12v、+5v、+3.3v和+1.8v。考慮到系統(tǒng)的低功耗以及f2812芯片的cpu核和i/o外設(shè)上電順序的不同，本文選用了ti公司的芯片tps7573318和tps7680119作為整個(gè)系統(tǒng)的供電電源，將電路板外接的+5v轉(zhuǎn)換成+3.3v和1.8v、+12v和+5v由外電源提供，這里選用開關(guān)電源。2.3 本章小結(jié)本章從全局出發(fā)根據(jù)系統(tǒng)設(shè)計(jì)的要求，探討了基于dsp的數(shù)據(jù)采集處理系統(tǒng)的

45、總體設(shè)計(jì)方案，闡述了系統(tǒng)的基本結(jié)構(gòu)和工作過程，并根據(jù)各個(gè)功能模塊特點(diǎn)對主要處理器芯片及外圍芯片的選型進(jìn)行了分析。第3章 系統(tǒng)的硬件設(shè)計(jì)3.1 系統(tǒng)的前端數(shù)據(jù)采集在系統(tǒng)的前端ad采集模塊中，我們設(shè)計(jì)了兩種方案。一種是前端外擴(kuò)一個(gè)專用的模數(shù)轉(zhuǎn)換芯片20，比如外擴(kuò)一片ads8364，采樣精度可達(dá)到16位；另外一種是直接應(yīng)用f2812的adc模塊，由于芯片自身的一些限制，ad轉(zhuǎn)換的精度最多只能達(dá)到12位。下面我們分別介紹兩種方案。3.1.1 采用ads8364作采集芯片如果系統(tǒng)要求模數(shù)轉(zhuǎn)換器的分辨率保證12位以上的話，f2812芯片內(nèi)置的12位a/d轉(zhuǎn)換模塊無法滿足系統(tǒng)分析的要求，那么必須外接a/d轉(zhuǎn)

46、換芯片。這里選用16位并行輸出的a/d轉(zhuǎn)換芯片ads8364，ads8364與tms320f2812的接口電路如圖3-1所示ads8364的特點(diǎn)是片選信號cs、輸入時(shí)鐘clk、數(shù)據(jù)輸入及控制信號均可以和tms320f2812直接連接。另外，ads8364可以和f2812使用一樣的3.3v電源，因此省去了電源變換。ea0ea2用來控制ads8364的a0a2，而ea15則用來通過反相器發(fā)送片選信號。ads8364是高速、低功耗、6通道同步采樣的16位模數(shù)轉(zhuǎn)換器。ads8364采用+5v工作電壓，并帶有80db共模抑制的全差分輸入通道以及6個(gè)模數(shù)轉(zhuǎn)換器、6個(gè)差分采樣放大器。另外，在refin和re

47、fout引腳內(nèi)部還帶有+2.5v參考電壓以及高速并行接口。ads8364的6個(gè)模擬輸入分為三組（a、b和c），每個(gè)輸入端都有一個(gè)adc保持信號來保證幾個(gè)通道能同時(shí)進(jìn)行采樣和轉(zhuǎn)換21。ads8364模數(shù)轉(zhuǎn)器中的6個(gè)16位ad準(zhǔn)換通道可以成對同步工作。三個(gè)保持信號可以啟動(dòng)指定通道的轉(zhuǎn)換，但三個(gè)保持信號同時(shí)被選通時(shí)，其轉(zhuǎn)換結(jié)果將保存在6個(gè)寄存器中。對于每一個(gè)讀操作，ads8364均輸出16位數(shù)據(jù)，地址/模式信號（a0、a1、a3）可以選擇如何從ads8364讀取數(shù)據(jù)，也可以選擇單通道、單周期或fifo模式。當(dāng)ads8364的/holdx（x為a、b或c）保持至少20ms的低電平時(shí)，轉(zhuǎn)換開始。這個(gè)低電

48、平可使各個(gè)通道的采樣保持放大器同時(shí)處于保持狀態(tài)，從而使每個(gè)通道同時(shí)開始準(zhǔn)換。當(dāng)轉(zhuǎn)換結(jié)果被存入輸出寄存器后，引腳的輸出將保持半個(gè)時(shí)鐘周期的低電平。另外，通過/rd和/cs為低電平可使數(shù)據(jù)讀出到并行輸出總線。當(dāng)ads8364采用5mhz的外部時(shí)鐘來控制轉(zhuǎn)換時(shí)，它的采樣率是250khz，同時(shí)對應(yīng)于4us的最大吞吐率，這樣采樣和轉(zhuǎn)換公需花費(fèi)20個(gè)時(shí)鐘周期，另外，當(dāng)外部時(shí)鐘采用5mhz時(shí)，ads8364的轉(zhuǎn)換時(shí)間是3.2us，對應(yīng)的采樣時(shí)間是0.8us。因此，為了得到最大的輸出數(shù)據(jù)率，讀取數(shù)據(jù)可以在下一個(gè)轉(zhuǎn)換周期進(jìn)行。圖 3-1 dsp和ads8364接口電路3.1.2 采用f2812自帶的adc模塊t

49、ms320f2812自帶的adc模塊是一個(gè)12位帶流水線的模數(shù)轉(zhuǎn)換器（adc），它有16個(gè)通道，可配置為2個(gè)獨(dú)立的8通道模塊，分別服務(wù)于事件管理器a和b，兩個(gè)獨(dú)立的8通道模塊也可以級聯(lián)構(gòu)成16通道模塊。盡管在模數(shù)轉(zhuǎn)換模塊中有多個(gè)輸入通道和倆個(gè)排序器，但僅有一個(gè)轉(zhuǎn)換器。f2812的adc模塊的功能框圖如圖3-2所示。兩個(gè)8通道模塊能夠自動(dòng)排序，每個(gè)模塊可以通過多路選擇器（mux）選擇8通道中的任何一個(gè)通道。在級聯(lián)的模式下，自動(dòng)排序器將變成16通道，對于每個(gè)通道而言，一旦adc轉(zhuǎn)換完成，將會(huì)把轉(zhuǎn)換結(jié)果存儲(chǔ)到結(jié)果寄存器（adcresult）中。自動(dòng)排序器允許對同一個(gè)通道進(jìn)行多次采集，用戶可以完成采樣

50、算法，這樣可以獲得更高的采樣精度。adc模塊主要包括以下特點(diǎn)：112位模數(shù)轉(zhuǎn)換模塊adc。2兩個(gè)采樣和保持器（s/h）。3同步或順序采樣模式。4模擬輸入電壓范圍03v。5快速轉(zhuǎn)換時(shí)間，adc時(shí)鐘可以配置為25mhz，最高采樣帶寬為12.5msps。圖3-2 adc模塊功能框圖616個(gè)輸入通道：在一次轉(zhuǎn)換任務(wù)中，自動(dòng)排序功能提供多達(dá)16個(gè)自動(dòng)轉(zhuǎn)換。每個(gè)轉(zhuǎn)換可以編程選擇16個(gè)輸入通道中的一個(gè)，排序器可以作為兩個(gè)獨(dú)立的8位狀態(tài)排序器或者一個(gè)16位狀態(tài)排序器（即雙級聯(lián)8狀態(tài)排序器）。716個(gè)結(jié)果寄存器（可獨(dú)立尋址）存放adc的轉(zhuǎn)換結(jié)果，轉(zhuǎn)換后的數(shù)字量表示為：數(shù)字值=4095(輸入模擬電壓值adclo）

51、3。8多個(gè)觸發(fā)器發(fā)源啟動(dòng)adc轉(zhuǎn)換（soc）。-s/w：軟件立即啟動(dòng)（用soc seqn位）；-eva：事件管理器a（eva中的多個(gè)事件源可以啟動(dòng)轉(zhuǎn)換）；-evb：事件管理器b（evb中的多個(gè)事件源可以啟動(dòng)轉(zhuǎn)換）；-外部引腳：adcsoc引腳。9靈活的中斷控制機(jī)制，允許在每一個(gè)或每隔一個(gè)轉(zhuǎn)換序列結(jié)束（eos）時(shí)產(chǎn)生中斷請求。10排序器可工作在“啟動(dòng)/停止”模式，允許多個(gè)按時(shí)間排序的觸發(fā)源同步轉(zhuǎn)換。11在雙排序模式時(shí)，eva和evb可以獨(dú)立的觸發(fā)seq1和seq2。12采樣保持（s/h）獲取時(shí)間窗具有單獨(dú)的預(yù)分頻控制。圖3-3 dsp自帶adc采樣與理論值的比較圖（輸入電壓03v）3.2 dsp

52、的外圍電路設(shè)計(jì)3.2.1 電源電路本系統(tǒng)中用到了5v、3.3v和1.8v的器件，還需要12v的電壓驅(qū)動(dòng)電機(jī)，f2812采用3.3v的外設(shè)供電和1.8v的內(nèi)核供電，68013采用3.3v供電，本系統(tǒng)采用ti公司的芯片tps75733和tps76081，將電路板外接的+5v轉(zhuǎn)換成+3.3v和1.8v，電源輸出+12v，+5v和5v的電壓。如圖3-4 dsp的電源供電電路。f2812芯片需要i/o（3.3v）先上電，內(nèi)核（1.8v）后上電，這與ti其它型號dsp的上電次序不同，因此在電源電路的設(shè)計(jì)中要格外注意。本系統(tǒng)電源電路設(shè)計(jì)如圖3.4所示，在左邊的tps75733使能端接地，即一直都是使能的，當(dāng)

53、其2管腳in有+5v的輸入信號時(shí)，4管腳out輸出+3.3v電壓，此時(shí)為f2812的i/o供電；與此同時(shí)，tps75733的管腳5置低，使能tps76081，輸出為兩個(gè)out管腳（管腳5和6），得到+1.8v，為dsp的內(nèi)核供電。為了使輸入電源更穩(wěn)定，對于前端輸入的+5v電壓，用47uf的電容對它進(jìn)行濾波，同樣為了使dsp的供電電源更穩(wěn)定，我們對兩片電源芯片的輸出電源也做了濾波處理，分別在+3.3v和+1.8v處用10uf的電容濾波。此外為了方便觀察電源的通斷，在電源的輸入端設(shè)置了電源指示燈led，在+5v電源輸入時(shí)二極管led將發(fā)光18-19。圖3-4 dsp的電源供電電路在關(guān)于f2812供

54、電設(shè)計(jì)中，有的設(shè)計(jì)者將電源芯片選用tps767d31823。此芯片是一種雙輸出穩(wěn)壓器，也可分別為dsp提供3.3v和1.8v的電壓輸出，3.3v和1.8v電壓輸出間隔較小，可近似認(rèn)為同時(shí)上電，在f2812為核心處理器的系統(tǒng)中也可以正常使用，為了系統(tǒng)的穩(wěn)定和保護(hù)dsp的目標(biāo)出發(fā)，選用兩片電源芯片來嚴(yán)格上電順序，可延長系統(tǒng)使用壽命，提高系統(tǒng)的安全性和穩(wěn)定性。電源電路設(shè)計(jì)時(shí)要注意數(shù)字地和模擬地分開，系統(tǒng)設(shè)計(jì)中用600r 100mhz 1a的磁珠將兩者分開，避免公共地阻抗對模擬信號和數(shù)字信號產(chǎn)生耦合作用。模擬電源和數(shù)字電源之間可用電容隔開。此外選擇+5v電源時(shí)，要注意電源的質(zhì)量。在做實(shí)驗(yàn)時(shí)，曾經(jīng)用過一

55、般的開關(guān)電源，在采集的過程中出現(xiàn)很多的尖峰毛刺，雖然用中值濾波可以把尖峰濾掉，但是濾波處理會(huì)占用dsp芯片的處理時(shí)間，降低了系統(tǒng)的效率。更換成高性能的電源后，采集結(jié)果明顯改善，所以在選用電源時(shí)要注意電源的質(zhì)量，特別是開關(guān)電源，它的電源紋波不能太大，否則會(huì)對高頻系統(tǒng)造成很大的干擾。3.2.2 時(shí)鐘電路dsp和其他的微處理器一樣，需要晶振才能工作，f2812芯片內(nèi)含一個(gè)機(jī)遇可編程pll（programmable phase-locked loop）的時(shí)鐘模塊，該模塊為芯片提供了所有必要的時(shí)鐘信號，還提供了低功耗方式的控制入口，pll具有4位比例控制，用來選擇不同的cpu時(shí)鐘速率?；趐ll的時(shí)鐘模

56、塊提供了兩種操作模式，一種是晶振操作，該方式允許使用外部晶振給芯片提供時(shí)基；一種是外部震蕩器輸入到x1/clkin引腳11。f2812的主頻最高可達(dá)150mhz，如果外部時(shí)鐘源也選擇為150mhz，那么將隊(duì)周邊電路產(chǎn)生較強(qiáng)的高頻干擾，影響系統(tǒng)的穩(wěn)定性。而選用第一種晶振操作模式，可以將一個(gè)較低的外部時(shí)鐘源通過內(nèi)部倍頻的手段達(dá)到dsp的工作頻率，pll的倍頻因子由pllcr寄存器的3，2，1，0位決定，如表3-1所示，oscclk是晶振頻率。表3-1 pll（鎖相環(huán)）倍頻系數(shù)選擇pllcr寄存器第30位系統(tǒng)的時(shí)鐘頻率0000clkin=oscclk/20001clkin=（oscclk*1.0）/

57、20010clkin=（oscclk*2.0）/20011clkin=（oscclk*3.0）/20100clkin=（oscclk*4.0）/20101clkin=（oscclk*5.0）/20110clkin=（oscclk*6.0）/20111clkin=（oscclk*7.0）/21000clkin=（oscclk*8.0）/21001clkin=（oscclk*9.0）/21010clkin=（oscclk*10.0）/2保留利用dsp內(nèi)部的pll鎖相環(huán)，30mhz頻率 輸入，利用pll倍頻至150m這里設(shè)置pllcr的3，2，1，0位為1010，利用公式時(shí)鐘輸入clkin=（oscclk10.0）/2，可驗(yàn)證得到clkin=150mhz，最好等于f2812芯片的最高主頻。在設(shè)計(jì)時(shí)鐘電路和設(shè)置時(shí)鐘倍頻時(shí)，要注意切忌倍頻系數(shù)與外部時(shí)鐘源頻率的乘積大于f2812的最高主頻150mhz，否則芯片將不能正常工作。 圖3-5系統(tǒng)的時(shí)鐘電路同理，對于68013芯片，我們選用了24mhz的晶振通過內(nèi)部倍頻的方式使芯片達(dá)到理想的工作頻率。cy7c68013用自己的片內(nèi)晶振電路和一個(gè)外部24mhz晶振組成系統(tǒng)的時(shí)鐘電路。它有一個(gè)片內(nèi)鎖相環(huán)（pll）電路，利用pll可以把24mhz振蕩器頻率