FPGA課程設(shè)計(jì)-二進(jìn)制相位鍵控(PSK)調(diào)制器與解調(diào)器設(shè)計(jì)

1、附件1：學(xué) 號(hào)： 課 程 設(shè) 計(jì)題 目二進(jìn)制相位鍵控（PSK）調(diào)制器與解調(diào)器設(shè)計(jì)學(xué) 院信息工程學(xué)院專 業(yè)通信工程班 級(jí) 姓 名指導(dǎo)教師陳適2014年 6月18日課程設(shè)計(jì)任務(wù)書(shū)學(xué)生姓名： 專業(yè)班級(jí)： 通信工程 指導(dǎo)教師： 陳適 工作單位： 信息工程學(xué)院 題 目： 二進(jìn)制相位鍵控（PSK）調(diào)制器與解調(diào)器設(shè)計(jì) 初始條件：（1） Quartus II、ISE 等軟件；（2）課程設(shè)計(jì)輔導(dǎo)書(shū)：Xilinx FPGA 設(shè)計(jì)與實(shí)踐教程（3）先修課程：數(shù)字電子技術(shù)、模擬電子技術(shù)、通信原理主要任務(wù):（1）掌握2CPSK、2DPSK的調(diào)制與解調(diào)原理； （2）掌握仿真軟件Quartus II的使用方法； （3）完成對(duì)

2、2CPSK、2DPSK的調(diào)制與解調(diào)仿真電路設(shè)計(jì)，并對(duì)仿真結(jié)果進(jìn)行分析。時(shí)間安排:（1）2014 年6月11日-2014 年6月18日理論設(shè)計(jì)、仿真設(shè)計(jì) 地點(diǎn)：鑒主13 樓通信工程綜合實(shí)驗(yàn)室、鑒主15 樓通信工程實(shí)驗(yàn)室。（2）2014 年6 月18 日進(jìn)行理論答辯。指導(dǎo)教師簽名： 年 月 日 系主任（或責(zé)任教師）簽名： 年 月 日 摘 要移動(dòng)通信迅速發(fā)展的得以實(shí)現(xiàn)，離不開(kāi)數(shù)字處理技術(shù)。其中，數(shù)字調(diào)制與解調(diào)技術(shù)在通信領(lǐng)域中發(fā)揮著重大作用。為了使數(shù)字信號(hào)在帶通信道中傳輸，必須使用數(shù)字基帶信號(hào)對(duì)載波進(jìn)行調(diào)制，以使信號(hào)與信道的特性匹配，再在接收端通過(guò)解調(diào)恢復(fù)出原始數(shù)字信號(hào)，實(shí)現(xiàn)數(shù)字信息的傳遞。相移鍵控（

3、PSK）就是數(shù)字信號(hào)調(diào)制的一種有用并且廣泛使用的方式。為了很好地完成本次FPGA課程設(shè)計(jì)，我對(duì)2CPSK、2DPSK的調(diào)制與解調(diào)原理進(jìn)行了深入的了解和研究；利用仿真軟件Quartus II，對(duì)2CPSK、2DPSK進(jìn)行調(diào)制與解調(diào)的設(shè)計(jì)和仿真，并對(duì)仿真結(jié)果進(jìn)行了分析。關(guān)鍵詞：PSK；Quartus II；數(shù)字調(diào)制；仿真Abstract Realizing the rapid development of mobile communication, cannot do without the digital processing technology. additionly, digital mo

4、dulation and demodulation technology plays an important role in the field of communication. In order to make the digital signaltransmit in a communication channel, digital baseband signal must be on the carrier modulation, so that the characteristics of the signal must match with channel .Then the r

5、eceiver through demodulation restores the original digital signal by demodulation, so transmission of digital information is accomplished. Phase shift keying (PSK)is one kind of digital signal modulation that is useful and widely . In order to complete the FPGA curriculum design, I have conducted a

6、deep study and research about the modulation and demodulation principle of 2CPSK and 2DPSK .by using the simulation software Quartus II,I design and emulate the modulation and demodulation of 2CPSK and 2DPSK, and the simulation results are analyzed.Key word: PSK； Quartus II；digital modulation；emulat

7、ion目錄摘 要IAbstractII1. 前言12. 基本原理及數(shù)學(xué)模型22.1 相移鍵控PSK的原理22.2 2CPSK的調(diào)制與解調(diào)原理22.2.1 2CPSK的調(diào)制22.2.2 2CPSK的解調(diào)42.3 2DPSK的調(diào)制與解調(diào)原理42.3.1 2DPSK的調(diào)制42.3.2 2DPSK的解調(diào)72.4 2 CPSK和2DPSK的比較83. 仿真結(jié)果記錄與分析103.1 仿真環(huán)境介紹103.2 仿真波形結(jié)果分析103.2.1 2CPSK的調(diào)制與解調(diào)113.2.2 2DPSK的調(diào)制與解調(diào)123.3 仿真生成的電路圖133.3.1 2CPSK調(diào)制與解調(diào)仿真生成的RTL視圖及電路圖133.3.3 2

8、DPSK調(diào)制與解調(diào)仿真生成的RTL視圖及電路圖154. 設(shè)計(jì)及實(shí)現(xiàn)過(guò)程中遇到的問(wèn)題165. 心得體會(huì)18參考文獻(xiàn)19附錄20附錄1 2CPSK調(diào)制器的程序代碼20附錄2 2CPSK解調(diào)器的程序代碼21附錄3 2DPSK調(diào)制器絕對(duì)碼轉(zhuǎn)換為相對(duì)碼的程序代碼22附錄4 2DPSK解調(diào)器相對(duì)碼轉(zhuǎn)換為絕對(duì)碼的程序代碼231. 前言調(diào)制解調(diào)在通信系統(tǒng)中具有十分重要的作用。通過(guò)調(diào)制，不僅可以進(jìn)行頻譜搬移，把調(diào)制信號(hào)的頻譜搬移到所希望的位置上，從而將調(diào)制信號(hào)轉(zhuǎn)換成合適于信道傳輸或便于信道多路復(fù)用的已調(diào)信號(hào)，而且它對(duì)系統(tǒng)的傳輸有效性和傳輸可靠性有著很大的影響。數(shù)字傳輸系統(tǒng)分為基帶傳輸系統(tǒng)和頻帶傳輸系統(tǒng)，為了適應(yīng)

9、某種需要，大部分傳輸系統(tǒng)采用頻帶傳輸。數(shù)字信號(hào)對(duì)高頻載波進(jìn)行調(diào)制，就變?yōu)轭l帶信號(hào)，接收端解調(diào)后又恢復(fù)成數(shù)字信號(hào)。于是整個(gè)過(guò)程也就涉及到了一個(gè)調(diào)制解調(diào)的過(guò)程。而調(diào)制解調(diào)方法的選擇與好壞直接影響到了整個(gè)通信系統(tǒng)的質(zhì)量。移相鍵控在數(shù)據(jù)傳輸中,尤其是在中速和中高速的數(shù)據(jù)傳輸（2400-4800bit/s）中得到了廣泛的應(yīng)用。主要應(yīng)用領(lǐng)域有數(shù)字微波通信系統(tǒng)、數(shù)字衛(wèi)星通信系統(tǒng)、寬帶接入與移動(dòng)通信及有線電視的上行傳輸。相移鍵控有很好的抗干擾性,在有衰落的信道中也能獲得很好的效果。實(shí)際的通信系統(tǒng)通常是復(fù)雜的大規(guī)模系統(tǒng)，在噪聲和各種隨機(jī)因素的影響下，要完成實(shí)際設(shè)計(jì)的通信系統(tǒng)的試驗(yàn)研究比較困難，有時(shí)要改變系統(tǒng)的某

10、一兩個(gè)參數(shù)就可能意味著整個(gè)系統(tǒng)需要重做，利用QuartusII的計(jì)算機(jī)仿真，具有經(jīng)濟(jì)、可靠、簡(jiǎn)便等特點(diǎn)，在工程領(lǐng)域得到了越來(lái)越廣泛的應(yīng)用。因此本論文想要解決的問(wèn)題是完成對(duì)數(shù)字相位鍵控(PSK)調(diào)制解調(diào)系統(tǒng)的仿真及相關(guān)分析。2. 基本原理及數(shù)學(xué)模型2.1 相移鍵控PSK的原理 數(shù)字信號(hào)對(duì)載波相位調(diào)制稱為相移鍵控（即相位鍵控）PSK（ PhaseShift Keying）。數(shù)字相位調(diào)制（相位鍵控）是用數(shù)字基帶信號(hào)控制載波的相位，使載波的相位發(fā)生跳變的一種調(diào)制方式。二進(jìn)制相位鍵控用同一個(gè)載波的兩種相位來(lái)代表數(shù)字信號(hào)。由于PSK系統(tǒng)抗噪聲性能優(yōu)于ASK和FSK，而且頻帶利用率較高，所以，在中、高速數(shù)字

11、通信中被廣泛采用。數(shù)字調(diào)相（相位鍵控）常分為：（1）絕對(duì)調(diào)相，記為CPSK；（2）相對(duì)調(diào)相，記為DPSK。對(duì)于二進(jìn)制的絕對(duì)調(diào)相記為2CPSK，相對(duì)調(diào)相記為2DPSK。2.2 2CPSK的調(diào)制與解調(diào)原理所謂絕對(duì)調(diào)相即CPSK，是利用載波的不同相位去直接傳送數(shù)字信息的一種方式。對(duì)二進(jìn)制CPSK，若用相位代表“0”碼，相位0代表“1”碼，即規(guī)定數(shù)字基帶信號(hào)為“ 0”碼時(shí)，已調(diào)信號(hào)相對(duì)于載波的相位為；數(shù)字基帶信號(hào)為“1”碼時(shí)，已調(diào)信號(hào)相對(duì)于載波相位為同相。按此規(guī)定，2CPS K信號(hào)的數(shù)學(xué)表示式為式中為載波的初相位。受控載波在0、兩個(gè)相位上變化。關(guān)于CPSK波形的特點(diǎn)，必須強(qiáng)調(diào)的是：CPSK波形相位是相

12、對(duì)于載波相位而言的。因此畫(huà)CPSK波形時(shí)，必須先把載波畫(huà)好，然后根據(jù)相位的規(guī)定，才能畫(huà)出它的波形。 2.2.1 2CPSK的調(diào)制CPSK調(diào)制有直接調(diào)相法和相位選擇法兩種方法。1. 直接調(diào)相法直接調(diào)相法的電路采用一個(gè)環(huán)形調(diào)制器。在CPSK調(diào)制中，當(dāng)基帶信號(hào)為正時(shí)，輸出載波與輸入同相，當(dāng)基帶信號(hào)為負(fù)時(shí)，輸出載波與輸入載波反相，從而實(shí)現(xiàn)了CPSK調(diào)制。2.相位選擇法圖2.1 相位選擇法電路 FPGACLKSTART基帶信號(hào)計(jì)數(shù)器q0相載波相載波二選一開(kāi)關(guān)調(diào)制信號(hào)相位選擇法電路如上圖所示，設(shè)振蕩器產(chǎn)生的載波信號(hào)為，它加到與門(mén)1，同時(shí)該振蕩信號(hào)經(jīng)倒相器變?yōu)椋拥脚c門(mén)2，基帶信號(hào)和它的倒相信號(hào)分別作為與門(mén)

13、1及與門(mén)2的選通信號(hào)?；鶐盘?hào)為1碼時(shí)，與門(mén)1選通，輸出為；基帶信號(hào)為“0”碼時(shí)，與門(mén)2選通，輸出為，即可得到2CPSK信號(hào)。圖2.2 2CPSK調(diào)制框圖 2CPSK調(diào)制器結(jié)構(gòu)圖如圖2.2所示。計(jì)數(shù)器對(duì)外部時(shí)鐘信號(hào)進(jìn)行分頻與計(jì)數(shù)，并輸出兩路相位不同的數(shù)字載波信號(hào)；2選1開(kāi)關(guān)在基帶信號(hào)的控制下，對(duì)兩路載波信號(hào)進(jìn)行選擇，輸出信號(hào)即為2CPSK信號(hào)。FPGACLKSTART調(diào)制信號(hào)計(jì)數(shù)器q判決基帶信號(hào)2.2.2 2CPSK的解調(diào)圖2.3 2CPSK解調(diào)框圖CPSK解調(diào)器的結(jié)構(gòu)圖如圖2.3所示，計(jì)數(shù)器q輸出與發(fā)射端同步的0相數(shù)字載波；將計(jì)數(shù)器輸出的0相載波與數(shù)字CPSK信號(hào)中的載波進(jìn)行與運(yùn)算，當(dāng)兩比較

14、信號(hào)在判決時(shí)刻都為1時(shí)，輸出為1，否則輸出為0，從而實(shí)現(xiàn)解調(diào)。在計(jì)數(shù)器q=0時(shí)，根據(jù)調(diào)制信號(hào)此時(shí)的電平高低，來(lái)進(jìn)行判決。2.3 2DPSK的調(diào)制與解調(diào)原理相對(duì)調(diào)相（相對(duì)移相），即DPSK，也稱為差分調(diào)相，這種方式用載波相位的相對(duì)變化來(lái)傳送數(shù)字信號(hào)，即利用前后碼之間載波相位的變化表示數(shù)字基帶信號(hào)的。所謂相位變化又有向量差和相位差兩種定義方法。向量差是指前一碼元的終相位與本碼元初相位比較，是否發(fā)生相位變化。而相位差是指前后兩碼元的初相位是否發(fā)生了變化。對(duì)同一個(gè)基帶信號(hào)，按向量差和相位差畫(huà)出的DPSK波形是不同的。例如在相位差法中，在絕對(duì)碼出現(xiàn)“1”碼時(shí)，DPSK的載波初相位即前后兩碼元的初相位相對(duì)

15、改變。出現(xiàn)“0”碼時(shí)，DPSK的載波相位即前后兩碼元的初相位相對(duì)不變。在向量差法中，在絕對(duì)碼出現(xiàn)“1”碼時(shí)，DPSK的載波初相位相對(duì)前一碼元的終相位改變。出現(xiàn)“0”碼時(shí)，DPSK的載波初相位相對(duì)前一碼元的終相位連續(xù)不變。在畫(huà)DPSK波形時(shí)，第一個(gè)碼元波形的相位可任意假設(shè)。2.3.1 2DPSK的調(diào)制1.相對(duì)移相信號(hào)（DPSK）的產(chǎn)生相對(duì)移相信號(hào)（DPSK）是通過(guò)碼變換加 CPSK調(diào)制產(chǎn)生，其產(chǎn)生原理如下圖所示。這種方法是把原基帶信號(hào)經(jīng)過(guò)絕對(duì)碼相對(duì)碼變換后，用相對(duì)碼進(jìn)行CPSK調(diào)制，其輸出便是DPSK信號(hào)，即相對(duì)調(diào)相可以用絕對(duì)碼一相對(duì)碼變換加上絕對(duì)調(diào)相來(lái)實(shí)現(xiàn)。 圖2.4 DPSK調(diào)制原理圖2.絕

16、對(duì)碼一相對(duì)碼變換關(guān)系若假設(shè)絕對(duì)調(diào)相按“1”碼同相，“0”碼相的規(guī)律調(diào)制；而相對(duì)調(diào)相按“1”碼相位變化（移相），“0”碼相位不變規(guī)律調(diào)制。按此規(guī)定，絕對(duì)碼記為aK，相對(duì)碼記為bK，絕對(duì)碼一相對(duì)碼變換電路如下圖所示圖2.5 絕對(duì)碼一相對(duì)碼變換電路圖絕對(duì)碼一相對(duì)碼之間的關(guān)系為根據(jù)上述關(guān)系，絕對(duì)碼與相對(duì)碼（差分碼）可以相互轉(zhuǎn)換。圖2.6 圖（a）（b）分別為絕對(duì)碼變?yōu)橄鄬?duì)碼的電路及波形圖2.7 圖（a），（b）分別為相對(duì)碼變?yōu)榻^對(duì)碼的電路及波形圖2.8 產(chǎn)生DPSK信號(hào)電路框圖DPSK信號(hào)的產(chǎn)生，先需將絕對(duì)碼變換為相對(duì)碼，然后用相對(duì)碼對(duì)載波進(jìn)行絕對(duì)調(diào)相，即可得到相對(duì)碼調(diào)相（DPSK）信號(hào)。所介紹的絕對(duì)

17、調(diào)相器均可產(chǎn)生DPSK信號(hào)，只需將絕對(duì)碼變?yōu)橄鄬?duì)碼即可。 FPGACPSK調(diào)制clkstart絕對(duì)碼計(jì)數(shù)器異或寄存器相對(duì)碼CPSK調(diào)制調(diào)制信號(hào)圖2.8 2DPSK調(diào)制框圖 DPSK調(diào)制器的結(jié)構(gòu)圖如圖2.8所示，CPSK調(diào)制器、計(jì)數(shù)器、異或門(mén)和寄存器共同完成絕對(duì)碼到相對(duì)碼的變換功能。2.3.2 2DPSK的解調(diào)DPSK信號(hào)的解調(diào)方法有兩種：（1）極性比較法（又稱同步解調(diào)或相干解調(diào)）（2）相位比較法（是一種非相干解調(diào)）。1、極性比較法在極性比較法電路中，輸入的DPSK信號(hào)經(jīng)帶通后加到乘法器，乘法器將輸入信號(hào)與載波極性比較。經(jīng)極性比較法電路解調(diào)，還原的是相對(duì)碼。要得到原基帶信號(hào)，必須經(jīng)相對(duì)碼一絕對(duì)碼

18、變換器，由相對(duì)碼還原成絕對(duì)碼，得到原絕對(duì)碼基帶信號(hào)。 DPSK解調(diào)器由三部分組成，乘法器和載波提取電路實(shí)際上就是相干檢測(cè)器。后面的相對(duì)碼（差分碼）絕對(duì)碼的變換電路，即相對(duì)碼（差分碼）譯碼器，其余部分完成低通判決任務(wù)。2、 相位比較法圖2.9 DPSK相位比較法解調(diào)器原理框圖DPSK相位比較法解調(diào)器原理框圖及其相應(yīng)的波形圖如上圖示。其基本原理是將接收到的前后碼元所對(duì)應(yīng)的調(diào)相波進(jìn)行相位比較，它是以前一碼元的載波相位作為后一碼元的參考相位，所以稱為相位比較法或稱為差分檢測(cè)法。該電路與極性比較法不同之處在于乘法器中與信號(hào)相乘的不是載波，而是前一碼元的信號(hào)，該信號(hào)相位隨機(jī)且有噪聲，它的性能低于極性比較法

19、的性能。 輸入的uDPSK信號(hào)一路直接加到乘法器，另一路經(jīng)延遲線延遲一個(gè)碼元的時(shí)間TB后，加到乘法器作為相干載波。若不考慮噪聲影響，設(shè)前一碼元載波的相位為，后一碼元載波的相位為，則乘法器的輸出為經(jīng)低通濾波器濾除高頻項(xiàng)，輸出為式中 ，是前后碼元對(duì)應(yīng)的載波相位差。由調(diào)相關(guān)系知?jiǎng)t取樣判決器的判決規(guī)則為可直接解調(diào)出原絕對(duì)碼基帶信號(hào)。這里應(yīng)強(qiáng)調(diào)的是，相位比較法電路是將本碼元信號(hào)與前一碼元信號(hào)相位比較，它適合于按相位差定義的DPSK信號(hào)的解調(diào)，對(duì)碼元寬度為非整數(shù)倍載頻周期的按向量差定義的DPSK信號(hào)，該電路不適用。對(duì) CPSK信號(hào)解調(diào)，該電路輸出端應(yīng)增加相對(duì)碼變?yōu)榻^對(duì)碼的變換電路。FPGAclkstart

20、相對(duì)碼計(jì)數(shù)器寄存器異或絕對(duì)碼圖2.10 相對(duì)碼絕對(duì)碼轉(zhuǎn)換方框圖 DPSK解調(diào)器關(guān)鍵則是實(shí)現(xiàn)相對(duì)碼到絕對(duì)碼的轉(zhuǎn)換，其結(jié)構(gòu)圖如圖2.10所示，DPSK解調(diào)采用CPSK解調(diào)器與相對(duì)碼到絕對(duì)碼轉(zhuǎn)換電路即可實(shí)現(xiàn)。其中，相對(duì)碼到絕對(duì)碼的轉(zhuǎn)換是以在以計(jì)數(shù)器輸出信號(hào)為時(shí)鐘控制下完成的。2.4 2CPSK和2DPSK的比較 由以上分析可以看出，絕對(duì)移相波形規(guī)律比較簡(jiǎn)單，而相對(duì)調(diào)相波形規(guī)律較復(fù)雜。絕對(duì)調(diào)相是用已調(diào)載波的不同相位來(lái)代表基帶信號(hào)的，在解調(diào)時(shí)，必須要先恢復(fù)載波，然后把載波與CPSK信號(hào)進(jìn)行比較，才能恢復(fù)基帶信號(hào)。由于接收端恢復(fù)載波常常要采用二分頻電路，它存在相位模糊，即用二分頻電路恢復(fù)的載波有時(shí)與發(fā)送載

21、波同相，有時(shí)反相，而且還會(huì)出現(xiàn)隨機(jī)跳變，這樣就給絕對(duì)調(diào)相信號(hào)的解調(diào)帶來(lái)困難。而相對(duì)調(diào)相，基帶信號(hào)是由相鄰兩碼元相位的變化來(lái)表示，它與載波相位無(wú)直接關(guān)系，即使采用同步解調(diào)，也不存在相位模糊問(wèn)題，因此在實(shí)際設(shè)備中，相對(duì)移相得到了廣泛運(yùn)用。3. 仿真結(jié)果記錄與分析3.1 仿真環(huán)境介紹1. 簡(jiǎn)介圖3.1 QuartusII圖標(biāo)Quartus II 是Altera公司的綜合性PLD/FPGA開(kāi)發(fā)軟件，支持原理圖、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置

22、的完整PLD設(shè)計(jì)流程。Quartus II可以在XP、Linux以及Unix上使用，除了可以使用Tcl腳本完成設(shè)計(jì)流程外，提供了完善的用戶圖形界面設(shè)計(jì)方式。具有運(yùn)行速度快，界面統(tǒng)一，功能集中，易學(xué)易用等特點(diǎn)。Quartus II支持Altera的IP核，包含了LPM/MegaFunction宏功能模塊庫(kù)，使用戶可以充分利用成熟的模塊，簡(jiǎn)化了設(shè)計(jì)的復(fù)雜性、加快了設(shè)計(jì)速度。對(duì)第三方EDA工具的良好支持也使用戶可以在設(shè)計(jì)流程的各個(gè)階段使用熟悉的第三方EDA工具。此外，Quartus II 通過(guò)和DSP Builder工具與Matlab/Simulink相結(jié)合，可以方便地實(shí)現(xiàn)各種DSP應(yīng)用系統(tǒng)；支持A

23、ltera的片上可編程系統(tǒng)（SOPC）開(kāi)發(fā)，集系統(tǒng)級(jí)設(shè)計(jì)、嵌入式軟件開(kāi)發(fā)、可編程邏輯設(shè)計(jì)于一體，是一種綜合性的開(kāi)發(fā)平臺(tái)。Altera Quartus II 作為一種可編程邏輯的設(shè)計(jì)環(huán)境, 由于其強(qiáng)大的設(shè)計(jì)能力和直觀易用的接口，越來(lái)越受到數(shù)字系統(tǒng)設(shè)計(jì)者的歡迎。2. 功能Quartus II提供了完全集成且與電路結(jié)構(gòu)無(wú)關(guān)的開(kāi)發(fā)包環(huán)境，具有數(shù)字邏輯設(shè)計(jì)的全部特性，包括：（1）可利用原理圖、結(jié)構(gòu)框圖、VerilogHDL、AHDL和VHDL完成電路描述，并將其保 存為設(shè)計(jì)實(shí)體文件；（2）芯片（電路）平面布局連線編輯；（3）功能強(qiáng)大的邏輯綜合工具；（4）完備的電路功能仿真與時(shí)序邏輯仿真工具；（5）定時(shí)/

24、時(shí)序分析與關(guān)鍵路徑延時(shí)分析； .3.2 仿真波形結(jié)果分析3.2.1 2CPSK的調(diào)制與解調(diào)（1）2CPSK調(diào)制器的仿真波形如下圖所示 圖3.2 2CPSK調(diào)制器的仿真波形圖當(dāng)start信號(hào)為高電平時(shí)，進(jìn)行2CPSK調(diào)制；載波信號(hào)f1、f2是通過(guò)輸入時(shí)鐘脈沖clk分頻得到的，且滯后輸入時(shí)鐘一個(gè)時(shí)鐘周期；調(diào)制輸出信號(hào)y滯后載波一個(gè)時(shí)鐘周期，滯后輸入時(shí)鐘兩個(gè)時(shí)鐘周期。計(jì)數(shù)器q對(duì)外部時(shí)鐘信號(hào)clk進(jìn)行分頻與計(jì)數(shù)，并輸出兩路相位相反的數(shù)字載波信號(hào)f1、f2；2選1開(kāi)關(guān)在基帶信號(hào)x的控制下，對(duì)兩路載波信號(hào)進(jìn)行選擇，當(dāng)基帶信號(hào)x=1時(shí)，輸出信號(hào)y=f1，當(dāng)基帶信號(hào)x=1時(shí)，輸出信號(hào)y=f2，輸出信號(hào)y即為C

25、PSK信號(hào)。（2）2CPSK解調(diào)器的仿真波形如下圖所示 圖3.3 2CPSK解調(diào)器的仿真波形圖當(dāng)start信號(hào)為高電平時(shí)，進(jìn)行CPSK解調(diào)；當(dāng)q=0時(shí)，根據(jù)x的電平來(lái)進(jìn)行判決；輸出信號(hào)y滯后輸入信號(hào)x一個(gè)時(shí)鐘周期。計(jì)數(shù)器q輸出與發(fā)射端同步的0相數(shù)字載波；將計(jì)數(shù)器輸出的0相載波與數(shù)字CPSK信號(hào)中的載波進(jìn)行與運(yùn)算，當(dāng)兩比較信號(hào)在判決時(shí)刻都為1時(shí)，輸出為1，否則輸出為0，從而實(shí)現(xiàn)解調(diào)。在計(jì)數(shù)器q=0時(shí)，根據(jù)調(diào)制信號(hào)此時(shí)的電平高低，來(lái)進(jìn)行判決。3.2.2 2DPSK的調(diào)制與解調(diào)（1）2DPSK調(diào)制器絕對(duì)碼轉(zhuǎn)換為相對(duì)碼的仿真波形如下圖所示圖3.4 2DPSK調(diào)制器絕對(duì)碼轉(zhuǎn)換為相對(duì)碼的仿真波形圖當(dāng)sta

26、rt信號(hào)為高電平時(shí)，進(jìn)行 2DPSK調(diào)制中的絕對(duì)碼轉(zhuǎn)換為相對(duì)碼。當(dāng)q=0時(shí)，輸出信號(hào)y是輸入信號(hào)x與中間寄存信號(hào)xx異或，輸出信號(hào)y滯后于輸入信號(hào)x一個(gè)時(shí)鐘周期。 相對(duì)移相信號(hào)（DPSK）是通過(guò)碼變換加 CPSK調(diào)制產(chǎn)生。這種方法是把原基帶信號(hào)經(jīng)過(guò)絕對(duì)碼相對(duì)碼變換后，絕對(duì)碼相對(duì)碼變換采用基帶信號(hào)與延時(shí)后的輸出信號(hào)異或而得。再用相對(duì)碼進(jìn)行CPSK調(diào)制，其輸出便是DPSK信號(hào)。（2）2DPSK解調(diào)器相對(duì)碼轉(zhuǎn)換為絕對(duì)碼的仿真波形如下圖所示圖3.5 2DPSK解調(diào)器相對(duì)碼轉(zhuǎn)換為絕對(duì)碼的仿真波形圖當(dāng)start信號(hào)為高電平時(shí)，進(jìn)行2DPSK解調(diào)中的相對(duì)碼轉(zhuǎn)換為絕對(duì)碼。當(dāng)q=3時(shí)，輸出信號(hào)y是信號(hào)x與xx的

27、異或；輸出信號(hào)y滯后于輸入信號(hào)x一個(gè)基帶碼長(zhǎng)即4個(gè)輸入時(shí)鐘周期。輸入信號(hào)x是前端2CPSK解調(diào)器的輸出信號(hào)，經(jīng)過(guò)相對(duì)碼轉(zhuǎn)換為絕對(duì)碼后，輸出信號(hào)y即為2DPSK解調(diào)出來(lái)的基帶信號(hào)。3.3 仿真生成的電路圖3.3.1 2CPSK調(diào)制與解調(diào)仿真生成的RTL視圖及電路圖1.仿真生成2CPSK調(diào)制器的RTL視圖及電路符號(hào)圖圖3.6 2CPSK調(diào)制器的RTL視圖將振蕩器產(chǎn)生的載波信號(hào)加到與門(mén)1，同時(shí)該振蕩信號(hào)經(jīng)倒相器加到與門(mén)2。計(jì)數(shù)器q對(duì)外部時(shí)鐘信號(hào)clk進(jìn)行分頻與計(jì)數(shù)，并輸出兩路相位相反的數(shù)字載波信號(hào)f1、f2基帶信號(hào)和它的倒相信號(hào)分別作為與門(mén)1及與門(mén)2的選通信號(hào)?；鶐盘?hào)為1碼時(shí)，與門(mén)1選通，輸出為f

28、1；基帶信號(hào)為“0”碼時(shí)，與門(mén)2選通，輸出為f2，即可得到CPSK信號(hào)。圖3.7 2CPSK調(diào)制器的電路符號(hào)圖2CPSK調(diào)制器端口引腳為：clk是系統(tǒng)時(shí)鐘信號(hào)，start為控制調(diào)制開(kāi)始的使能信號(hào)，x為輸入的基帶信號(hào)，y為已調(diào)制的2CPSK輸出信號(hào)。1. 仿真生成2CPSK解調(diào)器的RTL視圖及電路圖圖3.8 2CPSK解調(diào)器的RTL視圖計(jì)數(shù)器輸出與發(fā)射端同步的0相數(shù)字載波；將計(jì)數(shù)器輸出的0相載波與數(shù)字CPSK信號(hào)中的載波進(jìn)行與運(yùn)算，當(dāng)兩比較信號(hào)在判決時(shí)刻都為1時(shí)，輸出為1，否則輸出為0，從而實(shí)現(xiàn)解調(diào)。圖3.9 2CPSK解調(diào)器的電路符號(hào)圖2CPSK解調(diào)器端口引腳為：clk是系統(tǒng)時(shí)鐘信號(hào)，star

29、t為控制調(diào)制開(kāi)始的使能信號(hào)，x為輸入的調(diào)制信號(hào)，y為已解調(diào)的2CPSK輸出基帶信號(hào)。3.3.3 2DPSK調(diào)制與解調(diào)仿真生成的RTL視圖及電路圖1. 仿真生成2DPSK調(diào)制器絕對(duì)碼轉(zhuǎn)換為相對(duì)碼的RTL視圖及電路圖 圖3.10 2DPSK調(diào)制器絕對(duì)碼轉(zhuǎn)換為相對(duì)碼的RTL視圖相對(duì)移相信號(hào)（DPSK）是通過(guò)碼變換加CPSK調(diào)制產(chǎn)生。這種方法是把原基帶信號(hào)經(jīng)過(guò)絕對(duì)碼相對(duì)碼變換后，絕對(duì)碼相對(duì)碼變換采用基帶信號(hào)與延時(shí)后的輸出信號(hào)異或而得。再用相對(duì)碼進(jìn)行CPSK調(diào)制，其輸出便是DPSK信號(hào)。圖3.11 2DPSK調(diào)制器絕對(duì)碼轉(zhuǎn)換為相對(duì)碼的電路符號(hào)圖2DPSK調(diào)制器端口引腳為：clk是系統(tǒng)時(shí)鐘信號(hào)，start

30、為控制調(diào)制開(kāi)始的使能信號(hào)，x為輸入的基帶信號(hào)，y為已調(diào)制的2DPSK輸出信號(hào)。2.仿真生成2DPSK解調(diào)器相對(duì)碼轉(zhuǎn)換為絕對(duì)碼的RTL視圖及電路圖圖3.12 2DPSK解調(diào)器相對(duì)碼轉(zhuǎn)換為絕對(duì)碼的RTL視圖 2DPSK解調(diào)器關(guān)鍵則是實(shí)現(xiàn)相對(duì)碼到絕對(duì)碼的轉(zhuǎn)換，其結(jié)構(gòu)圖如上圖所示，2DPSK解調(diào)采用2CPSK解調(diào)器與相對(duì)碼到絕對(duì)碼轉(zhuǎn)換電路即可實(shí)現(xiàn)。其中，相對(duì)碼到絕對(duì)碼的轉(zhuǎn)換是以在以計(jì)數(shù)器輸出信號(hào)為時(shí)鐘控制下完成的。圖3.13 2DPSK解調(diào)器相對(duì)碼轉(zhuǎn)換為絕對(duì)碼的電路符號(hào)圖2DPSK解調(diào)器端口引腳為：clk是系統(tǒng)時(shí)鐘信號(hào)，start為控制調(diào)制開(kāi)始的使能信號(hào)，x為輸入的調(diào)制信號(hào)，y為已解調(diào)的2DPSK輸出

31、基帶信號(hào)。4. 設(shè)計(jì)及實(shí)現(xiàn)過(guò)程中遇到的問(wèn)題1、在正式開(kāi)始編寫(xiě)程序的過(guò)程中，我遇到了很多困難，先是無(wú)法觀測(cè)到中間變量f1、f2、q的時(shí)序仿真，經(jīng)過(guò)上網(wǎng)百度和與同學(xué)討論，發(fā)現(xiàn)選擇View菜單中的UtilityWindows項(xiàng)的NodeFinder，F(xiàn)ilter項(xiàng)選中Pins:all&Registers:Post-fitting，就可以調(diào)出程序中間變量的時(shí)序仿真。2、在仿真的過(guò)程中，又一次發(fā)現(xiàn)問(wèn)題，時(shí)序仿真波形的時(shí)間太短，經(jīng)過(guò)上網(wǎng)百度和與同學(xué)討論 ，知道了點(diǎn)擊工具欄中的Tools選擇Options。里面有個(gè)選項(xiàng)是WaveForm Editor，是關(guān)于波形設(shè)置的，其中有個(gè)Default file en

32、d time，可以編輯時(shí)序波形圖的時(shí)長(zhǎng)和單位時(shí)長(zhǎng)。3、在仿真的過(guò)程中，又一次發(fā)現(xiàn)問(wèn)題，時(shí)序仿真的波形結(jié)果與預(yù)想中的差別很大，于是我檢查程序，修改變量值，反復(fù)調(diào)試，發(fā)現(xiàn)是輸入變量x設(shè)置得不合理，經(jīng)過(guò)調(diào)整后，最終實(shí)現(xiàn)預(yù)期的結(jié)果。5. 心得體會(huì)拿到這個(gè)課程設(shè)計(jì)題目后，我開(kāi)始到網(wǎng)上搜索相關(guān)內(nèi)容，順便到學(xué)校圖書(shū)館借相關(guān)書(shū)籍，經(jīng)過(guò)不斷比較與討論，對(duì)本次課程設(shè)計(jì)的要求和實(shí)現(xiàn)方法有了一個(gè)大致的輪廓。本次FPGA課程設(shè)計(jì)主要任務(wù)是完成二進(jìn)制相位鍵控（PSK）調(diào)制器與解調(diào)器設(shè)計(jì)，對(duì)我來(lái)說(shuō)這個(gè)題目還是很有挑戰(zhàn)性的，因?yàn)樽约簩?duì)FPGA中有關(guān)數(shù)字調(diào)制器與解調(diào)器設(shè)計(jì)的設(shè)計(jì)知識(shí)了解較少，但正是這種有挑戰(zhàn)性的題目才能提高自己

33、的能力，才有研究?jī)r(jià)值，入手這個(gè)題目后我查閱了相關(guān)的資料，也從網(wǎng)上獲得了不少有關(guān)FPGA設(shè)計(jì)濾波器的資料，加上自己之間對(duì)FPGA有一定的了解，因而設(shè)計(jì)思路漸漸明朗，經(jīng)過(guò)自己的不斷嘗試和探索，終于弄明白了二進(jìn)制相位鍵控（PSK）調(diào)制器與解調(diào)器設(shè)計(jì)的工作原理，通過(guò)查閱相關(guān)資料和研究FPGA中提供的幫助信息，我也明白了二進(jìn)制相位鍵控（PSK）調(diào)制器與解調(diào)器設(shè)計(jì)相關(guān)的一些函數(shù)的使用方法，并用它們來(lái)設(shè)計(jì)二進(jìn)制相位鍵控（PSK）調(diào)制器與解調(diào)器設(shè)計(jì)，最終完成了題目。雖然本次設(shè)計(jì)出的二進(jìn)制相位鍵控（PSK）調(diào)制器與解調(diào)器設(shè)計(jì)并不夠完美，但我確實(shí)有一種成就感。通過(guò)這次課程設(shè)計(jì)，我加強(qiáng)了自己掌握和理解書(shū)本知識(shí)的能力

34、，培養(yǎng)了自己的實(shí)際動(dòng)手能力與綜合設(shè)計(jì)能力，并提高了自己的技術(shù)素質(zhì)。基本達(dá)到了FPGA課程設(shè)計(jì)的任務(wù)，明確了FPGA的基本知識(shí)與應(yīng)用；在對(duì)對(duì)二進(jìn)制相位鍵控（PSK）調(diào)制器與解調(diào)器的理論分析的過(guò)程中，我對(duì)通信原理的相關(guān)知識(shí)進(jìn)行了復(fù)習(xí)，更深一個(gè)層次的掌握了通信原理的相關(guān)概念和使用技巧；同時(shí)掌握了FPGA仿真設(shè)計(jì)的基本方法，學(xué)會(huì)了運(yùn)用仿真軟件，繪制相應(yīng)的仿真波形圖，對(duì)計(jì)算出的參數(shù)進(jìn)行驗(yàn)證，反復(fù)推導(dǎo)，使參數(shù)更加符合要求。在這次的課程設(shè)計(jì)中，遇到問(wèn)題，最好的辦法就是問(wèn)別人，因?yàn)槊總€(gè)人掌握情況不一樣，不可能做到處處都懂，發(fā)揮群眾的力量，復(fù)雜的事情就會(huì)變得很簡(jiǎn)單。這一點(diǎn)我深有體會(huì)，在很多時(shí)候，我遇到的困難或許

35、別人之前就已遇到，向他們請(qǐng)教遠(yuǎn)比自己在那冥思苦想來(lái)得快。學(xué)習(xí)的這段日子確實(shí)令我收益匪淺，不僅是鞏固了先前學(xué)的通的理論知識(shí)，而且也培養(yǎng)了我的動(dòng)手能力，更令我的創(chuàng)造性思維得到拓展。希望今后類似這樣課程設(shè)計(jì)、類似這樣的鍛煉機(jī)會(huì)能更多些! 在此次課程設(shè)計(jì)中我們得到老師的指點(diǎn)，班上同學(xué)和各位學(xué)長(zhǎng)的幫助，我才得以圓滿地完成此次設(shè)計(jì)，在此對(duì)給予支持與關(guān)懷的人士表示衷心的感謝！參考文獻(xiàn)1王福昌等.通信原理M.清華大學(xué)出版社：2006，3.2田維新等.基于FPGA 的PSK 解調(diào)器的設(shè)計(jì)與實(shí)現(xiàn)J.微計(jì)算機(jī)信息，2010,6-5：43-473黃智偉， FPGA 系統(tǒng)設(shè)計(jì)與實(shí)踐M.北京：電子工業(yè)出版社，20054董

36、在望，通信電路原理M.北京：高等教育出版社，20025侯伯亨顧新. VHDL 硬件描述語(yǔ)言與數(shù)字邏輯電路設(shè)計(jì). M.西安. 西安電子科技大學(xué)出版社，19996孫學(xué)軍、王秉鈞.通信原理M.電子工業(yè)出版社：2001，2.7苗長(zhǎng)云等.現(xiàn)代通信原理及應(yīng)用M.電子工業(yè)出版社：2005，1.8樊昌信等.通信原理M.國(guó)防工業(yè)出版社：2001,5.附錄附錄1 2CPSK調(diào)制器的程序代碼library ieee;use ieee.std_logic_arith.all;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity PL_CP

37、SK isport(clk :in std_logic; -系統(tǒng)時(shí)鐘 start :in std_logic; -開(kāi)始調(diào)制信號(hào) x :in std_logic; -基帶信號(hào) y :out std_logic); -已調(diào)制輸出信號(hào)end PL_CPSK;architecture behav of PL_CPSK issignal q:std_logic_vector(1 downto 0); -2位計(jì)數(shù)器signal f1,f2:std_logic; -載波信號(hào)beginprocess(clk) -此進(jìn)程主要是產(chǎn)生兩重載波信號(hào)f1，f2beginif clkevent and clk=1 the

38、n if start=0 then q=00; elsif q=01 then f1=1;f2=0;q=q+1; elsif q=11 then f1=0;f2=1;q=00; else f1=0;f2=1;q=q+1; end if;end if;end process;process(clk,x) -此進(jìn)程完成對(duì)基帶信號(hào)x的調(diào)制 beginif clkevent and clk=1 then -上升沿觸發(fā) if q(0)=1 then if x=1 then y=f1; -基帶信號(hào)x為1時(shí)，輸出信號(hào)y為f1 else y=f2; -基帶信號(hào)x為0時(shí)，輸出信號(hào)y為f2 end if; end

39、 if;end if;end process;end behav;附錄2 2CPSK解調(diào)器的程序代碼library ieee;use ieee.std_logic_arith.all;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity PL_CPSK2 isport(clk :in std_logic; -系統(tǒng)時(shí)鐘 start :in std_logic; -同步信號(hào) x :in std_logic; -調(diào)制信號(hào) y :out std_logic); -基帶信號(hào)end PL_CPSK2;architecture behav of PL_CPSK2 issignal q:integer range 0 to 3; beginprocess(clk) -此進(jìn)程完成對(duì)CPSK調(diào)制信號(hào)的解調(diào)beginif clkevent and clk=1 then if start=0 then q=0; elsif q=0 then q=q+1; -在q=0時(shí)，根據(jù)輸入信號(hào)x的電平來(lái)進(jìn)行判決 if x=1 then y=1; else y=0; end if; elsif q=3 then q=0; else q=q+1;