微機(jī)原理考試重點(diǎn)

1、1:馮諾依曼關(guān)于計(jì)算機(jī)系統(tǒng)運(yùn)行的核心思想是程序存儲和程序控制兩個概念。2：微機(jī)系統(tǒng)的結(jié)構(gòu)特點(diǎn)，是把運(yùn)算器和控制器部件集成一塊集成電路芯片內(nèi)，該芯片被稱為微處理器CPUo3:微機(jī)系統(tǒng)采用總線結(jié)構(gòu)，按照所傳送信息的類型的不同，總線可分為地址總線AB數(shù)據(jù)總線DB控制總線CBo4:微機(jī)的工作過程，是取指令、分析指令和執(zhí)行指令三個步驟不斷循環(huán)。5:8088CPU有20位地址總線，可直接尋址的內(nèi)存空間是1MB相應(yīng)的物理地址范圍為00000H到FFFFFH 6：8088CPU內(nèi)部有四個16位段寄存器，分別是代碼段寄存器CS數(shù)據(jù)段寄存器DS堆棧段寄存器SS和附加段寄存器ES7:從編程結(jié)構(gòu)來看，8086CPU可

2、分為總線接口部件BIU和執(zhí)行部件EU兩大部分，前者的主要功能是控制與片外 的數(shù)據(jù)傳送（存儲器和I/O 口），后者的主要功能是分析執(zhí)行指令。& ALU單元在8086CPU的執(zhí)行部件EU中，可進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算。EU包括ALU,通用寄存器和狀態(tài)寄存器。BIU有段寄存器、指令指針、地址加法器和指令隊(duì)列緩沖器組成。9： 8086CPU內(nèi)部指令隊(duì)列為6B; 8088內(nèi)部指令隊(duì)列為4B。10： 8086CPU被復(fù)位后，其內(nèi)部一些寄存器狀態(tài)為：標(biāo)志寄存器F二0000H代碼段寄存器CS二0FFFFH11: 8088CPU的20位地址總線中，高四位是地址/狀態(tài)復(fù)用總線；低八位是地址/數(shù)據(jù)復(fù)用總線。12： C

3、PU中得兩個基址寄存器分別是數(shù)據(jù)段寄存器基址BX、堆棧段寄存器基址BP;兩個變址寄存器分別是源變址寄存器SI、目的變址寄存器DE13: 8086CPU中有一個16位標(biāo)志寄存器，其中包括6個狀態(tài)標(biāo)志和3個控制標(biāo)志。14:在最小工作模式下，8086、8088微機(jī)系統(tǒng)的控制信號由CPU直接產(chǎn)生；而在最大工作模式下，控制信號則由總線控制器8288根據(jù)CPU的控制而產(chǎn)生，系統(tǒng)可以配置多個協(xié)處理器。15:要把一項(xiàng)數(shù)據(jù)寫入某I/O端口，8088CPU產(chǎn)生的下列控制信號電平狀態(tài)為：RD二1, WR二0 M/I0二1。16:若某CPU的主頻為8MHz其時鐘周期為0. 125 口 S,典型的總線周期為0. 5 口

4、 S。17:指令M 0VBX+DI AX中，源操作數(shù)采用寄存器尋址方式，目的操作數(shù)采用基址+變址尋址方式。SI、DI、BX默認(rèn)數(shù)據(jù)段；BP默認(rèn)堆棧段。18:堆棧是微機(jī)內(nèi)存中得一個特殊區(qū)域，它按照后進(jìn)先出的原則工作，段地址由堆棧段SS寄存器提供，偏移地址由堆棧指針SP寄存器提供，堆棧指針總是指向棧頂。19:數(shù)據(jù)傳送類指令中，只有P0PF和LAHF兩種指令影響標(biāo)志位。20:若 AX二0E3FFH BX-0FE00H 則執(zhí)行 CMPAX BX 后 AX二0E3FFH CF二 1, SF二 1。21:控制轉(zhuǎn)移類指令，有轉(zhuǎn)移、調(diào)用和返回三種類型，其共同點(diǎn)是能夠更新IP寄存器及CS寄存器的內(nèi)容。22:根據(jù)

5、提供或接收操作數(shù)功能部件不同，微機(jī)系統(tǒng)中的操作數(shù)有寄存器操作數(shù)、存儲器操作數(shù)和I/O端口操 作數(shù)三種形式。23: 8086/8088指令系統(tǒng)采用變長代碼的形式，最長指令的代碼為6字節(jié)，最短指令代碼為1字節(jié)。24: 般 來說，指令包括操作性質(zhì)和操作對象兩個部分，其中前者是必不可少的，后者則是可有可無、可多可少。25:邏輯運(yùn)算類指令中，邏輯非NOT指令為單操作數(shù)指令，測試TEST指令的運(yùn)行不影響目的操作數(shù)。26：對一個字節(jié)的壓縮BCD碼進(jìn)行不帶進(jìn)位的循環(huán)移位操作，移位次數(shù)為4時，則高低位互換；移位次數(shù)為8時，內(nèi)容得到恢復(fù)。27:輸入輸出指令中得端口操作數(shù)，當(dāng)端口地址為8位時，可以采用直接尋址方式，

6、也可采用間接尋址方式；當(dāng) 端口地址為16位時，只能采用間接尋址方式。28:存儲器操作數(shù)有段地址，偏移地址和類型三個方面的屬性。29：串操作指令中得串，可能是字節(jié)串，也可能是字串，是指存放在內(nèi)存連續(xù)區(qū)域中的多項(xiàng)數(shù)據(jù)。30: BCD碼有兩種不同的格式，即壓縮 BCD碼和非壓縮BCD碼。前者一個字節(jié)表示2位十進(jìn)制數(shù)，后 者一個字節(jié)中只用低四位表示一位十進(jìn)制數(shù)，高四位置0o31:偽指令在源程序的匯編及連接過程中起作用，而指令則在程序的執(zhí)行過程中起作用。32:匯編語言源程序中得 標(biāo)示符，可用以標(biāo)識常量、變量、表達(dá)式、段、過程（宏指令）等組成匯編 語言程序的基本要素。33:變量和符號同屬于存儲器操作數(shù)，都

7、有段地址、偏移地址和類型三種屬性。變量是數(shù)據(jù)存儲單元的符號地 址，標(biāo)號是指令代碼的符號地址。34:變量的屬性值可取1、2、4,表示依稀那個數(shù)據(jù)的字節(jié)數(shù)；而標(biāo)號的屬性值只能取T、-2表示標(biāo)號所對應(yīng)地址操作數(shù)的NEAR及FAR屬性。35：運(yùn)算符NOT OFFSET XOR LE的優(yōu)先級由高到低的順序是OFFSET LE、NOT XOR36：在進(jìn)行匯編語言程序設(shè)計(jì)的過程中，可以通過 BIOS調(diào)用及DOS調(diào)用，實(shí)現(xiàn)對通用外部設(shè)備的操作控制。37：主程序向子程序傳遞參數(shù)，可以采用寄存器、數(shù)據(jù)段或附加段、堆棧三種途徑。38:通過CALL INT指令，可以調(diào)用已有的子程序。39:基本的輸入輸出系統(tǒng)BIOS,

8、存儲在ROM中o 40：偽指令中除了定義數(shù)據(jù)偽指令，其余均不占用內(nèi)存空間。41：可用來臨時改變存儲器的操作數(shù)屬性的運(yùn)算符為THISo42:按危機(jī)系統(tǒng)中位置及作用方式的差異，存儲器系統(tǒng)主要包括緩存、內(nèi)存及外存三個部分。43:存儲容量、存取速度及成本是存儲器系統(tǒng)的主要性能指標(biāo)。44:內(nèi)部存儲器系統(tǒng)主要包括存儲體、地址譯碼器、片選與讀/寫控制電路及I/O電路等主要組成部 分45:內(nèi)部存儲器系統(tǒng)的地址譯碼，有單級譯碼和雙極譯碼兩種方式。46: RAM存儲器有靜SRAM和動DRAM兩種形式；ROM存儲器有掩膜MRO、可編程PROM和可擦除EPROM等類型。47: RAM存儲器有兩種特點(diǎn)，分別為：屬于易失

9、性存儲器，在線運(yùn)行過程中隨機(jī)進(jìn)行讀/寫操作；ROM與之相反。48:某RAM芯片的規(guī)格為512*8,且同時接受地址信號，則該芯片所需要的地址信號引腳數(shù)為9,數(shù)字信號引腳數(shù)為8o49:利用存儲器芯片構(gòu)成存儲器系統(tǒng)，包括位擴(kuò)展，字?jǐn)U展和位字?jǐn)U展三種方式。50 : Cache的中文名為高速緩沖存儲器，在系統(tǒng)中位于CPU和主存之間o51: Cache中的數(shù)據(jù)塊映像到主存時，通常可以采用直接、全相連和組相連三種映像方式。52:采用虛擬存儲器的目的是擴(kuò)大用戶的編程空間。53：中斷方式下，CPU與I/O設(shè)備之間的數(shù)據(jù)傳送過程，可分為：中斷請求、中斷判優(yōu)、中斷響應(yīng)、中斷服務(wù) 和中斷返回五個步驟。54： 8086

10、/8088CPU引入外部可屏蔽中斷請求的引腳為INTR,需要硬件提供中斷類型碼；弓I入外部非可屏蔽中斷請求的引腳為NMIo55: 8086/8088系統(tǒng)最多可帶256個中斷源，每個中斷源的中斷向量都是4個字節(jié)，按終端類型碼的順序存放在中斷向量區(qū)中。56: CPLP向應(yīng)外部INTR中斷時，具備的必要條件是當(dāng)前無總線請求、當(dāng)前無 NMI請求、CPU開中斷， 優(yōu)先級最高，當(dāng)前指令執(zhí)行完畢。57:外部中斷源的請求被響應(yīng)后，必須通過數(shù)據(jù)總線低8位向CPU提供終端類型碼。58:單片8259A最多可以管理8級外部中斷；通過級聯(lián)最多可以管理64級外部中斷。59: 8259A的中斷類型碼是在初始化編程時由ICW

11、2命令設(shè)置的，而E0I命令則是由命令操作字0CW2構(gòu)成的。60:在以8086CPU為核心的微機(jī)系統(tǒng)中，中斷向量區(qū)共 1024字節(jié)，物理地址區(qū)間為00000H003FFH 地址范圍。61: CPUP向應(yīng)外部中斷時，中斷向量是由響應(yīng)接口（即中斷源及其接口）提供的。62: 8088CPU卩向應(yīng)可屏蔽中斷后向外發(fā)岀的應(yīng)答信號為 #INTAo63:以8086/8088為核心構(gòu)成的微機(jī)系統(tǒng)，中斷向量表的物理地址范圍是00000H003FFH64: CPUP向應(yīng)外部中斷時會在第2個響應(yīng)周期中讀入一個節(jié)的中斷向量。65: 8259A按級聯(lián)工作方式時，主片的#SP/#EN引腳接高電平，從片的#SP/#EN引腳接

12、低電平。66: 8086/8088CPU中斷響應(yīng)后，一次完成關(guān)中斷、保護(hù)標(biāo)志斷點(diǎn)信息、取中斷類型碼等操作。67: 8259A芯片中，ISR寄存器中相應(yīng)位的復(fù)位方式有自動復(fù)位、由普通E0I命令復(fù)位和有特殊E0I命令復(fù)位。68: 8259A的中斷優(yōu)先權(quán)自動循環(huán)方式，有普通循環(huán)和特殊循環(huán)兩種形式69: 8259A的ICW是在被初始化時接受的，0CV可在任何時候接受。70: 8259A的ICW2二08H IR4引腳有中斷請求，則相應(yīng)中斷向量存放在中斷向量表內(nèi)自00030H開始的連續(xù)4個字節(jié)的存儲單元內(nèi)。71:采用DMA方式在存儲器與I/O接口設(shè)備之間進(jìn)行數(shù)據(jù)傳輸時，對于PC機(jī)來說，數(shù)據(jù)的傳送一定要經(jīng)過

13、系統(tǒng)總線。72： I/O接口是CPU與I/O設(shè)備之間的連接電路，具有暫存輸入輸出數(shù)據(jù)、輸入輸出信號類型的轉(zhuǎn)換、輸入輸出過程的聯(lián)絡(luò)控制和輸入輸出的錯誤的檢測等方面的功能。73： CPU與外部I/O設(shè)備之間的數(shù)據(jù)傳送控制，主要有程控、中斷和 DMA三種方式。74:根據(jù)微機(jī)系統(tǒng)的不同，I/O端口可以采用與系統(tǒng)統(tǒng)一及端口獨(dú)立兩種不同的編制方式。以8086/8088CPU為 核心的微機(jī)系統(tǒng)，I/O段口采用獨(dú)立編址方式。75:幀格式和波特率是異步串行通信的兩項(xiàng)主要內(nèi)容。76： 一片8255A芯片，需占用4個I/O端口地址，分別對應(yīng)其端口 A、端口 B端口 C和控制字寄存 器。77：8255A的端口 A具有

14、3中工作方式，而端口 B只有2種工作方式。78： 8255A的控制字分為方式選擇控制字和C 口置位復(fù)位控制字兩種形勢，都必須輸出到芯片的控制 字寄存器端口。79:以8086CPU為核心的危機(jī)應(yīng)用系統(tǒng)中，假定 8255A芯片端口 A地址是84H,則其控制字寄存器的地址是87Ho80： 8255A芯片的控制字為95H,則說明A 口工作在方式0, B 口工作在方式1。81:從8255A的端口 C讀取數(shù)據(jù)時，8255A的引腳#CS Al、AO #RD #WF的電平分別為0、1、0、0、1。82: 8255A的端口中，只能進(jìn)行寫操作而不能進(jìn)行度操作的端口是控制字寄存器。83: 8255A的端口 A工作在

15、方式1輸出時，要利用PC3 PC6 PC7引腳傳送聯(lián)絡(luò)信號，在方式1輸入 時，利用 PC3 PC4 PC5引腳傳銷on個聯(lián)絡(luò)信號。84：微機(jī)應(yīng)用中的定時與技術(shù)，可以歸結(jié)為對脈沖沿的計(jì)數(shù),如果被計(jì)數(shù)脈沖信號的周期（頻率）恒 定不變，則計(jì) 數(shù)則為定時。85: 8253有3個獨(dú)立的16位減法定時/計(jì)數(shù)通道，每個通道可以按照二進(jìn)制或十進(jìn)制（ BCD碼）方式 計(jì)數(shù)。86:已知8253某通道的控制字為54H,計(jì)數(shù)初值為12H,通道時鐘輸入端的輸入時鐘頻率為1. 191MHZ則8253的1號通道工作在方式2下。87: 8253CLK0的輸入脈沖信號的頻率為1MHZ OUTO俞岀周期為8ms的方波，通道0采用

16、BCD碼計(jì)數(shù)，則應(yīng)寫 入的計(jì)數(shù)值為8000,通道正常0工作時，GATE0信號應(yīng)輸入高電平。88:設(shè)8253的通道1工作在方式2,計(jì)數(shù)初值為18, CLK仁1. 19318MHz貝V 0UT1端輸出脈沖信號的周期為15. 08 口 s,負(fù)脈沖的寬度為0. 84 口 so89:定時/計(jì)數(shù)芯片8253工作在方式2、3時會產(chǎn)生連續(xù)的方波輸岀。占空比為0.5時為方式3。90: 8253工作在方式3時，能夠產(chǎn)生占空比約50%的連續(xù)方波。91:若8253的控制字為01110011B,則相應(yīng)通道的最大計(jì)數(shù)初值可以設(shè)置為10000o92: 8253接收通道控制字后，OUT端始值輸岀為低電平的工作方式為方式0。9

17、3:設(shè)8253芯片的通道1按二進(jìn)制計(jì)數(shù)，計(jì)數(shù)初值為84,則實(shí)際輸出的計(jì)數(shù)初值應(yīng)為84。（注:這 時計(jì)數(shù)初值 也為二進(jìn)制計(jì)數(shù)）94:設(shè)8253芯片的通道0按十進(jìn)制計(jì)數(shù)，計(jì)數(shù)初值為84,則實(shí)際輸岀的計(jì)數(shù)初值應(yīng)為84H。95:設(shè)8253通道0的地址為0F8H,若要在通道1的工作過程中讀取實(shí)時計(jì)數(shù)值，則需首先把通道鎖 存命令發(fā)往端 口 0FBH。96:若8253的Al、A0引腳分別接在8086CPU的A2、A3引腳,其通道0的地址為0B0H則通道2的計(jì)數(shù)初值應(yīng) 寫入0B4H端口。97: 8253定時/計(jì)數(shù)芯片共有6種工作方式，其中方式2和方式3連續(xù)計(jì)數(shù)，其他工作方式則為一次 性計(jì)數(shù)。98: 8253芯

18、片中的GATE言號的作用是實(shí)現(xiàn)硬件觸發(fā)，它有電平和邊沿兩種出發(fā)方式。99：串行通信的特點(diǎn)是傳 輸速度快，傳輸距離近。在異步串行通信中，使用波特率來表示數(shù)據(jù)的傳輸速率，它是指每秒鐘傳送的二進(jìn)制位 數(shù)。100:利用8250進(jìn)行異步串行通訊時，當(dāng)設(shè)定傳輸速率為8400波特，傳輸格式為1個起始位，1個停止位時，每秒最多可傳送840個字節(jié)。101 :半導(dǎo)體靜態(tài)RAM靠RS觸發(fā)器存儲信息，而動態(tài)RAM則靠MOSfe路中柵極電容存儲信息。102:按在系統(tǒng)中 所處得不同層次和位置，總線分為片內(nèi)總線，局部總線，系統(tǒng)總線和通信總線。103:異步串行通信傳送數(shù)據(jù)的基本單位為一個字符；同步串行通信傳送數(shù)據(jù)的基本單位為

19、一個幀，其中最先傳送 的是同步字符。104:在直接尋址方式下，操作數(shù)默認(rèn)存放在數(shù)據(jù)段。105： CPU和DMA空制器之間是通過CPU的引腳HOLD HDLA進(jìn)行總線控制權(quán)交換。106:串行接口芯片INTEL8251A同步方式有內(nèi)同步和外同步兩種方式，按內(nèi)同步方式工作時SYNDET作為輸岀 端，按外同步方式工作時引腳SYDNE作為輸入端。該芯片的引腳TxRDY為“ 1”的條件是CTS為低電平而TxEN 為高電平且發(fā)送緩沖器為空。107： CPU與存儲器或1/0端口傳輸一次數(shù)據(jù)所用的時間稱為總線周期。108:當(dāng)8255A的端口 A工作在方式2時，需要C的5根信號線作為聯(lián)絡(luò)信號，此時B 口可以工作在

20、1或0。109：高檔微機(jī)系統(tǒng)中采用Cache存儲器的作用是減少CPU與存儲器效率發(fā)揮的主要因素為Cache的容量和塊 的大小，通常用“命中率”來衡量Cache的效率，其含義是CPU所要訪問的信息在Cache中的比率。110：外設(shè)如果接的是數(shù)據(jù)線07就必須用偶地址，接815就必須用奇地址。AD二0時對偶地址進(jìn)行操 作； AD=1時對奇地址進(jìn)行操作。AD作為低8位數(shù)據(jù)的選通信號。111：已知 IP二0100H, JMP short LABI 的指令碼為（E8 E0）,則目標(biāo)地址 IP二01E2H。112：在匯編程序設(shè)計(jì)中，如果想在運(yùn)行過程中改變存儲器操作數(shù)類型，可以使用CB曠CWL算符指令實(shí)現(xiàn)。（

21、PTR）113：設(shè)棧頂?shù)刂窞?3000H,當(dāng)執(zhí)行 RET 0006 后，SP 的值為 3008H （SP-SP+2 SP=SP+n114： CPU定時所用的時間單位一般有三種：指令周期，總線周期和時鐘周期。115：基本的總線操作有：存儲 器讀/寫；I/O 口讀/寫。116：硬件中斷也稱為外部中斷。硬件中斷可以分為兩種：一種是可屏蔽中斷，由INTR引腳輸入；另一種是不可屏蔽中斷，由NMI引腳引入。中斷次序：軟件中斷-NMH INTR-單步。117： 一個8位二進(jìn)制整數(shù)用補(bǔ)碼表示，且該數(shù)中含有 3個1和5個0,則表示的最小值為-125。118：由于8088/8086CPU的地址總線采用時分復(fù)用方式

22、，所以在其發(fā)出地址信號之后，須在T1狀態(tài)發(fā)ALE地址鎖存信號。119： DMAC勺工作方式有CPU暫停方式，CPI周期竊取方式，DMA方式三種。120：在中斷響應(yīng)周期內(nèi)，將中斷 標(biāo)志清0是由硬件自動完成。121： INTEL8251A的發(fā)送器用于接收從CPU來的并行數(shù)據(jù)，數(shù)據(jù)轉(zhuǎn)換后按規(guī)定格式從TxD引腳發(fā)送出去。向CPU發(fā)送的中斷請求信號是TxRDY122： ADC574是一個12位采用逐位比較方式的ADC123： EPR0M271有兩個電源輸入端，他們分別為+5, +25V。124： Intel2164動態(tài)RAM存儲器中，對存儲器刷新的方法是每次刷新512單元，共需128個周期可將 存儲器 刷新一次。125： DMA空制器8237有4個獨(dú)立DMA專輸通道。支持的每次最大的傳送字節(jié)數(shù)64K。傳輸工作方式：單字節(jié)，數(shù)據(jù)塊，請求和級聯(lián)。126：指示性語句和