集成電路的故障測試

1、數(shù)字集成電路的故障測試策略與技術(shù)研究摘 要 當(dāng)今時代網(wǎng)路不斷的發(fā)展，必然推動硬件的更新?lián)Q代。近幾年網(wǎng)絡(luò)工具的不斷更新?lián)Q代使數(shù)字集成電路在發(fā)展中不斷的走向成熟。目前，應(yīng)用比較廣泛的數(shù)字集成電路有如下dsp、cpu、顯卡等，研究方向主要有：頂層架構(gòu)（硬件架構(gòu)，軟件架構(gòu)），算法等，本次論文所要研究的是具體的可測試性設(shè)計，功能仿真設(shè)計等集成電路相關(guān)的約束的研究。電路的集成化為人們帶來了便捷的同時也給我們帶來了一些必不可少的故障。因此需要我們不斷的學(xué)習(xí)，盡量避免故障的出現(xiàn)以及解決處理好故障。在以后很多年里，數(shù)字集成電路會不斷的發(fā)展，為我們的生活增添非常美好的光環(huán)。集成電路故障測試的目的在于提出一種發(fā)現(xiàn)電

2、路設(shè)計中的潛在問題的方法，實現(xiàn)電路的優(yōu)化設(shè)計，提高其可靠性。從90年代起，隨著集成電路的迅速發(fā)展，該技術(shù)越來越引起研究人員和工程設(shè)計者的重視，對集成電路故障的測試主要有硬件故障檢測和軟件故障檢測。本文著重分析了集成電路為用戶提供的友好交的互界面，同時提供的接口部分是否很方便的擴展期間模型庫。通過集成電路故障模式建模方式給我們更直觀的印象，對數(shù)字集成電路故障檢測以及設(shè)計有個更深的認(rèn)識。關(guān)鍵詞：集成電路，故障檢測，頂層架構(gòu)，模型。digital integrated circuits fault testing strategy and technology researchabstractcon

3、tinuous development of the network era is bound to promote the upgrading of the hardware.in recent years, the continuous upgrading of the network tools in the development of digital integrated circuits continue to mature. at present, more extensive application of digital integrated circuits are as f

4、ollows dsp, cpu, graphics cards, research directions are: top-level architecture (hardware architecture, software architecture), algorithm, this paper will study the specific design for testability,functional simulation integrated circuit design constraints related to the research.bring an integrate

5、d circuit into a convenient but also bring us some essential failure.therefore, we need to keep learning, try to avoid the appearance of failure and resolve to handle failure.many years later, the development of digital integrated circuits will continue, to add life to our very good aura. the purpos

6、e of integrated circuit fault test circuit design is proposed that the potential problem, to achieve optimal circuit design to improve its reliability.from 90 onwards, with the rapid development of integrated circuits, the technology has drawn increasing research attention to designers and engineers

7、, the testing of integrated circuit failures are hardware and software fault detection fault detection. this article focuses on the integrated circuit to provide users with the mutual exchange of friendly interface, while providing some of it very convenient interface during the expansion of model l

8、ibrary.modeling of integrated circuit failure mode by way gives us a visual impression, fault detection of digital integrated circuits, and design have a deeper understanding.keywords: integrated circuits, fault detection, the top-level architecture model.目錄 摘 要- 1 -目錄- 3 -第一章 緒論- 4 -1.1論文背景- 4 -1.2

9、 國內(nèi)外對數(shù)字集成電路的研究- 4 -1.3 論文研究目的- 5 -第二章 數(shù)字集成電路理論- 6 -2.1 理論基礎(chǔ)- 6 -2.1.1 概念- 6 -2.1.2 由來- 6 -2.1.3 未來發(fā)展- 7 -2.2 數(shù)字電路簡介- 7 -2.2.1 簡介- 7 -2.2.2 數(shù)字電路的特點- 8 -2.2.3 集成電路設(shè)計流程- 8 -2.2.4 應(yīng)用- 9 -2.3 可測試性設(shè)計- 9 -第三章 故障檢測理論- 10 -3.1 主要的檢測介紹- 10 -3.1.1 電路描述層次- 10 -3.1.2 高層測試- 10 -3.1.3 高層測試研究- 10 -3.1.4 功能故障模型分類- 1

10、0 -3.1.5 注意事項- 11 -3.2 研發(fā)設(shè)計之考慮- 11 -第四章 故障測試- 11 -4.1 數(shù)字ic故障測試基本過程、測試算法和技術(shù)- 11 -4.2 測試算法- 12 -第五章 結(jié)束語- 13 -參考文獻(xiàn)- 14 -致謝- 15 - 第1章 緒論1.1論文背景ic制造工藝的發(fā)展，持續(xù)增加著vlsi電路的集成密度，亦日益加大了電路故障測試的復(fù)雜性和困難度。隨著單片超大規(guī)模(vlsi)集成電路功能的日益復(fù)雜和集成密度的倍增，使得高質(zhì)量、低成本的集成電路故障測試技術(shù)的發(fā)展變得越來越具有緊迫性和挑戰(zhàn)性。早期的人工測試和窮舉測試法已難以滿足實際需要，取而代之的是自動測試圖形生成(atp

11、g)、可測性設(shè)計(dft)、邊界掃描測試(bst)和內(nèi)建自測試(bist)等更為先進的測試技術(shù)和策略。1.2 國內(nèi)外對數(shù)字集成電路的研究1958年美國德克薩斯儀器公司(ti)發(fā)明了集成電路（ic），隨著硅平面技術(shù)的發(fā)展，二十世紀(jì)六十年代先后發(fā)明了雙極型和mos型兩種重要的集成電路，它標(biāo)志著由電子管和晶體管制造電子整機的時代發(fā)生了量和質(zhì)的飛躍，創(chuàng)造了一個前所未有的具有極強滲透力和旺盛生命力的新興產(chǎn)業(yè)集成電路產(chǎn)業(yè)。 集成電路發(fā)明至今40多年以來，從電路集成到系統(tǒng)集成這句話是對ic產(chǎn)品從小規(guī)模集成電路（ssi）到今天特大規(guī)模集成電路（ulsi）發(fā)展過程的最好總結(jié)，即整個集成電路產(chǎn)品的發(fā)展經(jīng)歷了從傳統(tǒng)

12、的板上系統(tǒng)（system-on-board）到片上系統(tǒng)（system-on-a-chip）的過程。在這歷史過程中，世界ic產(chǎn)業(yè)為適應(yīng)技術(shù)的發(fā)展和市場的需求，其產(chǎn)業(yè)結(jié)構(gòu)經(jīng)歷了三次變革。 第一次變革：以加工制造為主導(dǎo)的ic產(chǎn)業(yè)發(fā)展的初級階段。 70年代，集成電路的主流產(chǎn)品是微處理器、存儲器以及標(biāo)準(zhǔn)通用邏輯電路。這一時期ic制造商（idm）在ic市場中充當(dāng)主要角色，ic設(shè)計只作為附屬部門而存在。這時的ic設(shè)計和半導(dǎo)體工藝密切相關(guān)。ic設(shè)計主要以人工為主，cad系統(tǒng)僅作為數(shù)據(jù)處理和圖形編程之用。ic產(chǎn)業(yè)僅處在以生產(chǎn)為導(dǎo)向的初級階段。 第二次變革：foundry公司與ic設(shè)計公司的崛起。 80年代，集成

13、電路的主流產(chǎn)品為微處理器（mpu）、微控制器（mcu）及專用 ic（asic）。這時，無生產(chǎn)線的ic設(shè)計公司（fabless）與標(biāo)準(zhǔn)工藝加工線（foundry）相結(jié)合的方式開始成為集成電路產(chǎn)業(yè)發(fā)展的新模式。 隨著微處理器和pc機的廣泛應(yīng)用和普及（特別是在通信、工業(yè)控制、消費電子等領(lǐng)域），ic產(chǎn)業(yè)已開始進入以客戶為導(dǎo)向的階段。一方面標(biāo)準(zhǔn)化功能的ic已難以滿足整機客戶對系統(tǒng)成本、可靠性等要求，同時整機客戶則要求不斷增加ic的集成度，提高保密性，減小芯片面積使系統(tǒng)的體積縮小，降低成本，提高產(chǎn)品的性能價格比，從而增強產(chǎn)品的競爭力，得到更多的市場份額和更豐厚的利潤；另一方面，由于ic微細(xì)加工技術(shù)的進步，

14、軟件的硬件化已成為可能，為了改善系統(tǒng)的速度和簡化程序，故各種硬件結(jié)構(gòu)的asic如門陣列、可編程邏輯器件（包括fpga）、標(biāo)準(zhǔn)單元、全定制電路等應(yīng)運而生，其比例在整個ic銷售額中1982年已占12；其三是隨著eda工具（電子設(shè)計自動化工具）的發(fā)展，pcb設(shè)計方法引入ic設(shè)計之中，如庫的概念、工藝模擬參數(shù)及其仿真概念等，設(shè)計開始進入抽象化階段，使設(shè)計過程可以獨立于生產(chǎn)工藝而存在。有遠(yuǎn)見的整機廠商和創(chuàng)業(yè)者包括風(fēng)險投資基金（vc）看到asic的市場和發(fā)展前景，紛紛開始成立專業(yè)設(shè)計公司和ic設(shè)計部門，一種無生產(chǎn)線的集成電路設(shè)計公司（fabless）或設(shè)計部門紛紛建立起來并得到迅速的發(fā)展。同時也帶動了標(biāo)準(zhǔn)

15、工藝加工線（foundry）的崛起。全球第一個foundry工廠是1987年成立的臺灣積體電路公司，它的創(chuàng)始人張忠謀也被譽為“晶芯片加工之父”。 第三次變革：“四業(yè)分離”的ic產(chǎn)業(yè) 90年代，隨著internet的興起，ic產(chǎn)業(yè)跨入以競爭為導(dǎo)向的高級階段，國際競爭由原來的資源競爭、價格競爭轉(zhuǎn)向人才知識競爭、密集資本競爭。以dram為中心來擴大設(shè)備投資的競爭方式已成為過去。如1990年，美國以intel為代表，為抗?fàn)幦毡拒S居世界半導(dǎo)體榜首之威脅，主動放棄dram市場，大搞cpu，對半導(dǎo)體工業(yè)作了重大結(jié)構(gòu)調(diào)整，又重新奪回了世界半導(dǎo)體霸主地位。這使人們認(rèn)識到，越來越龐大的集成電路產(chǎn)業(yè)體系并不有利于整

16、個ic產(chǎn)業(yè)發(fā)展，分才能精，整合才成優(yōu)勢。于是，ic產(chǎn)業(yè)結(jié)構(gòu)向高度專業(yè)化轉(zhuǎn)化成為一種趨勢，開始形成了設(shè)計業(yè)、制造業(yè)、封裝業(yè)、測試業(yè)獨立成行的局面，近年來，全球ic產(chǎn)業(yè)的發(fā)展越來越顯示出這種結(jié)構(gòu)的優(yōu)勢。如臺灣ic業(yè)正是由于以中小企業(yè)為主，比較好地形成了高度分工的產(chǎn)業(yè)結(jié)構(gòu)，故自1996年，受亞洲經(jīng)濟危機的波及，全球半導(dǎo)體產(chǎn)業(yè)出現(xiàn)生產(chǎn)過剩、效益下滑，而ic設(shè)計業(yè)卻獲得持續(xù)的增長。 特別是96、97、98年持續(xù)三年的dram的跌價、mpu的下滑，世界半導(dǎo)體工業(yè)的增長速度已遠(yuǎn)達(dá)不到從前17的增長值，若再依靠高投入提升技術(shù)，追求大尺寸硅片、追求微細(xì)加工，從大生產(chǎn)中來降低成本，推動其增長，將難以為繼。而ic設(shè)

17、計企業(yè)更接近市場和了解市場，通過創(chuàng)新開發(fā)出高附加值的產(chǎn)品，直接推動著電子系統(tǒng)的更新?lián)Q代；同時，在創(chuàng)新中獲取利潤，在快速、協(xié)調(diào)發(fā)展的基礎(chǔ)上積累資本，帶動半導(dǎo)體設(shè)備的更新和新的投入；ic設(shè)計業(yè)作為集成電路產(chǎn)業(yè)的龍頭，為整個集成電路產(chǎn)業(yè)的增長注入了新的動力和活力。1.3 論文研究目的 本次論文的研究的重點之一是對數(shù)字集成電路的故障檢測有個整體的把握和設(shè)計。在認(rèn)知數(shù)字集成電路的基礎(chǔ)上我們運用各種手段在設(shè)計中在盡量避免電路故障的基礎(chǔ)上，選擇比較合理的算法等進行電路的故障檢測。了解數(shù)字集成電路的發(fā)展，特點以及設(shè)計和應(yīng)用。對數(shù)字集成電路的故障檢測有著不可缺少的意義。在了解的基礎(chǔ)上我們可以在檢測中把握重點，盡

18、可能的讓電路既滿足我們的功能要求又盡可能的簡單與快捷。第2章 數(shù)字集成電路理論2.1 理論基礎(chǔ)2.1.1 概念集成電路（integrated circuit）是一種微型電子器件或部件。采用一定的工藝，把一個電路中所需的晶體管、二極管、電阻、電容和電感等元件及布線互連一起，制作在一小塊或幾小塊半導(dǎo)體晶片或介質(zhì)基片上，然后封裝在一個管殼內(nèi)，成為具有所需電路功能的微型結(jié)構(gòu)；其中所有元件在結(jié)構(gòu)上已組成一個整體，這樣，整個電路的體積大大縮小，且引出線和焊接點的數(shù)目也大為減少，從而使電子元件向著微小型化、低功耗和高可靠性方面邁進了一大步。 它在電路中用字母“ic”（也有用文字符號“n”等）表示。如圖：2.

19、1.2 由來杰克基爾比（jack kilby）在我們這個世界上，如果說有一項發(fā)明改變的不是某一領(lǐng)域，而是整個世界和革新了整個工業(yè)體系，那就是杰克發(fā)明的集成電路ic。 1958年9月12日，這是一個偉大時刻的開始，美國德州儀器公司工程師“杰克.基爾比”發(fā)明了世界上第一個集成電路ic。這個裝置揭開了人類二十世紀(jì)電子革命的序幕，同時宣告了數(shù)字信息時代的來臨。經(jīng)過不斷的發(fā)展發(fā)展到今天比較成熟的數(shù)字電路系統(tǒng)。2.1.3 未來發(fā)展 近幾年，中國集成電路產(chǎn)業(yè)取得了飛速發(fā)展。中國集成電路產(chǎn)業(yè)已經(jīng)成為全球半導(dǎo)體產(chǎn)業(yè)關(guān)注的焦點，即使在全球半導(dǎo)體產(chǎn)業(yè)陷入有史以來程度最嚴(yán)重的低迷階段時，中國集成電路市場仍保持了兩位數(shù)

20、的年增長率，憑借巨大的市場需求、較低的生產(chǎn)成本、豐富的人力資源，以及經(jīng)濟的穩(wěn)定發(fā)展和寬松的政策環(huán)境等眾多優(yōu)勢條件，以京津唐地區(qū)、長江三角洲地區(qū)和珠江三角洲地區(qū)為代表的產(chǎn)業(yè)基地迅速發(fā)展壯大，制造業(yè)、設(shè)計業(yè)和封裝業(yè)等集成電路產(chǎn)業(yè)各環(huán)節(jié)逐步完善。目前，中國集成電路產(chǎn)業(yè)已經(jīng)形成了ic設(shè)計、制造、封裝測試三業(yè)及支撐配套業(yè)共同發(fā)展的較為完善的產(chǎn)業(yè)鏈格局，隨著ic設(shè)計和芯片制造行業(yè)的迅猛發(fā)展，國內(nèi)集成電路價值鏈格局繼續(xù)改變，其總體趨勢是設(shè)計業(yè)和芯片制造業(yè)所占比例迅速上升。 目前,以集成電路為核心的電子信息產(chǎn)業(yè)超過了以汽車、石油、鋼鐵為代表的傳統(tǒng)工業(yè)成為第一大產(chǎn)業(yè),成為改造和拉動傳統(tǒng)產(chǎn)業(yè)邁向數(shù)字時代的強大引擎

21、和雄厚基石。1999年全球集成電路的銷售額為1250億美元,而以集成電路為核心的電子信息產(chǎn)業(yè)的世界貿(mào)易總額約占世界gnp的3%,現(xiàn)代經(jīng)濟發(fā)展的數(shù)據(jù)表明,每l2元的集成電路產(chǎn)值,帶動了10元左右電子工業(yè)產(chǎn)值的形成,進而帶動了100元gdp的增長。目前,發(fā)達(dá)國家國民經(jīng)濟總產(chǎn)值增長部分的65%與集成電路相關(guān)；美國國防預(yù)算中的電子含量已占據(jù)了半壁江山(2001年為43.6%)。預(yù)計未來10年內(nèi),世界集成電路銷售額將以年平均15%的速度增長,2010年將達(dá)到60008000億美元。作為當(dāng)今世界經(jīng)濟競爭的焦點,擁有自主版權(quán)的集成電路已曰益成為經(jīng)濟發(fā)展的命脈、社會進步的基礎(chǔ)、國際競爭的籌碼和國家安全的保障。

22、2.2 數(shù)字電路簡介2.2.1 簡介用數(shù)字信號完成對數(shù)字量進行算術(shù)運算和邏輯運算的電路稱為數(shù)字電路，或數(shù)字系統(tǒng)。由于它具有邏輯運算和邏輯處理功能，所以又稱數(shù)字邏輯電路?，F(xiàn)代的數(shù)字電路由半導(dǎo)體工藝制成的若干數(shù)字集成器件構(gòu)造而成。邏輯門是數(shù)字邏輯電路的基本單元。存儲器是用來存儲二值數(shù)據(jù)的數(shù)字電路。從整體上看，數(shù)字電路可以分為組合邏輯電路和時序邏輯電路兩大類。數(shù)字電路是以二值數(shù)字邏輯為基礎(chǔ)的，其工作信號是離散的數(shù)字信號。電路中的電子晶體管工作于開關(guān)狀態(tài)，時而導(dǎo)通，時而截止。數(shù)字電路的發(fā)展與模擬電路一樣經(jīng)歷了由電子管、半導(dǎo)體分立器件到集成電路等幾個時代。但其發(fā)展比模擬電路發(fā)展的更快。從60年代開始，數(shù)

23、字集成器件以雙極型工藝制成了小規(guī)模邏輯器件。隨后發(fā)展到中規(guī)模邏輯器件；70年代末，微處理器的出現(xiàn)，使數(shù)字集成電路的性能產(chǎn)生質(zhì)的飛躍。數(shù)字集成器件所用的材料以硅材料為主，在高速電路中，也使用化合物半導(dǎo)體材料，例如砷化鎵等。邏輯門是數(shù)字電路中一種重要的邏輯單元電路 。ttl邏輯門電路問世較早，其工藝經(jīng)過不斷改進，至今仍為主要的基本邏輯器件之一。隨著cmos工藝的發(fā)展,ttl的主導(dǎo)地位受到了動搖，有被cmos器件所取代的趨勢。 近年來,可編程邏輯器件pld特別是現(xiàn)場可編程門陣列fpga的飛速進步，使數(shù)字電子技術(shù)開創(chuàng)了新局面，不僅規(guī)模大，而且將硬件與軟件相結(jié)合，使器件的功能更加完善，使用更靈活。2.2

24、.2 數(shù)字電路的特點1）同時具有算術(shù)運算和邏輯運算功能 數(shù)字電路是以二進制邏輯代數(shù)為數(shù)學(xué)基礎(chǔ)，使用二進制數(shù)字信號，既能進行算術(shù)運算又能方便地進行邏輯運算（與、或、非、判斷、比較、處理等），因此極其適合于運算、比較、存儲、傳輸、控制、決策等應(yīng)用。2）實現(xiàn)簡單，系統(tǒng)可靠以二進制作為基礎(chǔ)的數(shù)字邏輯電路，可靠性較強。電源電壓的小的波動對其沒有影響，溫度和工藝偏差對其工作的可靠性影響也比模擬電路小得多。 3）集成度高，功能實現(xiàn)容易集成度高，體積小，功耗低是數(shù)字電路突出的優(yōu)點之一。電路的設(shè)計、維修、維護靈活方便，隨著集成電路技術(shù)的高速發(fā)展，數(shù)字邏輯電路的集成度越來越高，集成電路塊的功能隨著小規(guī)模集成電路（

25、ssi）、中規(guī)模集成電路（msi）、大規(guī)模集成電路（lsi）、超大規(guī)模集成電路（vlsi）的發(fā)展也從元件級、器件級、部件級、板卡級上升到系統(tǒng)級。電路的設(shè)計組成只需采用一些標(biāo)準(zhǔn)的集成電路塊單元連接而成。對于非標(biāo)準(zhǔn)的特殊電路還可以使用可編程序邏輯陣列電路，通過編程的方法實現(xiàn)任意的邏輯功能。2.2.3 集成電路設(shè)計流程 設(shè)計的基本過程：功能設(shè)計，邏輯和硬件的設(shè)計，設(shè)計驗證，版圖設(shè)計等。集成電路設(shè)計的最終輸出是掩膜版圖，通過制版和工藝流片可以得到所需的集成電路，這里我們可以通過對電路的基本了解完成對電路功能等的測試。設(shè)計中我們必須考慮內(nèi)建測試技術(shù)，在芯片內(nèi)部設(shè)計測試設(shè)備來檢測芯片功能，避免數(shù)據(jù)需要串行

26、傳輸?shù)酵膺呍O(shè)備。如下圖：2.2.4 應(yīng)用 目前數(shù)字集成電路的應(yīng)用非常的廣泛，數(shù)字集成電路分為很多種，橫跨多個領(lǐng)域，目前應(yīng)用比較廣泛的有電腦，汽車，洗衣機，冰箱，空調(diào)等。它與智能化產(chǎn)品是分不開的，其應(yīng)用在我們身邊比比皆是。2.3 可測試性設(shè)計 可測試性是影響與測試相關(guān)的各種成本的設(shè)計特征，一般有專項設(shè)計和系統(tǒng)化設(shè)計兩種方法。好的測試方案能使測試更加容易和快捷，我們對測試的設(shè)計還需要不段的努力。 電路故障有很多種，例如：固定型故障，開路故障。為了控制和減少這種故障我們必須對電路的可測試性給于研究設(shè)計。一般有增加邏輯電路的測試點，提高時序單元初始狀態(tài)的預(yù)置能力，對不可測試點增加觀測點，插入禁止邏輯單

27、元斷開發(fā)饋鏈，增加附加測試電路等方法。第3章 故障檢測理論3.1 主要的檢測介紹3.1.1 電路描述層次從測試的角度來看，電路描述的層次可以分為行為描述、功能描述、結(jié)構(gòu)描述、開關(guān)級描述和幾何描述 。行為級(亦稱算法級)的描述方式主要有：行為有限狀態(tài)機(bfsm)、控制流圖(cfg)、數(shù)據(jù)流圖(dfg)、控制數(shù)據(jù)流圖(cdfg)等；功能描述是在rtl級的描述，其最基本的設(shè)計單元是寄存器、計數(shù)器、多路選擇器、alu等，描述方式主要有：布爾方程、fsm、bdd等；結(jié)構(gòu)描述是在門級的描述，最典型的描述是由一些基本邏輯門連接而成的邏輯原理圖；開關(guān)級描述則是由晶體管構(gòu)成，主要包括晶體管、r、l、c等；幾何

28、描述則是在版圖級，確定線寬、內(nèi)部線和內(nèi)部元件實例，以及器件的幾何尺寸等。3.1.2 高層測試所謂高層測試，指的是任何高于門級的測試。高層的含義，指測試時不僅考慮電路的結(jié)構(gòu)信息，還要考慮電路的行為和功能信息。傳統(tǒng)門級測試只考慮電路的結(jié)構(gòu)。而高層測試考慮的是高層描述，如hdl硬件描述語言、狀態(tài)圖、功能塊圖等。采用高層測試方法，可以減少需要處理的基元的數(shù)量，從而加速測試生成。高層測試也可以與電路的設(shè)計更緊密地聯(lián)系在一起，從而在綜合步驟之前對電路提出一些可測性分析。在作系統(tǒng)設(shè)計時就充分考慮到測試的要求，用故障診斷的理論去指導(dǎo)系統(tǒng)設(shè)計。3.1.3 高層測試研究 高層測試雖然已經(jīng)發(fā)展了十幾年，但一直沒有在

29、工業(yè)界得到廣泛應(yīng)用。究其原因，就是缺乏與門級固定型故障相對應(yīng)的高層故障模型。故障模型也成為制約高層測試方法在實際測試中應(yīng)用的一個重要因素。在幾種高層測試方法中，宏測試的方法仍然采用的是門級stuck-at故障模型，使得這種方法仍然離不開底層的細(xì)節(jié)；同時，也限制了其通用性和測試效率。其他的測試方法都有自己的故障模型，但不能保證stuck-at故障的覆蓋。高層測試中的故障模型主要分為功能故障模型和行為故障模型兩類。功能故障模型是基于高層基元(可能由大量的門組成)的輸入輸出關(guān)系進行描述的，而行為故障模型則是基于電路所設(shè)計功能的過程進行描述的。3.1.4 功能故障模型分類1、通用故障(gf)，即所有可

30、能由于輸入不同導(dǎo)致的電路功能故障，需要窮舉測試；2、引腳故障(pf)，是門級ssl故障模型的概括，只考慮基元引腳的故障，由于高層基元復(fù)雜性的增加，內(nèi)部ssl故障的覆蓋率就下降了；3、 引申故障(if)，是通用故障的一個子集，由物理或功能特性的故障描述引申而來。3.1.5 注意事項 必須了解故障的具體類別，必須在主機上的自我診斷，必須按步驟行使故障檢測，必須對數(shù)字集成電路有個整體的把握。 由于受到故障模型的制約，以門級固定型故障來衡量的高層測試的故障的覆蓋率往往不能令人滿意。高層測試在實際中并沒有得到很好的應(yīng)用。高層測試的方法利用功能抽象的好處，避免了與門級設(shè)計的巨大尺寸連在一起，但提高了抽象的

31、級別，總是伴隨著細(xì)節(jié)的喪失，從而導(dǎo)致固定型故障的覆蓋率降低。有學(xué)者指出，我們需要改變固有的思路，如可借用軟件測試的方法，而不要僅僅局限于固定型故障的覆蓋率(事實上，stuck-at模型還不能反映出所有的故障模型)，我們更需要關(guān)注設(shè)計是否實現(xiàn)了預(yù)期指標(biāo)。3.2 研發(fā)設(shè)計之考慮 隨著soc的集成度越來越高，其測試可行性、測試時間和測試功耗越來越受到人們的關(guān)注，dft也被提升到系統(tǒng)級的高度。soc的系統(tǒng)級dft包括對不同模塊應(yīng)用不同的dft方法，以及某些模塊不包含任何測試結(jié)構(gòu)，一切設(shè)計都從頂層模塊去綜合考慮。與模塊級的dft不同，系統(tǒng)級的dft困難主要來自于：(1)dft的不同測試策略在不同模塊間的

32、合理應(yīng)用。(2)soc規(guī)模龐大，測試結(jié)構(gòu)和測試控制較為復(fù)雜。(3)系統(tǒng)的可測試資源，如外圍引腳等限制了可測性設(shè)計。(4)不同的測試策略和測試結(jié)構(gòu)的劃分將會影響整個電路的可測性。第4章 故障測試4.1 數(shù)字ic故障測試基本過程、測試算法和技術(shù) 一個邏輯元件、電路和系統(tǒng)，可能因為某種原因而不能完成相應(yīng)的功能的元件即成為故障，故障可能是硬件缺失或者損壞，也可能是內(nèi)部軟件故障等。故障可以用故障的性質(zhì)、故障值、故障的范圍以及故障的持續(xù)時間等特征來描述。要測試故障，我們必須首先了解故障的發(fā)生原因等。以及有個系統(tǒng)的測試過程才能方便快捷的檢測出故障并及時處理。 故障測試基本過程是： 首先， 由測試圖形發(fā)生器(

33、tpg)向cut 施加測試圖形， 以便使之達(dá)到預(yù)定義的初態(tài)；然后，cut 對輸入的測試圖形進行處理，產(chǎn)生測試響應(yīng)； 最后， 由測試響應(yīng)分析(response analysis，ra)電路進行驗證。在測試控制器(test controller，tc)控制下對不同的測試圖形重復(fù)以上測試過程。 一）測試圖形的生成：確定產(chǎn)生滿足如下三個條件的測試圖形優(yōu)化序列是故障測試的一個中心問題：i)能夠理想地確定故障模型中假定的所有故障；2)易于產(chǎn)生和存儲，并且開銷代價低；3)可壓縮性，使得測試周期短。二）非確定性測試生成技術(shù)：主要包括人工測試生成和隨機測試生成。人工測試圖形生成可以用較少的測試圖形覆蓋較多的故障

34、，但只適用于小規(guī)模集成電路。隨機測試圖形生成的成本低，對于輸入數(shù)目較少的電路可用窮舉測試實現(xiàn)對cut功能的完全檢查，但輸人數(shù)目超過一定限度，窮舉將不可能現(xiàn)實。據(jù)統(tǒng)計，隨機測試圖形對組合電路的故障覆蓋率一般只能達(dá)到70左右，而對時序電路基本上是無效的。 三）確定性測試生成技術(shù)采用故障測試生成算法自動推導(dǎo)cut 測試的方法稱為確定性測試生成。一個完整的自動測試圖形生成系統(tǒng)還應(yīng)包括故障模擬器， 以驗證測試圖形的正確性并計算故障覆蓋情況，生成cut 的故障辭典。故障辭典是故障測試實施中進行故障檢測和故障診斷的主要依據(jù)。確定性測試生成的可信度好，可用較少的測試圖形達(dá)到最高的故障覆蓋率，對可測性故障可以1

35、00覆蓋，但它所消耗的cpu時間是電路等效門數(shù)的指數(shù)增長函數(shù)。 四）組合邏輯電路測試圖形產(chǎn)生：一個具有n個輸入端的組合電路，如果對真值表進行遍歷性的檢測，則需要2n個測試圖形。隨著vlsi結(jié)構(gòu)的復(fù)雜性增加，測試時間越來越不能接受，便產(chǎn)生了故障模擬法。故障模擬法主要包括并行故障模擬、演繹故障模擬、同時故障模擬和臨界路徑跟蹤等方法。故障模擬方法很難用較少的測試碼對可測故障達(dá)到100的故障覆蓋率。組合電路測試研究的另外一個重要分支，就是尋找有效的算法，極大地縮減測試圖形的數(shù)量。4.2 測試算法一維通路敏化法：是由故障激活、正向驅(qū)動、反向跟蹤三個過程構(gòu)成?；驹硎菑墓收宵c選擇某條通路到達(dá)電路的任一原

36、始輸出，如果給這條通路上的一些門的輸入指定相應(yīng)的信號值，以便使故障信號沿所選通路傳播到輸出，就認(rèn)為該通路被敏化了。下面介紹集中比較常用的測試算法： 1）d算法又稱多維通路敏化法。主要思想是同時敏化從故障源到電路所有輸出的全部可能的通路，從而成為組合邏輯電路測試上的第一個完善的算法。但由于它在d 驅(qū)趕和相容性運算中，需要大量地對路徑和賦值進行試探，因此，d算法效率不是很高。 2）podem 算法又稱通路判決法，工作原理同d算法非常相似。盡管podem 算法采取了一些措施，使得測試效率比d算法高很多，但它重復(fù)判定和反向追蹤的次數(shù)仍然太大。 3）由于狀態(tài)預(yù)置的困難和競爭冒險的存在，時序電路的測試圖形

37、生成在理論上是個沒有完全解決的問題。國際上流行的做法是，通過掃描設(shè)計法，將時序電路的測試標(biāo)準(zhǔn)化，即將時序邏輯分解為掃描鏈和組合邏輯，從而將時序電路的測試轉(zhuǎn)化為組合邏輯的測試。時序邏輯的典型測試方法簡述如下：按時幀開法：同步時序電路可近似地看成組合電路，就可用組合電路測試生成法來處理它。但存在一些問題：例如初態(tài)的設(shè)置，展開級數(shù)問題以及多重故障和時鐘信號等問題。 4）功能測試法是通過對時序電路輸入施加測試圖形，觀察其輸出是否符合狀態(tài)表中指定的值。盡管功能測試法從理論上來說是完善的，但由于要生成給定電路的狀態(tài)表，對于大型時序電路的測試將占用太長的測試時間。 5）概率測試法由于采用確定性測試圖形生成算法生成cut測試序列是個np完全問題，因此，當(dāng)數(shù)字vlsi出現(xiàn)以后，專家們自然又想到了簡單易行的隨機測試圖形生成方法。對于隨機測試，只要解決下面兩個難題，那將會比確定性測試優(yōu)越，這兩個難題是：1)隨機測試序列長度的縮短；2)cut輸出響應(yīng)的有效壓縮。偽隨機測試圖形生成就是基于概率測試法的一種有效的測試算法。 理論分析證明，自動測試圖形生成的時間復(fù)雜性是個np完全問題。實驗結(jié)果表明，整個自動測試圖形生成過程所消耗的cpu時間是cut等效門數(shù)的平方到立方函數(shù)關(guān)系。近年來，測試圖形生成速度的提高已明顯地趕不上集成電路規(guī)模增大的需要。測試生成成本在產(chǎn)品生