第2章微機(jī)內(nèi)存及擴(kuò)展

1、2014/07 第第2章章 微型計(jì)算機(jī)內(nèi)存及擴(kuò)展技術(shù)微型計(jì)算機(jī)內(nèi)存及擴(kuò)展技術(shù) 2014/07 2.1 微型計(jì)算機(jī)存儲(chǔ)器體系結(jié)構(gòu)微型計(jì)算機(jī)存儲(chǔ)器體系結(jié)構(gòu) 存儲(chǔ)器是計(jì)算機(jī)的重要部件，有記憶功能，用來(lái)存放存儲(chǔ)器是計(jì)算機(jī)的重要部件，有記憶功能，用來(lái)存放 指令代碼指令代碼和和操作數(shù)操作數(shù)。 在計(jì)算機(jī)系統(tǒng)中常采用三級(jí)存儲(chǔ)器結(jié)構(gòu)。在計(jì)算機(jī)系統(tǒng)中常采用三級(jí)存儲(chǔ)器結(jié)構(gòu)。 2014/07 2.2 微型計(jì)算機(jī)內(nèi)存微型計(jì)算機(jī)內(nèi)存 2.2.1 內(nèi)存分類內(nèi)存分類 隨機(jī)存儲(chǔ)器隨機(jī)存儲(chǔ)器 （RAM） 只讀存儲(chǔ)器只讀存儲(chǔ)器 （ROM） 半存半存 導(dǎo)儲(chǔ)導(dǎo)儲(chǔ) 體器體器 靜態(tài)靜態(tài)RAM（SRAM） 動(dòng)態(tài)動(dòng)態(tài)RAM（DRAM/ iRA

2、M） 掩膜式掩膜式ROM（MROM） 可編程可編程ROM（PROM） 可擦除可擦除PROM（EPROM） 電可擦除電可擦除PROM（EEPROM） 2014/07 1 1、容量、容量 存儲(chǔ)器芯片的容量是以存儲(chǔ)存儲(chǔ)器芯片的容量是以存儲(chǔ)1 1位（位（bitbit）二進(jìn)制數(shù)為單位的，）二進(jìn)制數(shù)為單位的， 因此存儲(chǔ)器的容量即指每個(gè)存儲(chǔ)器芯片所能存儲(chǔ)的二進(jìn)制數(shù)的因此存儲(chǔ)器的容量即指每個(gè)存儲(chǔ)器芯片所能存儲(chǔ)的二進(jìn)制數(shù)的 位數(shù)。位數(shù)。 存儲(chǔ)器容量存儲(chǔ)器容量 = = 存儲(chǔ)單元數(shù)存儲(chǔ)單元數(shù) x x 位數(shù)位數(shù) 例：例：1K x 8bit =1024 x 8bit 雖然微型計(jì)算機(jī)的字長(zhǎng)已經(jīng)達(dá)到雖然微型計(jì)算機(jī)的字長(zhǎng)已經(jīng)

3、達(dá)到1616位、位、3232位甚至位甚至6464位，但位，但 其內(nèi)存仍以一個(gè)字節(jié)為一個(gè)單元，不過在這種微型計(jì)算機(jī)中，其內(nèi)存仍以一個(gè)字節(jié)為一個(gè)單元，不過在這種微型計(jì)算機(jī)中， 一次可同時(shí)對(duì)一次可同時(shí)對(duì)2 2、4 4、8 8個(gè)單元進(jìn)行訪問個(gè)單元進(jìn)行訪問 。 2.2.2 內(nèi)存的主要性能指標(biāo)內(nèi)存的主要性能指標(biāo) 2014/07 2、存取速度、存取速度 存儲(chǔ)器芯片的存取速度是用存儲(chǔ)器芯片的存取速度是用存取時(shí)間來(lái)衡量存取時(shí)間來(lái)衡量的。它是指的。它是指 從從CPU給出有效的存儲(chǔ)器地址信息到完成有效數(shù)據(jù)存取所需給出有效的存儲(chǔ)器地址信息到完成有效數(shù)據(jù)存取所需 要的時(shí)間。存取時(shí)間越短，則速度越快。超高速存儲(chǔ)器的存要的

4、時(shí)間。存取時(shí)間越短，則速度越快。超高速存儲(chǔ)器的存 取時(shí)間已取時(shí)間已小于小于20ns，中速存儲(chǔ)器在，中速存儲(chǔ)器在100200ns之間，低速存之間，低速存 儲(chǔ)器的存取時(shí)間在儲(chǔ)器的存取時(shí)間在300ns以以上。上。 3、可靠性、可靠性 4、功耗、功耗 5、集成度、集成度 2014/07 半導(dǎo)體存儲(chǔ)器的基本結(jié)構(gòu)半導(dǎo)體存儲(chǔ)器的基本結(jié)構(gòu) 地 址 譯 碼 器 存儲(chǔ)矩陣 控制邏輯 A 0 A 1 A n 三態(tài) 數(shù)據(jù) 緩沖 器 D 0 D 1 D N W/R CS 2014/07 1存儲(chǔ)體存儲(chǔ)體 每個(gè)基本存儲(chǔ)電路存放一位二進(jìn)制信息，這些存每個(gè)基本存儲(chǔ)電路存放一位二進(jìn)制信息，這些存 儲(chǔ)電路有規(guī)則地組織起來(lái)，構(gòu)成了存

5、儲(chǔ)體儲(chǔ)電路有規(guī)則地組織起來(lái)，構(gòu)成了存儲(chǔ)體(存儲(chǔ)矩陣存儲(chǔ)矩陣)。 為了便于信息的存取，給同一存儲(chǔ)體內(nèi)的為了便于信息的存取，給同一存儲(chǔ)體內(nèi)的每個(gè)存每個(gè)存 儲(chǔ)單元賦予一個(gè)惟一的編號(hào)儲(chǔ)單元賦予一個(gè)惟一的編號(hào)，該編號(hào)就是存儲(chǔ)單元的，該編號(hào)就是存儲(chǔ)單元的 地址。這樣，對(duì)于容量為地址。這樣，對(duì)于容量為2n個(gè)存儲(chǔ)單元的存儲(chǔ)體，需個(gè)存儲(chǔ)單元的存儲(chǔ)體，需 要要n條地址線對(duì)其編址。若每個(gè)單元存放條地址線對(duì)其編址。若每個(gè)單元存放M位信息，位信息，則則 需要需要M條數(shù)據(jù)線傳送數(shù)據(jù)，芯片的存儲(chǔ)容量就可以表?xiàng)l數(shù)據(jù)線傳送數(shù)據(jù)，芯片的存儲(chǔ)容量就可以表 示為示為2n M位位。 2014/07 2外圍電路外圍電路 外圍電路主要包括

6、地址譯碼電路和由三態(tài)數(shù)據(jù)外圍電路主要包括地址譯碼電路和由三態(tài)數(shù)據(jù) 緩沖器、控制邏輯兩部分組成的讀緩沖器、控制邏輯兩部分組成的讀/寫控制電路寫控制電路 1) 地址譯碼電路地址譯碼電路 2) 讀讀/寫控制電路寫控制電路 3地址譯碼方式地址譯碼方式 芯片內(nèi)部的地址譯碼主要有兩種方式，即芯片內(nèi)部的地址譯碼主要有兩種方式，即單譯碼方單譯碼方 式和雙譯碼方式式和雙譯碼方式。單譯碼方式適用于小容量的存儲(chǔ)芯。單譯碼方式適用于小容量的存儲(chǔ)芯 片，對(duì)于容量較大的存儲(chǔ)器芯片則應(yīng)采用雙譯碼方式。片，對(duì)于容量較大的存儲(chǔ)器芯片則應(yīng)采用雙譯碼方式。 2014/07圖圖 單譯碼方式單譯碼方式 地 址 譯 碼 器 0 1 2

7、3 15 A 0 A 1 A 2 A 3 選擇線 存儲(chǔ)體 數(shù)據(jù)緩沖器 控制 電路 4位 I/O 0I/O3 CS WR 簡(jiǎn)單的簡(jiǎn)單的16字字 4位的存位的存 儲(chǔ)芯片為例。將所有基本儲(chǔ)芯片為例。將所有基本 存儲(chǔ)電路排成存儲(chǔ)電路排成16行行 4列列。 每一行對(duì)應(yīng)一個(gè)字，每一每一行對(duì)應(yīng)一個(gè)字，每一 列對(duì)應(yīng)其中的一位。每一列對(duì)應(yīng)其中的一位。每一 行的選擇線和每一列的數(shù)行的選擇線和每一列的數(shù) 據(jù)線是公共的。圖中，據(jù)線是公共的。圖中， A0 A3 4根地址線經(jīng)譯碼根地址線經(jīng)譯碼 輸出輸出16根選擇線，用于選根選擇線，用于選 擇擇16個(gè)單元。個(gè)單元。 1 0 0 0 1) 1) 單譯碼方式單譯碼方式 201

8、4/07 2) 雙譯碼方式雙譯碼方式 行選擇線行選擇線X和列選擇線和列選擇線Y。每一根X線選中存儲(chǔ)矩陣中位于 同一行的所有單元，每一根Y線選中存儲(chǔ)矩陣中位于同一列的 所有單元，當(dāng)X線和Y線同時(shí)有效時(shí)，存儲(chǔ)單元被選中。 三 態(tài) 雙 向 緩 沖 器 32321024 存儲(chǔ)矩陣 10241 控制電路Y向譯碼器 CSWR RD A 5 A 6 A 7 A 8 A 9 Y 0 Y 1 Y 31 X 0 X 1 X 2 X 31 X 向 譯 碼 器 A 0 A 1 A 2 A 3 A 4 I/O(1位) 1 0 0 0 0 0 0 0 0 0 2014/07 1、靜態(tài)存儲(chǔ)器（、靜態(tài)存儲(chǔ)器（SRAM） SR

9、AM內(nèi)部采用內(nèi)部采用雙穩(wěn)態(tài)電路雙穩(wěn)態(tài)電路存儲(chǔ)二進(jìn)制數(shù)信息存儲(chǔ)二進(jìn)制數(shù)信息0和和1。 T1，T2控制管；控制管； T3，T4負(fù)載管。負(fù)載管。 T1截止，截止，Q=1(高電平高電平) T2導(dǎo)通，導(dǎo)通， Q=0(低電平低電平)。 T1導(dǎo)通，導(dǎo)通，Q=0(低電平低電平) T2截止，截止， Q=1(高電平高電平)。 2.2.3 隨機(jī)讀寫存儲(chǔ)器（隨機(jī)讀寫存儲(chǔ)器（RAM） 1）SRAM的數(shù)據(jù)位存儲(chǔ)電路的數(shù)據(jù)位存儲(chǔ)電路 2014/07 2）SRAM的數(shù)據(jù)位存儲(chǔ)陣列的數(shù)據(jù)位存儲(chǔ)陣列 三 態(tài) 雙 向 緩 沖 器 32321024 存儲(chǔ)矩陣 10241 控制電路Y向譯碼器 CSWR RD A 5 A 6 A 7 A

10、 8 A 9 Y 0 Y 1 Y 31 X 0 X 1 X 2 X 31 X 向 譯 碼 器 A 0 A 1 A 2 A 3 A 4 I/O(1位) 1 0 0 0 0 0 0 0 0 0 行選擇線行選擇線X和列選擇線和列選擇線Y。X線選中存儲(chǔ)矩陣中位于一行線選中存儲(chǔ)矩陣中位于一行的的 所有單元，所有單元，Y線選中存儲(chǔ)矩陣中位于一列線選中存儲(chǔ)矩陣中位于一列的所有單元，當(dāng)某一的所有單元，當(dāng)某一 單元的單元的X線和線和Y線同時(shí)有效時(shí)，相應(yīng)的存儲(chǔ)單元被選中。線同時(shí)有效時(shí)，相應(yīng)的存儲(chǔ)單元被選中。 2014/07 6116（2K8）、）、6264（8K8）、）、 62128（16K8）、）、62256（

11、32K8） 6116芯片的容量為芯片的容量為2K8位，有位，有2048個(gè)存儲(chǔ)單元，個(gè)存儲(chǔ)單元， 片內(nèi)地址線片內(nèi)地址線11根根A10A0，7根用于行地址譯碼輸入，根用于行地址譯碼輸入，4根根 用于列地址譯碼輸入用于列地址譯碼輸入，從而形成了，從而形成了16128個(gè)位存儲(chǔ)陣列，個(gè)位存儲(chǔ)陣列， 6116芯片以字節(jié)為單位即總共有芯片以字節(jié)為單位即總共有81612816384個(gè)個(gè) 存儲(chǔ)位。存儲(chǔ)位。 3） SRAM芯片型號(hào)芯片型號(hào) 2014/07 SRAM芯片芯片HM6116（2K*8bit） 讀讀 寫寫 2014/07 原理：原理： 存儲(chǔ)單元只有一個(gè)存儲(chǔ)單元只有一個(gè)門控管門控管T1， 信息存放在分布電容

12、信息存放在分布電容C上：上： C充電荷時(shí)，存儲(chǔ)信息充電荷時(shí)，存儲(chǔ)信息=“1”， C無(wú)電荷時(shí)，存儲(chǔ)信息無(wú)電荷時(shí)，存儲(chǔ)信息=“0”。 特點(diǎn)：特點(diǎn)：破壞性的讀出電路，故破壞性的讀出電路，故 讀后必須重寫；讀后必須重寫；須動(dòng)態(tài)刷新。須動(dòng)態(tài)刷新。 2、動(dòng)態(tài)存儲(chǔ)器（、動(dòng)態(tài)存儲(chǔ)器（DRAM） 1）DRAM存儲(chǔ)電路存儲(chǔ)電路 2014/07 2）動(dòng)態(tài)）動(dòng)態(tài)RAM舉例舉例 2014/07 3）高集成度）高集成度DRAM和內(nèi)存條和內(nèi)存條 存儲(chǔ)器芯片的容量為：存儲(chǔ)器芯片的容量為：1M1、1M4、4M1、 16M1以及更高集成度的存儲(chǔ)器芯片已大量使用。常見的以及更高集成度的存儲(chǔ)器芯片已大量使用。常見的 DRAM類型有：

13、類型有： （1）SDRAM（Synchronous DRAM，同步動(dòng)態(tài)隨機(jī)存儲(chǔ)），同步動(dòng)態(tài)隨機(jī)存儲(chǔ)）， SDRAM內(nèi)存分為內(nèi)存分為PC66、PC100、PC133等不同規(guī)格，而規(guī)等不同規(guī)格，而規(guī) 格后面的數(shù)字就代表著該內(nèi)存最大所能正常工作系統(tǒng)總線速格后面的數(shù)字就代表著該內(nèi)存最大所能正常工作系統(tǒng)總線速 度，比如度，比如PC100，那就說(shuō)明此內(nèi)存可以在系統(tǒng)總線為，那就說(shuō)明此內(nèi)存可以在系統(tǒng)總線為100MHz 的電腦中同步工作。的電腦中同步工作。 （2）DDR SDRAM（雙倍速率（雙倍速率SDRAM），簡(jiǎn)稱為），簡(jiǎn)稱為DDR 2014/07 （3）DDR2 SDRAM（Double Data Rat

14、e 2），），DDR2內(nèi)存擁內(nèi)存擁 有兩倍于上一代有兩倍于上一代DDR內(nèi)存預(yù)讀取能力（即內(nèi)存預(yù)讀取能力（即4bit數(shù)據(jù)讀預(yù)?。?。數(shù)據(jù)讀預(yù)取）。 換句話說(shuō)，換句話說(shuō)，DDR2內(nèi)存每個(gè)時(shí)鐘能夠以內(nèi)存每個(gè)時(shí)鐘能夠以4倍外部總線的速度讀倍外部總線的速度讀/ 寫數(shù)據(jù)，并且能夠以內(nèi)部控制總線寫數(shù)據(jù)，并且能夠以內(nèi)部控制總線4倍的速度運(yùn)行。倍的速度運(yùn)行。 （4）DDR3 SDRAM（Double Data Rate 3） （5）RDRAM（Rambus DRAM） 2014/07 只讀存儲(chǔ)器具有掉電后信息不丟失特點(diǎn)（非易失只讀存儲(chǔ)器具有掉電后信息不丟失特點(diǎn)（非易失 性），又稱為固定存儲(chǔ)器和永久性存儲(chǔ)器。性），

15、又稱為固定存儲(chǔ)器和永久性存儲(chǔ)器。用來(lái)存用來(lái)存 儲(chǔ)程序。儲(chǔ)程序。 MROM 掩膜型只讀存儲(chǔ)器：掩膜型只讀存儲(chǔ)器： 生產(chǎn)成本低，數(shù)據(jù)由廠家一次性寫入，不能修改。生產(chǎn)成本低，數(shù)據(jù)由廠家一次性寫入，不能修改。 PROM 可編程只讀存儲(chǔ)器：可編程只讀存儲(chǔ)器： MOS管串有一段管串有一段“熔絲熔絲”構(gòu)成，芯片出廠時(shí)所有構(gòu)成，芯片出廠時(shí)所有“熔絲熔絲” 均處于連通狀態(tài)（均處于連通狀態(tài)（“1”態(tài)），用戶借助專用編程器一次態(tài)），用戶借助專用編程器一次 性寫入，若寫入數(shù)據(jù)性寫入，若寫入數(shù)據(jù)“0”位，則位，則“熔絲熔絲”斷開，不可恢?jǐn)嚅_，不可恢 復(fù)。復(fù)。 2.2.4 只讀存儲(chǔ)器（只讀存儲(chǔ)器（ROM） 2014/07

16、 1、光擦除、光擦除EPROM，可編程只讀存儲(chǔ)器，可編程只讀存儲(chǔ)器 用戶借助仿真器，選擇適當(dāng)?shù)膶懭腚妷海瑢⒊绦驅(qū)懭胗脩艚柚抡嫫?，選擇適當(dāng)?shù)膶懭腚妷海瑢⒊绦驅(qū)懭?EPROM ，擦除時(shí)利用，擦除時(shí)利用紫外線照射紫外線照射。擦凈后，讀出的狀態(tài)為。擦凈后，讀出的狀態(tài)為 “FFH” ,可重復(fù)寫入上萬(wàn)次?？芍貜?fù)寫入上萬(wàn)次。 EPROMEPROM存儲(chǔ)電路存儲(chǔ)電路 導(dǎo)電導(dǎo)電 溝道溝道 2014/07 EPROM 芯片型號(hào)有：芯片型號(hào)有： 2716(2K8)2732(4K8)2764(8K8)7128(16K8)等等, 可與相同容量的可與相同容量的SRAM引腳兼容。引腳兼容。 2764A功能框圖功能框圖 20

17、14/07 2、EEPROM(E2PROM)：電擦除可編程只讀存儲(chǔ)器：電擦除可編程只讀存儲(chǔ)器 用專門的擦除器擦除，可在線擦除和編程、用專門的擦除器擦除，可在線擦除和編程、 寫入過程中自寫入過程中自 動(dòng)擦除并寫入，但擦除時(shí)間約動(dòng)擦除并寫入，但擦除時(shí)間約10ms。 高壓（高壓（+21V）編程編程2816、2817： 讀取時(shí)間為讀取時(shí)間為120150ns，字節(jié)擦和寫時(shí)間約，字節(jié)擦和寫時(shí)間約10ms左右，左右， 需用程序延時(shí)。需用程序延時(shí)。 2014/07 1）并行）并行E2PROM 2816是容量是容量2K8的電擦除的電擦除PROM，芯片的管腳與，芯片的管腳與2716一一 致，只是在管腳的定義上，數(shù)

18、據(jù)線管腳對(duì)致，只是在管腳的定義上，數(shù)據(jù)線管腳對(duì)2816來(lái)說(shuō)是雙向的，來(lái)說(shuō)是雙向的， 以適應(yīng)讀寫工作模式。以適應(yīng)讀寫工作模式。 讀方式讀方式 寫方式：寫方式：2816具有以字節(jié)為單位的具有以字節(jié)為單位的 擦寫功能，擦除和寫入都是寫。擦寫功能，擦除和寫入都是寫。 片擦除方式：在片擦除方式：在2816需整片擦除時(shí)需整片擦除時(shí) ，也可按字節(jié)擦除方式將整片，也可按字節(jié)擦除方式將整片2KB逐個(gè)逐個(gè) 進(jìn)行，引腳電壓達(dá)到進(jìn)行，引腳電壓達(dá)到915V，約，約10ms 后整片內(nèi)容全部被擦除，即后整片內(nèi)容全部被擦除，即2KB的內(nèi)容的內(nèi)容 全為全為FFH。 備用方式：當(dāng)備用方式：當(dāng)2816的端加上的端加上TTL高高 電

19、平時(shí)，芯片處于備用狀態(tài)。電平時(shí)，芯片處于備用狀態(tài)。 2014/07 2）串行）串行E2PROM 串行串行E2PROM芯片有芯片有PHILIPS公司的公司的24C01/02/04、 NS公司的公司的93C46/56/66等。等。 E2PROM 24C01/02/04 引腳說(shuō)明。引腳說(shuō)明。 SCL：串行時(shí)鐘信號(hào)，用于對(duì)輸入和輸：串行時(shí)鐘信號(hào)，用于對(duì)輸入和輸 出數(shù)據(jù)的同步。出數(shù)據(jù)的同步。 SDA：串行數(shù)據(jù)輸入：串行數(shù)據(jù)輸入/輸出線。輸出線。 WP：寫保護(hù)。：寫保護(hù)。 A0，A1，A2：片選地址輸入。：片選地址輸入。 總線特性?？偩€特性。 字節(jié)寫操作。字節(jié)寫操作。 讀操作讀操作 2014/07 閃速存

20、儲(chǔ)器閃速存儲(chǔ)器（Flash Memory） 采用非揮發(fā)性存儲(chǔ)技術(shù)，能夠在線擦除重寫，寫入速度已采用非揮發(fā)性存儲(chǔ)技術(shù)，能夠在線擦除重寫，寫入速度已 達(dá)達(dá)ns級(jí)，類似于級(jí)，類似于RAM，掉電后信息可保持，掉電后信息可保持10年。年。 典型的閃存芯片典型的閃存芯片:29C256(32K8)29C512(64K8) 29C101(128K8) 29C020(256K8) 按區(qū)塊或頁(yè)面組織按區(qū)塊或頁(yè)面組織 可進(jìn)行快速頁(yè)面寫入可進(jìn)行快速頁(yè)面寫入 CPU可以將頁(yè)數(shù)據(jù)按芯片存可以將頁(yè)數(shù)據(jù)按芯片存 取速度（一般為幾十到取速度（一般為幾十到200ns） 寫入頁(yè)緩存，大大加快了編程寫入頁(yè)緩存，大大加快了編程 速度。

21、速度。 2.2.5 新一代可編程只讀存儲(chǔ)器新一代可編程只讀存儲(chǔ)器FLASH 2014/07 2.3 內(nèi)存擴(kuò)展技術(shù)內(nèi)存擴(kuò)展技術(shù) 2.3.1 內(nèi)存擴(kuò)展方式內(nèi)存擴(kuò)展方式 三種方式三種方式 位擴(kuò)展位擴(kuò)展 字?jǐn)U展字?jǐn)U展 字位全擴(kuò)展字位全擴(kuò)展 2014/07 字?jǐn)U展就是字?jǐn)U展就是存儲(chǔ)單元數(shù)的擴(kuò)展存儲(chǔ)單元數(shù)的擴(kuò)展，數(shù)據(jù)寬度不變數(shù)據(jù)寬度不變。 字?jǐn)U展的連接方法字?jǐn)U展的連接方法: 存儲(chǔ)器芯片的存儲(chǔ)器芯片的地址線、地址線、 數(shù)據(jù)線均并聯(lián)。數(shù)據(jù)線均并聯(lián)。 片選信號(hào)線是各自片選信號(hào)線是各自獨(dú)獨(dú) 立被選中的立被選中的。 1、字?jǐn)U展：、字?jǐn)U展：4K*8bit 8K*8bit A12 A13 2014/07 位擴(kuò)展的連接方

22、法：位擴(kuò)展的連接方法： 存儲(chǔ)芯片的地址線存儲(chǔ)芯片的地址線 和片選線和片選線均并聯(lián)均并聯(lián)。 數(shù)據(jù)線按數(shù)據(jù)位的數(shù)據(jù)線按數(shù)據(jù)位的 高低高低順序連順序連到數(shù)據(jù)總到數(shù)據(jù)總 線上。線上。 2、位擴(kuò)展：、位擴(kuò)展：2K*8bit 2K*16bit 2014/07 3、字位全擴(kuò)展、字位全擴(kuò)展 如果存儲(chǔ)器的字?jǐn)?shù)和位數(shù)都不能滿足需要，就要進(jìn)行如果存儲(chǔ)器的字?jǐn)?shù)和位數(shù)都不能滿足需要，就要進(jìn)行字和字和 位的全擴(kuò)展位的全擴(kuò)展，字位全擴(kuò)展是由字?jǐn)U展電路和位擴(kuò)展電路組合，字位全擴(kuò)展是由字?jǐn)U展電路和位擴(kuò)展電路組合 而成。而成。 2014/07 1、連接時(shí)應(yīng)注意的問題、連接時(shí)應(yīng)注意的問題 CPU對(duì)存儲(chǔ)器進(jìn)行讀寫操作，首先要由對(duì)存儲(chǔ)

23、器進(jìn)行讀寫操作，首先要由地址總線給出地址總線給出 地址信號(hào)地址信號(hào)，然后，然后發(fā)出讀寫控制信號(hào)發(fā)出讀寫控制信號(hào)，最后才能在數(shù)據(jù)總線，最后才能在數(shù)據(jù)總線 上進(jìn)行上進(jìn)行數(shù)據(jù)的讀寫數(shù)據(jù)的讀寫。 1）CPU總線的帶負(fù)載能力?？偩€的帶負(fù)載能力。 2）CPU時(shí)序與存儲(chǔ)器存取速度之間的配合。時(shí)序與存儲(chǔ)器存取速度之間的配合。 3）存儲(chǔ)器組織、地址分配。）存儲(chǔ)器組織、地址分配。 2.3.2 內(nèi)存與內(nèi)存與CPU連接技術(shù)連接技術(shù) 4）讀）讀寫、數(shù)據(jù)、地址片選等控制信號(hào)的連接寫、數(shù)據(jù)、地址片選等控制信號(hào)的連接 2014/07 存儲(chǔ)器都是存儲(chǔ)器都是掛在總線上掛在總線上的，并由系統(tǒng)分配的，并由系統(tǒng)分配唯一的地址唯一的地址

24、， 地址信息經(jīng)過地址譯碼電路產(chǎn)生一個(gè)選通信號(hào)片選），選中地址信息經(jīng)過地址譯碼電路產(chǎn)生一個(gè)選通信號(hào)片選），選中 某一片存儲(chǔ)器，對(duì)該存儲(chǔ)器進(jìn)行讀寫操作。某一片存儲(chǔ)器，對(duì)該存儲(chǔ)器進(jìn)行讀寫操作。 當(dāng)當(dāng)CPU訪問存儲(chǔ)器時(shí)，出現(xiàn)在地址總線（訪問存儲(chǔ)器時(shí)，出現(xiàn)在地址總線（AB）上的地址）上的地址 信號(hào)可劃分為兩部分，直接與存儲(chǔ)器連接的地址線可稱為信號(hào)可劃分為兩部分，直接與存儲(chǔ)器連接的地址線可稱為片內(nèi)片內(nèi) 地址線地址線，其所用，其所用N根根,容量等于容量等于2N；其中；其中N為片內(nèi)地址線的根數(shù)；為片內(nèi)地址線的根數(shù)； 剩余的地址線稱為剩余的地址線稱為片外地址線片外地址線，?？勺鰹?，?？勺鰹榇鎯?chǔ)芯片的片選地址存儲(chǔ)

25、芯片的片選地址 線或譯碼電路的線或譯碼電路的輸入地址線。輸入地址線。 2、存儲(chǔ)器芯片片選信號(hào)的產(chǎn)生、存儲(chǔ)器芯片片選信號(hào)的產(chǎn)生 2014/07 1）地址譯碼方式）地址譯碼方式 三種方式三種方式 線選譯碼方式線選譯碼方式 譯碼器方式譯碼器方式 部分譯碼器方式部分譯碼器方式 全譯碼器方式全譯碼器方式 l 線選譯碼方式：線選譯碼方式：利用片外地址線或其他直接與存利用片外地址線或其他直接與存 儲(chǔ)器芯片片選引腳線連接，方法簡(jiǎn)單，不需附加譯碼儲(chǔ)器芯片片選引腳線連接，方法簡(jiǎn)單，不需附加譯碼 電路，適用于存儲(chǔ)芯片較少，而且片外地址線充足的電路，適用于存儲(chǔ)芯片較少，而且片外地址線充足的 系統(tǒng)。系統(tǒng)。 注意：注意：

26、若有多條片選線時(shí)，在若有多條片選線時(shí)，在CPU訪問存儲(chǔ)器期間只能訪問存儲(chǔ)器期間只能 有有一根一根處于有效狀態(tài)，不允許出現(xiàn)多條片選線同時(shí)有效的現(xiàn)象。處于有效狀態(tài)，不允許出現(xiàn)多條片選線同時(shí)有效的現(xiàn)象。 2014/07 A10 A11-A15 2014/07 l 譯碼器方式：譯碼器方式：利用譯碼器的輸出與存儲(chǔ)器的片選利用譯碼器的輸出與存儲(chǔ)器的片選 引腳線相連，譯碼器的輸入常采用片外地址線提供，引腳線相連，譯碼器的輸入常采用片外地址線提供， 根據(jù)片外地址線的使用情況，譯碼器方式又根據(jù)片外地址線的使用情況，譯碼器方式又可分為全可分為全 譯碼方式和部分譯碼方式。譯碼方式和部分譯碼方式。 全譯碼方式：全譯碼方式：指指所有片外地址線所有片外地址線都接入譯碼器輸入端。其都接入譯碼器輸入端。其 特點(diǎn)是：存儲(chǔ)器的每一個(gè)存儲(chǔ)單元只有特點(diǎn)是：存儲(chǔ)器的每一個(gè)存儲(chǔ)單元只有唯一地址與之對(duì)應(yīng)唯一地址與之對(duì)應(yīng)， 不存在地址重疊現(xiàn)象不存在地址重疊現(xiàn)象。 部分譯碼方式：部分譯碼方式：只有只有部分片外地址線部分片外地址線參加譯碼，剩余線狀態(tài)參加譯碼，剩余線狀態(tài) 可任意，所以會(huì)出現(xiàn)可任意，所以會(huì)出現(xiàn)地址重疊地址重疊現(xiàn)象。對(duì)于剩余現(xiàn)象。對(duì)于剩余AB線，盡量按線，盡量按 “0”選取。選取。 2014/07 2）地址譯碼器）地址譯碼器74LS138 地址譯碼器的功能是根據(jù)輸入的片外地址碼譯碼輸出選通地