本科畢業(yè)設(shè)計基于FPGA的電子密碼鎖的設(shè)計

1、本科畢業(yè)設(shè)計基于fpga的電子密碼鎖的設(shè)計摘 要隨著現(xiàn)代電子技術(shù)的迅猛發(fā)展，相信電子密碼鎖將會逐漸取代普通的機械密碼鎖。主要是由于電子密碼鎖擁有幾個普通機械密碼鎖不可能替代的優(yōu)點：保密系能好、安全度高、即防盜性能強，不需要使用鑰匙、即記住密碼就可開鎖等等。本文主要闡述了一種基于現(xiàn)場可編程門陣列fpga器件的電子密碼鎖的設(shè)計方法。用fpga器件構(gòu)造系統(tǒng)，所有算法完全由硬件電路來實現(xiàn)，使得系統(tǒng)的工作可靠性大為提高。而且由于fpga具有現(xiàn)場可編程功能，當(dāng)設(shè)計需要更改時，只需更改fpga中的控制和接口電路，利用eda工具將更新后的設(shè)計下載到fpga中即可，無需更改外部電路的設(shè)計，大大提高了設(shè)計的效率。

2、因此，采用fpga開發(fā)的數(shù)字系統(tǒng)，不僅具有很高的工作可靠性，而且升級也極其方便。此設(shè)計采用eda技術(shù)，利用max+plus工作平臺和vhdl硬件描述語言，設(shè)計了一種電子密碼鎖，并通過本學(xué)院的實驗箱fpga芯片實現(xiàn)。關(guān)鍵詞：電子密碼鎖 fpga vhdl硬件描述語言 eda max+plusthe design of electronic locks based on fpgawu yaoxiao(college of engineering, south china agricultural university, guangzhou 510642, china)abstract：with t

3、he rapid development of modern electronic technology, electronic locks will gradually replace the ordinary mechanical locks. confidential department has the advantages of several ordinary mechanical locks can not substitute electronic locks, such as high security, anti-theft performance, and does no

4、t require the use of a key, remember password can unlock. this article focuses on the design method which is based on field programmable gate array (fpga) devices, electronic locks. fpga device constructed system, all of the algorithms completely realized by a hardware circuit so that the operationa

5、l reliability of the system can be greatly improved. and with field-programmable function, when it need to change the methods of the design, just change the fpga control and interface circuit with using eda tools updated design that is downloaded to the fpga without the need to change the external c

6、ircuit design, greatly improving the efficiency of the design. therefore, the use of digital systems developed by the fpga, not only has a very high operating reliability, but also extremely easy to upgrade. the design of the system uses the eda technology, max+plussoftware and vhdl hardware descrip

7、tion language, designed an electronic lock, and implemented by the institute of experimental box fpga chip.keywords: electronic locks fpga vhdl hardware description language eda max + plus ii目 錄1 前言11.1 eda技術(shù)及其發(fā)展11.2 電子密碼鎖的國內(nèi)外發(fā)展?fàn)顩r11.3 電子密碼鎖的重要性22 max+plus軟件環(huán)境概述32.1 max+plus設(shè)計流程32.2 max+plus支持的硬件描述語言

8、52.3 max+plus工作過程53 硬件環(huán)境fpga的工作原理及其結(jié)構(gòu)63.1 fpga的基本結(jié)構(gòu)63.2 fpga的設(shè)計流程74 基于fpga電子密碼鎖系統(tǒng)的基本描述94.1 電子密碼鎖的系統(tǒng)的方案比較與選擇94.2 基于fpga的電子密碼鎖的設(shè)計的思路104.3 本系統(tǒng)設(shè)計的目的和意義105 基于fpga電子密碼鎖系統(tǒng)的仿真與分析115.1 底層文件仿真與分析115.1.1 掃描時鐘產(chǎn)生模塊115.1.2 按鍵去抖模塊125.1.3 鍵盤掃描模塊125.1.4 4*4鍵盤編碼及其按鍵功能的設(shè)置模塊135.1.5 數(shù)碼管顯示模塊155.1.6 比較判斷和功能描述模塊165.2 頂層文件仿

9、真與分析176 結(jié)論18參 考 文 獻20附 錄21致 謝38華南農(nóng)業(yè)大學(xué)本科生畢業(yè)設(shè)計成績評定表1 前言1.1 eda技術(shù)及其發(fā)展在計算機技術(shù)的推動下，20世紀(jì)末，電子技術(shù)獲得了飛速的發(fā)展，現(xiàn)代電子產(chǎn)品幾乎滲透于社會的各個領(lǐng)域，有力地推動了社會生產(chǎn)力的發(fā)展和社會信息化程度的提高，同時又促使現(xiàn)代電子產(chǎn)品性能的進一步提高，產(chǎn)品更新?lián)Q代的節(jié)奏也越來越快（潘松，等，2005）。電子技術(shù)發(fā)展的基本根基是微電子技術(shù)的發(fā)展及進步，它表現(xiàn)在大規(guī)模的集成電路的加工技術(shù)，即是指半導(dǎo)體工藝技術(shù)的發(fā)展上?，F(xiàn)在的集成電路的集成度越來越高，并且其設(shè)計成本也越來越低，加上其功能和結(jié)構(gòu)也已經(jīng)能夠?qū)崿F(xiàn)單片電子系統(tǒng)的要求，因此

10、，現(xiàn)代對其的應(yīng)用越來越廣泛，它已成為電子產(chǎn)品的一個不可缺少的核心部分。而eda（electronic design automation）技術(shù)作為現(xiàn)代電子技術(shù)設(shè)計的核心，它依賴功能強大的計算機，在eda設(shè)計工具軟件平臺上，對已硬件描述語言為系統(tǒng)邏輯描述表示方式完成的設(shè)計文件，自動地完成邏輯化簡、邏輯分割、邏輯綜合、結(jié)構(gòu)布線以及邏輯優(yōu)化和仿真測試等多項的功能，直至實現(xiàn)既定性能的電子綜合電路的系統(tǒng)功能。eda設(shè)計工作的設(shè)計者的設(shè)計工作幾乎僅限于利用軟件的方式，這樣為設(shè)計工作帶來了許多便利和資源節(jié)省。eda技術(shù)在硬件實現(xiàn)方面融合了大規(guī)模集成電路制造技術(shù)、ic（integrated circuit）版

11、圖設(shè)計技術(shù)、asic（application specific integrated circuit）測試和封裝技術(shù)、fpga（field programmable gate array）和cpld（complex programmable logic device）編程下載技術(shù)、自動測試技術(shù)等；在計算機輔助工程方面結(jié)合了計算機輔助設(shè)計、計算機輔助制造、計算機輔助測試、計算機輔助工程技術(shù)以及眾多計算機語言設(shè)計的概念；而在現(xiàn)代電子學(xué)方面則容納了更多的內(nèi)容，如電子線路設(shè)計理論、數(shù)字信號系統(tǒng)處理技術(shù)、嵌入式系統(tǒng)和計算機設(shè)計技術(shù)、數(shù)字系統(tǒng)建模和優(yōu)化設(shè)計及微波技術(shù)等。所以，eda技術(shù)為現(xiàn)代電子理論和設(shè)計

12、表達與實現(xiàn)提供了更多的可能性（潘松，等，2005）。在現(xiàn)代技術(shù)的所有領(lǐng)域中，許多一飛速發(fā)展的科學(xué)技術(shù)，多屬于計算機輔助設(shè)計，而不是自動化設(shè)計。顯然，最早進入真正的設(shè)計自動化的技術(shù)領(lǐng)域非電子技術(shù)莫屬，這就是為什么電子技術(shù)始終處于所有科學(xué)技術(shù)發(fā)展的前列的原因之一。這也是為什么本系統(tǒng)的設(shè)計采用基于fpga的eda設(shè)計的電子密碼鎖。1.2 電子密碼鎖的國內(nèi)外發(fā)展?fàn)顩r在當(dāng)今這個智能化快速發(fā)展的科技技術(shù)時代，人們對安全性的要求也越來越高。從古至今，人們對各種各類的鎖研究從未中斷過，它被視為守護安全的重要盾牌。安全性高、方便使用的鎖是人們的追求。隨著電子技術(shù)的發(fā)展，各類電子產(chǎn)品應(yīng)運而生，電子密碼鎖就是其中之

13、一。據(jù)有關(guān)資料介紹，電子密碼鎖的研究從20世紀(jì)30年代就開始了，在一些特殊場所早就有所應(yīng)用。這種鎖是通過鍵盤輸入一組密碼完成開鎖過程。研究這種鎖的初衷，就是為提高鎖的安全性。由于電子鎖的密鑰量，即密碼量極大，可以與機械鎖配合使用，并且可以避免因鑰匙被仿制而留下安全隱患。電子鎖只需記住一組密碼，無需攜帶金屬鑰匙，免除了人們攜帶金屬鑰匙的煩惱，而被越來越多的人所欣賞。電子鎖的種類繁多，例如數(shù)碼鎖，指紋鎖，磁卡鎖，ic卡鎖，生物鎖等。但較實用的還是按鍵式電子密碼鎖。20世紀(jì)80年代后，隨著電子鎖專用集成電路的出現(xiàn)，電子鎖的體積逐漸縮小，可靠性日益提高，成本也較高，是適合使用在安全性要求較高的場合，且

14、需要有電源提供能量，使用還局限在一定范圍，難以普及，所以對它的研究一直沒有明顯進展（趙雅興，2003）。當(dāng)今智能電子密碼鎖發(fā)展已經(jīng)到了非常高的境界，在這幾年得到空前發(fā)展，無論功能性，穩(wěn)定性都比較全面，在保密方面已做到人眼識別，指紋識別，人聲識別基本上電影上有的現(xiàn)實也有。其在國內(nèi)發(fā)展也較快，不管自己開發(fā)或是引進都有，在重要地方應(yīng)用也較多，由于價錢比普通彈子鎖較貴，早幾年應(yīng)用較少，現(xiàn)在越來越普及到平常化，未來的發(fā)展也會越來越被大眾采用，由于它的功能、安全是彈子鎖無法相比的。發(fā)展前境是非常大的。而在國外發(fā)達國家，其發(fā)展比較早，應(yīng)用也比較廣泛，電子密碼鎖技術(shù)相對先進，種類齊全，電子密碼鎖已被廣泛應(yīng)用于

15、智能門禁系統(tǒng)中，通過多種更加安全，更加可靠的技術(shù)實現(xiàn)大門的管理。例如，fpga會被用于軍人和另外的敏感應(yīng)用程序中，攻擊這些設(shè)備的一個對手的威脅是曾經(jīng)存在的危險。當(dāng)有能力被重新設(shè)置對開發(fā)有用的信息時，它的硬件設(shè)計的風(fēng)險正在被克隆。所以，對于研究免受這種攻擊而用作為多態(tài)的電路的加密鑰匙或者控制其特定的鑰匙在fpga上保護必要的信息的技術(shù)設(shè)備是十分重要的（mcgee.miles e，2011）。以上這個應(yīng)用相對來說也是具有一個保密性的系統(tǒng)，而且相對本系統(tǒng)比較難，但是存在著一定的聯(lián)系?？傊?，為保證信息安全，以后的電子密碼鎖必須使其具有機密性、完整性、可獲取性、真實性和持久性。電子密碼鎖在未來肯定會得到

16、迅猛的發(fā)展和更加廣泛的應(yīng)用，因為對于重視維護各方面信息安全的時代，它是必不可少的。相信以后在政治、經(jīng)濟、軍事和文化服務(wù)這幾方面中，電子密碼鎖得以更好的發(fā)展和應(yīng)用。1.3 電子密碼鎖的重要性電子密碼鎖，我們從其名可以很明顯地知道，它對信息的安全防護起著重要的作用。在這個科技技術(shù)快速發(fā)展的時代，人們的知識水平也越來越高，而且犯罪分子的犯罪手段和犯罪方法也越來越高超。在電子密碼鎖使用并不廣泛的時代，有段時期犯罪分子的犯罪工具中一種稱為萬能鑰匙出現(xiàn)了，它的特點是可以輕易地將普通居民住所的非電子密碼鎖大門“打開”，造成這些居民的財產(chǎn)甚至是人身安全巨大的損失。而電子密碼鎖就可以大大地避免這種情況的發(fā)生。電

17、子密碼鎖門禁系統(tǒng)是只有主人才知道密碼，只允許主人打開。要是盜賊試圖打開，撬門的方式是幾乎不可行的，因為會有報警；而且完善的電子密碼鎖一般會限制輸入次數(shù)，要是輸入密碼多次錯誤，也會發(fā)出報警信號。雖然本系統(tǒng)沒設(shè)計報警這一模塊，但是安全性要是比較高的，而且成本也較低。因此，電子密碼鎖在我們生活中、軍事中、政治中、文化服務(wù)中都起著保護信息安全或財產(chǎn)安全的重要性（趙雅興，2003）。2 max+plus軟件環(huán)境概述max+plus是altera提供的fpga/cpld（complex programmable logic device）開發(fā)集成環(huán)境，altera是世界最大可編程邏輯器件供應(yīng)商之一。max

18、+plus的界面友好，使用便捷，并且還被譽為業(yè)界最易用易學(xué)的eda軟件。在max+plus上可完成fpga/cpld設(shè)計的整個流程，它提供了一種與結(jié)構(gòu)無關(guān)的設(shè)計環(huán)境，使設(shè)計者能方便地進行設(shè)計輸入、快速處理和器件的編程。2.1 max+plus設(shè)計流程如圖1所示，其上方是max+plus編譯設(shè)計主控界面，它顯示了max+plus自動設(shè)計的各主要處理環(huán)節(jié)和設(shè)計流程。包括設(shè)計輸入編輯、編譯網(wǎng)表提取、數(shù)據(jù)庫建立、邏輯綜合、邏輯分割、適配、延時網(wǎng)表提取、編程文件匯編（裝配）以及編程下載，一共9個步驟。圖中下方的流程框圖是與上面max+plus設(shè)計流程相對照的標(biāo)準(zhǔn)的eda開發(fā)流程。首先，設(shè)計者以圖形或者h(yuǎn)

19、dl（hardware description language）編輯器的方式將所需要的設(shè)計在max+plus的編輯界面輸入，編輯完畢后，點擊該軟件環(huán)境的編譯和建立按鈕，則輸入的設(shè)計會進入到綜合或編譯這一步驟中，即先經(jīng)編譯網(wǎng)表提取，在進行數(shù)據(jù)庫的建立，最后對設(shè)計進行邏輯綜合；在這三個步驟順利通過以后，設(shè)計便會進入到適配器件中的調(diào)試。即對設(shè)計內(nèi)容先進行邏輯分割，再通過適配器選擇適應(yīng)其的適配配件，最后提取延時網(wǎng)表，當(dāng)設(shè)計都通過以上所述的步驟后，便可對其進行仿真，仿真無錯誤便進入到編程文件匯編中，將仿真下載到編程器中。完成對設(shè)計的仿真和調(diào)試。通過這一系列步驟，基本可以確定設(shè)計者的設(shè)計是否符合邏輯、是

20、否正確。雖然這個設(shè)計軟件環(huán)境并不是十全十美，可以發(fā)現(xiàn)所有情況下的錯誤信息，但是基本可以幫助設(shè)計者意識到自己的設(shè)計缺陷和錯誤，并會給出相關(guān)提示，有助于設(shè)計者快速查找出錯誤之處，甚至編程無錯誤，通過仿真測試可以看出原本的設(shè)計的結(jié)果是否滿足預(yù)期的設(shè)計，為設(shè)計者的設(shè)計提供更加完善的判斷，更為修改設(shè)計方案提供了更多的方便（陳楚，等，2009）。compilernetlistextractordatabasebuilderlogicsynthesizerpartitionerfittertimingsnfextractor編程器assembler圖形或hdl編輯器仿真綜合或編譯設(shè)計輸入適配器件下載編譯網(wǎng)表

21、提取數(shù)據(jù)庫的建立邏輯綜合邏輯分割適配延時網(wǎng)表提取編程文件匯編圖1 max+plus編譯設(shè)計主控界面2.2 max+plus支持的硬件描述語言max+plus編譯器支持的硬件描述語言有vhdl（very high speed integrated circuit hdl）（支持87及97標(biāo)準(zhǔn)）、verilog hdl及ahdl（altera hdl）。前兩種為ieee標(biāo)準(zhǔn)支持的硬件描述語言，最后一種ahdl是aatera公司自己設(shè)計、制定的硬件描述語言，是一種以結(jié)構(gòu)描述方式為主的硬件描述語言。本系統(tǒng)設(shè)計用的硬件描述語言是vhdl。vhdl作為一個規(guī)范語言和建模語言，隨著vhdl的標(biāo)準(zhǔn)化，出現(xiàn)了一

22、些支持該語言的行為仿真器。由于創(chuàng)建vhdl的最初目標(biāo)是用于標(biāo)準(zhǔn)文檔的建立和電路功能模擬，其基本想法是在高層次上描述系統(tǒng)和元件的行為。但到了20世紀(jì)90年代初，人們發(fā)現(xiàn)vhdl不僅可以作為系統(tǒng)模擬的建模工具，而且可以作為電路系統(tǒng)的設(shè)計工具，可以利用軟件工具將vhdl源碼自動轉(zhuǎn)化為文本方式表達的基本邏輯元件的連圖，即網(wǎng)表文件。這種方法顯然對于電路自動設(shè)計是一個極大的推進。很快，電子設(shè)計領(lǐng)域出現(xiàn)了第一個軟件設(shè)計工具，即vhdl邏輯綜合器，它把標(biāo)準(zhǔn)vhdl的部分語句描述轉(zhuǎn)化為具體電路實現(xiàn)的網(wǎng)表文件。vhdl具有與具體硬件電路和與設(shè)計平臺無關(guān)的特性，并且具有良好的電路行為描述和系統(tǒng)描述能力。與veril

23、og相比，vhdl有下列優(yōu)勢：第一，語法比verilog嚴(yán)謹(jǐn)，通過eda工具自動語法檢查，易排除許多設(shè)計中的疏忽。第二，有很好的行為級描述能力和一定的系統(tǒng)級描述能力，而verilog建模時，行為與系統(tǒng)級抽象及相關(guān)描述能力不及vhdl（陳楚，等，2009）。2.3 max+plus工作過程max+plus允許來自第三方的edif（electronic design interchange format）文件輸入，這可以與其他eda工具進行接口。max+plus支持層次化設(shè)計，可以在一個新的編輯輸入環(huán)境中對使用不同輸入設(shè)計方式完成的工程模塊（元件）進行調(diào)用，從而解決了原理圖與hdl混合輸入設(shè)計的問

24、題。在設(shè)計輸入之后，max+plus的編譯器將給出設(shè)計輸入的錯誤報告，將錯誤顯示出來。max+plus擁有性能良好的設(shè)計錯誤定位器，用于確定文本或圖形設(shè)計中的錯誤。在進入編譯網(wǎng)表功能塊后，max+plus將從適配文件中提取snf（simulation netlist format）時序仿真文件simulation netlist（仿真網(wǎng)表文件）。snf文件詳細(xì)記錄了當(dāng)前適配的延時和邏輯功能信息，可用于對設(shè)計進行時序仿真。在仿真前，需要利用波形編輯器編輯一個波形激勵文件。編譯和仿真經(jīng)檢測無誤后，便可以將下載信息通過max+plus提供的編程器下載到目標(biāo)器件中（陳楚，等，2009）。3 硬件環(huán)境f

25、pga的工作原理及其結(jié)構(gòu)3.1 fpga的基本結(jié)構(gòu)現(xiàn)場可編輯門陣列fpga同cpld一樣都是可編程邏輯器件，現(xiàn)場可編輯邏輯門陣列是在pal（programmable array logic）、gal（generic array logic）等邏輯器件的基礎(chǔ)之上發(fā)展起來的。同以往的pal、gal等相比，fpga的規(guī)模更大，它可以替代幾十甚至幾千塊通用的ic芯片。這樣的fpga實際上就是一個子系統(tǒng)部件，這種芯片受到全世界范圍內(nèi)電子工程設(shè)計人員的廣泛關(guān)注和普遍歡迎（袁文波，等，2007）。它是作為專用集成電路（asic）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門

26、電路數(shù)有限的缺點。fpga一般由一個二維的邏輯塊陣列、輸入/輸出塊和連接邏輯塊的互連資源這三大部分組成。通常pld（programmable logic device）器件可分為兩種結(jié)構(gòu)：一種是基于乘積項的pld結(jié)構(gòu)，另一種是基于查找表的結(jié)構(gòu)，采用這種結(jié)構(gòu)的pld也可稱之為fpga。本質(zhì)上，查找表（look up table）就是一個ram（random access memory）。目前fpga中使用4輸入的lut，所以每一個lut可以看成是一個有4位地址線的16*1的ram。當(dāng)用戶通過原理圖或hdl語言描述了一個邏輯電路后，pld/fpga開發(fā)軟件會自動計算邏輯電路的所有可能的結(jié)果，并把結(jié)

27、果事先寫入ram，這樣每輸入一個信號進行邏輯運算就等于輸入一個地址進行查找表，找出地址對應(yīng)的內(nèi)容，然后輸出即可。一般來說，fpga芯片主要由三部分組成，分別是輸入輸出單元、邏輯陣列塊。對于fpga，用戶可配置的輸入、輸出和緩沖端口為芯片外部引腳和內(nèi)部邏輯提供了一個界面，每個輸入、輸出端口控制一個外部引腳，并可定義為輸入、輸出或雙向三種功能。當(dāng)其定義為輸入時，輸入信號經(jīng)pad進入輸入緩沖器，并根據(jù)配置可以直接輸入，亦可以通過邊沿觸發(fā)器或電平敏感鎖存器輸入。當(dāng)其定義為輸出時，輸出信號可以通過配置選擇是否反相，是直接傳輸?shù)絧ad，還是通過邊沿觸發(fā)器寄存后傳輸?？梢赃x擇用輸出使能信號使輸出緩沖器是否為

28、高阻狀態(tài)，以實現(xiàn)三態(tài)輸出或雙向i/o傳輸。其內(nèi)部連線由一些具有可編程開關(guān)點或開關(guān)矩陣的金屬線段組成，結(jié)構(gòu)對稱、規(guī)范，適合于建立自動有效的布局布線算法。布線通道的數(shù)目由陣列規(guī)模決定。內(nèi)部連接線聯(lián)通fpga內(nèi)部的所有單元，而連線的長度和工藝決定著信號再連接線上的驅(qū)動能力和傳輸速度。在實際開發(fā)中，設(shè)計者不需要直接選擇連接線，布局布線器可自動地根據(jù)輸入邏輯網(wǎng)表（這由綜合生成）的拓?fù)浣Y(jié)構(gòu)和約束條件選擇連接線來連通各個邏輯單元，所以，從本質(zhì)上來說，布線資源的使用方法和設(shè)計的結(jié)果有密切和直接的關(guān)系。3.2 fpga的設(shè)計流程fpga設(shè)計大體分為設(shè)計輸入、綜合、功能仿真、實現(xiàn)、時序仿真、配置下載等六個步驟（潘

29、松，等，2005；袁文波，等，2007；趙雅興，2003）。設(shè)計輸入包括使用硬件描述語言、狀態(tài)圖與原理圖輸入三種方式。設(shè)計綜合就是針對給定的電路實現(xiàn)功能和實現(xiàn)此電路的約束條件，如速度、功耗、成本及電路類型等，通過計算機進行優(yōu)化處理，獲得一個能滿足上述要求的電路設(shè)計方案。也就是說被綜合的文件時hdl文件或相應(yīng)的文件等，綜合的依據(jù)是邏輯設(shè)計的描述和各種約束條件，綜合的結(jié)果則是一個硬件電路的實現(xiàn)方案，該方案必須同時滿足預(yù)期的功能和約束條件。對綜合來說，滿足要求的方案可能有多個，綜合工具將產(chǎn)生一個最優(yōu)的或著接近最優(yōu)的結(jié)果。因此，綜合的過程也就是設(shè)計目標(biāo)的優(yōu)化過程，最后獲得的結(jié)構(gòu)與綜合工具的工作性能有關(guān)

30、。從廣義講，設(shè)計驗證包括功能與時序仿真和電路驗證。仿真是指使用設(shè)計軟件包對已實現(xiàn)的設(shè)計進行完整的測試，模擬物理環(huán)境下的工作情況。功能仿真是指僅對邏輯功能進行測試模擬，以了解其實現(xiàn)的功能是否滿足原設(shè)計的要求，仿真過程中沒加入時序信息，不涉及具體器件的硬件特性，如延時特性；而在布局布線后，提取有關(guān)的器件延時、連線延時等時序參數(shù)，并在此基礎(chǔ)上進行的仿真稱為后仿真，它是接近真實器件運行的仿真。設(shè)計實現(xiàn)是利用實現(xiàn)工具把邏輯映射到目標(biāo)器件結(jié)構(gòu)的資源中，決定邏輯的最佳布局，選擇邏輯與輸入輸出功能連接的布線通道進行連線，并產(chǎn)生相應(yīng)的文件。其通常分為轉(zhuǎn)換、映射、布局與布線、時序提取和配置共5個步驟。在設(shè)計實現(xiàn)的

31、過程中，在映射后需要對一個設(shè)計的實際功能的延時和估計的布線延時進行時序分析；而在布局布線后，也要對實際布局布線的功能塊的延時和實際布線延時進行靜態(tài)時序分析。從某種程度講，靜態(tài)時序分析可以說是整個fpga設(shè)計中最重要的步驟，它允許設(shè)計者詳盡地分析所有關(guān)鍵路徑并得出一個有次序的報告，而且報告中含有其他調(diào)試信息。靜態(tài)時序分析器可以用來檢查設(shè)計的邏輯和時序，以便計算各通路性能，識別可靠的蹤跡，檢測建立和保持時間的配合。時序分析不要求用戶產(chǎn)生輸入激勵或測試矢量。而下載是在功能仿真與時序仿真正確的前提下，將綜合后形成的位流下載到具體的fpga芯片中，也叫芯片配置。fpga設(shè)計也有兩種配置形式：直接由計算機

32、經(jīng)過專用下載電纜進行配置；由外圍配置芯片進行上電時自動配置。將位流文件下載到fpga器件內(nèi)部后進行實際器件的物理測試即為電路驗證，當(dāng)?shù)玫秸_的驗證結(jié)果后就證明了設(shè)計的正確性。電路驗證對fpga投片生產(chǎn)具有較大的意義。以下對上述某些部分進行詳細(xì)分析，其中，在系統(tǒng)設(shè)計之前，首先要進行的是方案論證、系統(tǒng)設(shè)計和fpga芯片選擇等準(zhǔn)備工作。系統(tǒng)工程師根據(jù)任務(wù)要求，如系統(tǒng)的指標(biāo)和復(fù)雜度，對工作速度和芯片本身的各種資源、成本等方面進行權(quán)衡，選擇合理的設(shè)計方案和合適的器件類型。一般都采用自頂向下的設(shè)計方法，把系統(tǒng)分成若干個基本單元，然后再把每個基本單元劃分為下一層次的基本單元，一直這樣做下去，直到可以直接使用

33、eda元件庫為止。還有rtl級（registertransferlevel，寄存器傳輸級）指不關(guān)注寄存器和組合邏輯的細(xì)節(jié)（如使用了多少個邏輯門、邏輯門的連接拓?fù)浣Y(jié)構(gòu)等），通過描述數(shù)據(jù)在寄存器之間的流動和如何處理、控制這些數(shù)據(jù)流動的模型的hdl設(shè)計方法。rtl級比門級更抽象，同時也更簡單和高效。rtl級的最大特點是可以直接用綜合工具將其綜合成為門級網(wǎng)表，其中rtl級設(shè)計直接決定著系統(tǒng)的功能和效率。rtl級仿真也稱為功能（行為）仿真，或是綜合前仿真，是在編譯之前對用戶所設(shè)計的電路進行邏輯功能驗證，此時的仿真沒有延遲信息，僅對初步的功能進行檢測。仿真前，要先利用波形編輯器和hdl等建立波形文件和測試

34、向量即將所關(guān)心的輸入信號組合成序列，仿真結(jié)果將會生成報告文件和輸出信號波形，從中便可以觀察各個節(jié)點信號的變化。如果發(fā)現(xiàn)錯誤，則返回設(shè)計修改邏輯設(shè)計。雖然功能仿真不是fpga開發(fā)過程中的必需步驟，但卻是系統(tǒng)設(shè)計中最關(guān)鍵的一步。門級仿真也稱為綜合后仿真，綜合后仿真檢查綜合結(jié)果是否和原設(shè)計一致。在仿真時，把綜合生成的標(biāo)準(zhǔn)延時文件反標(biāo)注到綜合仿真模型中去，可估計門延時帶來的影響。但這一步驟不能估計線延時，因此和布線后的實際情況還有一定的差距，并不十分準(zhǔn)確。目前的綜合工具較為成熟，對于一般的設(shè)計可以省略這一步，但如果在布局布線后發(fā)現(xiàn)電路結(jié)構(gòu)和設(shè)計意圖不符，則需要回溯到綜合后仿真來確認(rèn)問題之所在。在功能仿

35、真中介紹的軟件工具一般都支持綜合后仿真。實現(xiàn)是將綜合生成的邏輯網(wǎng)表配置到具體的fpga芯片上，將工程的邏輯和時序與器件的可用資源匹配。布局布線是其中最重要的過程，布局將邏輯網(wǎng)表中的硬件原語和底層單元合理地配置到芯片內(nèi)部的固有硬件結(jié)構(gòu)上，并且往往需要在速度最優(yōu)和面積最優(yōu)之間作出選擇。布線根據(jù)布局的拓?fù)浣Y(jié)構(gòu)，利用芯片內(nèi)部的各種連線資源，合理正確地連接各個元件。也可以簡單地將布局布線理解為對fpga內(nèi)部查找表和寄存器資源的合理配置，布局可以被理解挑選可實現(xiàn)設(shè)計網(wǎng)表的最優(yōu)的資源組合，而布線就是將這些查找表和寄存器資源以最優(yōu)方式連接起來。目前，fpga的結(jié)構(gòu)非常復(fù)雜，特別是在有時序約束條件時，需要利用時

36、序驅(qū)動的引擎進行布局布線。布線結(jié)束后，軟件工具會自動生成報告，提供有關(guān)設(shè)計中各部分資源的使用情況。由于只有fpga芯片生產(chǎn)商對芯片結(jié)構(gòu)最為了解，所以布局布線必須選擇芯片開發(fā)商提供的工具。時序仿真是指將布局布線的延時信息反標(biāo)注到設(shè)計網(wǎng)表中來檢測有無時序違規(guī)（即不滿足時序約束條件或器件固有的時序規(guī)則，如建立時間、保持時間等）現(xiàn)象。時序仿真包含的延遲信息最全，也最精確，能較好地反映芯片的實際工作情況。由于不同芯片的內(nèi)部延時不一樣，不同的布局布線方案也給延時帶來不同的影響。因此在布局布線后，通過對系統(tǒng)和各個模塊進行時序仿真，分析其時序關(guān)系，估計系統(tǒng)性能，以及檢查和消除競爭冒險是非常有必要的（潘松，等，

37、2005；袁文波，等，2007；趙雅興，2003）。4 基于fpga電子密碼鎖系統(tǒng)的基本描述4.1 電子密碼鎖的系統(tǒng)的方案比較與選擇方案一：采用數(shù)字電路控制。用以74ls112雙jk觸發(fā)器構(gòu)成的數(shù)字邏輯電路作為密碼鎖的核心控制將密碼保存在jk觸發(fā)器中與輸入密碼通過比較器比較，判斷結(jié)果是否相符合。采用數(shù)字電路設(shè)計的方案好處就是設(shè)計簡單，但控制的準(zhǔn)確性和靈活性差，故不采用。 方案二：采用單片機作為控制核心。選用單片機作為系統(tǒng)的核心部件實現(xiàn)控制與處理的功能。單片機具有資源豐富、速度快、編程容易等優(yōu)點。利用單片機內(nèi)部的隨機存儲器ram和只讀存儲器rom（read only memory）及其引腳資源，

38、外接液晶顯示lcd（liquid crystal display）鍵盤輸入等實現(xiàn)數(shù)據(jù)的處理傳輸和顯示功能。方案三：采用現(xiàn)場可編程邏輯門陣列fpga器件作為控制核心。選用現(xiàn)場可編程邏輯門陣列fpga器件實現(xiàn)控制和處理功能。利用fpga器件實現(xiàn)對密碼輸入電路、密碼鎖控制電路、密碼顯示電路的控制。用fpga器件構(gòu)造系統(tǒng)，所有算法完全由硬件電路來實現(xiàn)，使得系統(tǒng)的工作可靠性大為提高。綜上所述，可知數(shù)字電路設(shè)計控制的準(zhǔn)確性和靈活性差；以單片機為主要器件，其編碼器與解碼器的生成為軟件方式。在實際應(yīng)用中，由于程序容易跑飛，系統(tǒng)的可靠性能較差（李連華，2006）。而基于現(xiàn)場可編程邏輯門陣列fpga器件的電子密碼

39、鎖，由于fpga具有現(xiàn)場可編程功能，通常它都有著上萬次的重寫次數(shù)，也就是說現(xiàn)在的硬件設(shè)計和軟件設(shè)計一樣靈活、方便。當(dāng)設(shè)計需要更改時，只需更改fpga中的控制和接口電路，利用eda工具將更新后的設(shè)計下載到fpga中即可，無需更改外部電路的設(shè)計，大大提高了設(shè)計的效率。故本系統(tǒng)設(shè)計采用方案三。4.2 基于fpga的電子密碼鎖的設(shè)計的思路由對基于fpga的電子密碼鎖各位研究者的基本設(shè)計的分析（侯靜，2012；李連華，2006；王衛(wèi)兵，等，2005；王心水，2011；許琦，2006），并且結(jié)合自身對該系統(tǒng)的認(rèn)識和社會的需要，本人總結(jié)出了以下的設(shè)計思路：（1）對時鐘進行分頻，為掃描按鍵和掃描數(shù)碼管配置合適

40、的掃描時鐘。（2）利用4*4按鍵，為密碼輸入和功能控制端口。（3）為按鍵進行消除抖動的動作。（4）對按鍵進行編碼。（5）控制led（light emitting diode）顯示，對按鍵編碼進行字型譯碼，讓密碼在led上顯示一下便將其隱藏。（6）密碼輸入三次還不正確就報警并鎖定，在三次之內(nèi)輸入正確便開鎖。 以下是本系統(tǒng)的設(shè)計思路圖：clk掃描控制信號分頻鍵盤掃描、數(shù)碼管掃描時鐘6個led4*4鍵盤消除抖動按鍵編碼譯碼功能控制頂層文件開鎖輸出上鎖輸出報警輸出功能信號輸出圖2 基于fpga的電子密碼鎖系統(tǒng)的設(shè)計思路圖4.3 本系統(tǒng)設(shè)計的目的和意義 由于本系統(tǒng)是基于fpga器件的硬件系統(tǒng)。它在抵御攻

41、擊、密碼的安全存儲、運算速度等方面可以提供比單純的軟件加密系統(tǒng)更優(yōu)質(zhì)的服務(wù)。其可通過系統(tǒng)硬件資源安全，便捷地對上層應(yīng)用提供包括密碼運算、密鑰存儲、隨機數(shù)生成在內(nèi)的諸多安全服務(wù)。fpga都有著上萬次的重寫次數(shù)，也就是說現(xiàn)在的硬件設(shè)計和軟件設(shè)計一樣靈活、方便。而且fpga具有現(xiàn)場可編程的功能，它是在pal、gal、epld等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物，是一種超大規(guī)模集成電路，具有對電路可重配置能力。即當(dāng)設(shè)計需要更改時，只需修改fpga中的控制和接口電路，利用eda工具將更新后的設(shè)計下載到fpga中即可，無需更改外部電路的設(shè)計，大大提高了設(shè)計的效率，而且又為我們的需求提供便捷。通過本次系統(tǒng)，

42、我可以重新再次接觸到eda這門知識，加深了我對fpga的理解和認(rèn)識，更加深了我對fpga開發(fā)軟件的使用，即對max+plus軟件環(huán)境也更加熟悉，不再像以前那樣一知半解。而且，更加清楚了電子密碼鎖的架構(gòu)及其對我們生活的重大意義，積累實踐經(jīng)驗，為以后的學(xué)習(xí)或工作奠定了一定的基礎(chǔ)。5 基于fpga電子密碼鎖系統(tǒng)的仿真與分析5.1 底層文件仿真與分析5.1.1 掃描時鐘產(chǎn)生模塊 如下所示，圖3是掃描時鐘的電路仿真圖；圖4是其仿真波形圖，從中可看到clk是輸入口，klclk_scan是掃描時鐘，為數(shù)碼管和led的掃描提供合適的掃描時鐘，它是對clk的100分頻。 圖3 掃描時鐘的仿真電路圖圖4 掃描時鐘

43、的仿真波形每一次clk脈沖上升沿count累積一次，當(dāng)count時累積到一百次的時候，klclk_scan相應(yīng)從0跳躍為1或者從1躍變?yōu)?，然后count清零，繼續(xù)下一輪的計數(shù)。5.1.2 按鍵去抖模塊如圖5為鍵盤按鍵彈跳導(dǎo)致按鍵輸出產(chǎn)生錯誤的波形圖，所以為了使按鍵信息正確地輸出，即消除因為按鍵抖動而引起輸出不必要的錯誤和保證鍵入信息通過傳輸不出錯，按鍵去抖電路是必須的。圖6，圖7分別是按鍵去抖模塊的邏輯電路圖和波形圖。圖5 鍵盤按鍵彈跳導(dǎo)致產(chǎn)生的錯誤波形圖圖6 鍵盤按鍵去抖模塊邏輯電路圖 圖7 鍵盤按鍵去抖的波形圖如圖7，keyin為按鍵輸入信號，clk為時鐘輸入信號，在每一次脈沖上升沿，k

44、eyl就對鍵入的低電平進行計數(shù)，知道按鍵信號輸入為高電平，即按鍵按鈕已被松開；同理keyh是對按鍵信號輸入的高電平進行計數(shù)，直至有按鍵按下，此時其被清零。5.1.3 鍵盤掃描模塊如圖8所示為鍵盤掃描模塊的仿真電路圖；圖9為其波形仿真圖，由圖可知該模塊主要完成對鍵盤按鍵的掃描，以確定究竟是哪個按鍵被按下。鍵盤掃描模塊也可謂為本系統(tǒng)的重要組成部分之一，它是后面判斷和功能描述模塊的判斷依據(jù)，其掌控著密碼輸入的控制以及對應(yīng)的輸出。首先，逐一設(shè)定鍵盤列的值，之后再逐行掃描，通過判斷行信號的低電平和列信號的低電平的交點來確定究竟是哪個按鍵被按下。圖8 鍵盤掃描模塊的仿真電路圖圖9 鍵盤掃描模塊的仿真波形如

45、圖9，keyclk_scan為鍵盤掃描信號，keyout在此為按鍵去抖后的按鍵輸入信號，keyr4 、keyr3、 keyr2、 keyr1為按鍵行信號，即用來輸入哪一行有按鍵被按下的信息，而keycol為按鍵列掃描信號，與行信號結(jié)合起來判斷出究竟是哪個按鍵被按下。keynum是用來組建按鍵按鍵行信息和按鍵列信息的輸出按鍵信號，即可直接觀察輸出信號keynum來判斷哪個按鍵被按下。5.1.4 4*4鍵盤編碼及其按鍵功能的設(shè)置模塊如圖10所示為4*4鍵盤編碼及其按鍵功能的設(shè)置模塊的仿真電路圖；圖11、圖12和圖13為其波形仿真圖，其中圖11是數(shù)字鍵按下時的波形仿真圖，圖12是功能鍵按下時的波形仿

46、真圖，圖13是其他未定義鍵按下時的波形圖。4*4鍵盤編碼及其按鍵功能的設(shè)置模塊也是本系統(tǒng)中不可缺少的重要部分。因為通過對鍵盤編碼，才會知道其代表的密碼數(shù)值，這樣才會給予這個系統(tǒng)的密碼一個編號并且用于實際的安全系統(tǒng)中。編碼固然重要，但是其按鍵功能設(shè)置也是不可忽視的，功能按鍵的加入會使密碼鎖的系統(tǒng)的功能更加完善。圖10 4*4鍵盤編碼及其按鍵功能的設(shè)置模塊的仿真電路圖 圖11 4*4鍵盤編碼及其按鍵功能的設(shè)置模塊數(shù)字鍵按下時的仿真波形如圖11，keyclk_scan為鍵盤掃描信號，fun_sign是功能鍵按下判斷的標(biāo)志，fun_sure是代表功能鍵確定是否被按下的標(biāo)志，fun_clear是功能鍵是

47、否清除此刻所輸入的密碼的標(biāo)志，fun_change則代表是否重新設(shè)置密碼的標(biāo)志。由上圖可知，當(dāng)鍵盤輸入信號的按鍵信息keynum為數(shù)字鍵輸入時，keyvalue直接將鍵值顯示出來，同時fun_sign、fun_sure、fun_clear、fun_change的輸出信號都為高電平，代表無功能鍵輸入。圖12 4*4鍵盤編碼及其按鍵功能的設(shè)置模塊功能鍵按下時的仿真波形如圖12，當(dāng)鍵盤輸入信號的按鍵信息keynum為功能鍵輸入時，keyvalue直接將鍵值顯示出來，并且fun_clear和fun_sign的值變?yōu)?，代表有功能鍵輸入，并且該功能鍵實現(xiàn)的功能是清除現(xiàn)有輸入密碼的功能，而fun_sure

48、、fun_change的輸出信號都為高電平，代表無這兩個功能鍵輸入。圖13 4*4鍵盤編碼及其按鍵功能的設(shè)置模塊無定義鍵按下時的仿真波形 如圖13，當(dāng)鍵盤輸入信號的按鍵信息keynum為其他鍵輸入時，keyvalue直接顯示出e，其實是代表著輸入鍵錯誤（error），即沒有實現(xiàn)任何輸入，同時fun_sign、fun_sure、fun_clear、fun_change的輸出信號都為高電平，代表無功能鍵輸入。5.1.5 數(shù)碼管顯示模塊此模塊中，主要完成對按鍵進行譯碼，并將其對應(yīng)的編碼輸出到數(shù)碼管進行顯示，圖14和圖15還有圖16分別為該模塊的電路仿真圖和仿真波形圖。 圖14 數(shù)碼管顯示模塊的仿真電

49、路圖 圖15 數(shù)碼管顯示模塊的仿真波形圖（無功能鍵輸入）如圖15，當(dāng)鍵盤輸入按鍵值keyvalue為5時，無功能鍵輸入，keyall是將輸入的六位密碼保存，count是用來計數(shù)，來通過對按鍵信息確定輸入的密碼的個數(shù)，最多只能輸入六位密碼，通過對輸入密碼的個數(shù)的計數(shù)來實現(xiàn)對片選信號的控制，即實現(xiàn)對ls138的控制，將第一位密碼安排在六位中的最高片選位置出口，其他依次排序下去；led先對輸入的密碼明確顯示，但通過計時信號realtime的時間控制，將在一段時間后led會顯示為“”，將所輸入的密碼隱藏起來，進行保密。 圖16 數(shù)碼管顯示模塊的仿真波形圖（有功能鍵輸入）如圖16，當(dāng)鍵盤有功能鍵按下時，

50、即可通過keyvalue的值來判斷是否為功能鍵，這是功能鍵標(biāo)志會變?yōu)榈碗娖?。這是電路不工作，即led不進行任何顯示輸出。5.1.6 比較判斷和功能描述模塊此模塊主要是實現(xiàn)對輸入密碼的核對，即判斷輸入密碼的正確與否，通過這一模塊，實現(xiàn)對密碼鎖的控制上鎖、開鎖等。這一模塊是所有模塊中最為重要的模塊，它是密碼安全性的核心功能模塊，主要通過這一模塊的描述才能將系統(tǒng)的主要功能給表示出來?？傊容^判斷和功能描述模塊是所有模塊中最需要設(shè)計完整和設(shè)計完善的一個模塊，少了它，應(yīng)有的功能就難以得以實現(xiàn)。圖17和圖18分別為其電路仿真圖和仿真波形圖。比較判斷和功能描述模塊是本系統(tǒng)中的核心模塊，安全性和可靠性的高低

51、與否都是依賴于這個模塊的功能設(shè)計。首先，對通過編碼處理后的鍵盤按鍵的鍵值進行處理，在無功能鍵按下的情況下，依次將按鍵輸入的密碼信息存儲于code1、code2、code3、code4、code5、code6中，這6個信號是用來暫存此刻輸入的密碼。此刻會將這些暫存密碼的信號進行處理，依次和初始密碼的相應(yīng)的位數(shù)逐個判斷，比較其是否一致，以便達到對密碼正確與否的判斷。再通過判斷出來的結(jié)果來執(zhí)行下一步動作，即是處理上鎖信號、開鎖信號等信號的輸出。 圖17 比較判斷和功能描述模塊的仿真電路圖 圖18 比較判斷和功能描述模塊的仿真電路圖如圖18，設(shè)按鍵輸入的六個密碼為666666，而初始密碼是123456

52、，故鎖沒開，state的值為6，即是進入警報處理過程，控制openlock輸出低電平，鎖住鎖，即lock信號會一直輸出為高電平，code1至code6依次存儲輸入密碼的第一位至第六位，用它們作為判斷輸入密碼的對錯來實現(xiàn)對密碼鎖的控制。5.2 頂層文件仿真與分析本系統(tǒng)中頂層文件的作用是對以上六個底層文件的調(diào)用，以實現(xiàn)電子密碼鎖的功能。圖19為其仿真電路圖。頂層文件的設(shè)計是依靠于每一個底層文件的，eda設(shè)計一般都是基于有底向上的設(shè)計方法，即先要構(gòu)想出子模塊每個模塊的功能和設(shè)計，才去設(shè)計能夠?qū)⑦@些子模塊的功能能夠被一個頂層模塊較好的調(diào)用，通過對各個模塊的調(diào)用去實現(xiàn)各個部分具備的功能，并且，在這一調(diào)用

53、的基礎(chǔ)上，將各個底層模塊進行邏輯地結(jié)合，以實現(xiàn)一個具有完整功能的設(shè)計方案和滿足設(shè)計者的設(shè)計意圖，從個體到整體的結(jié)合以實現(xiàn)特有的功能。只有通過頂層文件的統(tǒng)一，所有的其它模塊才能互相結(jié)合，共同工作，共同實現(xiàn)一個有實際意義的整體，成功完成一個具有特定功能的系統(tǒng)。圖19 頂層模塊的仿真電路圖由圖19可知，頂層電路模塊將底層的各個文件模塊的輸入口和輸出口抽象地結(jié)合成為一個簡單的電路，即省略了底層文件其中的一些聯(lián)系，將其邏輯聯(lián)系過程給簡化掉，直接形成一個輸入輸出電路。clk是全局工作所需要的時鐘，keyin為鍵盤去抖模塊的鍵盤鍵入口，從其看不到輸出keyout是因為keyout并不是一直都作為輸出端，其在

54、某個底層文件中卻作為輸入端，故頂層文件便把其作為一個緩沖口，沒有將其給標(biāo)志出來。而keyr1、keyr2、keyr3、keyr4這四個輸入端代表的是鍵盤行輸入的端口，可知，控制電路的輸入主要是時鐘和對鍵盤按鍵是否按鍵的敏感度。而整個電路的被控模塊主要是完成對數(shù)碼管的片選端的選擇（ls138）、密碼輸出在數(shù)碼管的顯示和隱藏（led）、密碼鎖是否開鎖（openlock）或上鎖（lock）以及是否重置密碼（fun_change）等等，即可實現(xiàn)了一個電子密碼鎖的功能電路。6 結(jié)論通過以上的研究背景的敘述以及對本系統(tǒng)設(shè)計的基本要求的設(shè)定，制定了與其相應(yīng)的設(shè)計方案，并且由這個設(shè)計方案編寫出相應(yīng)的代碼和對其

55、進行各模塊的仿真和調(diào)試，終于成功地將這個電子密碼鎖的基本功能得以實現(xiàn)。從以上本系統(tǒng)的各個模塊的仿真圖可知，每一個模塊都完成了自己的功能任務(wù)，即仿真成功。在軟件環(huán)境中運行成功，保證了密碼鎖的安全可靠性，為現(xiàn)代的安全系統(tǒng)的保護也起到一定的作用。并且在對本系統(tǒng)設(shè)計的過程中，雖然在某些方面還是會欠缺些什么，即我知道了自己對vhdl語言的編程與應(yīng)用還是不能可以完美地運用，在eda技術(shù)方面還有很大的認(rèn)識空間和提升空間。不過通過此次設(shè)計，加強了我對vhdl語言的理解和編程設(shè)計的方式，并且對max+plus軟件的運用和認(rèn)識也有了進一步的提高。綜上所述，本系統(tǒng)已經(jīng)達到了本次設(shè)計的基本要求和基本功能，在系統(tǒng)安全性

56、能方面也具有一定的可靠性。本人從對系統(tǒng)的設(shè)計和實現(xiàn)過程中也受益匪淺，eda技術(shù)在現(xiàn)代電子信息發(fā)展迅猛的時代會演者重要的角色，我們有必要去加強自己對這方面的認(rèn)識、理解和運用。參 考 文 獻陳楚，孫道宗.可編程邏輯器件實驗指導(dǎo)書m.廣州：華南農(nóng)業(yè)大學(xué)工程學(xué)院實驗室出版社，2009.11：1-3.侯靜.一種基于fpga狀態(tài)機的智能電子密碼鎖的設(shè)計j.計算機光盤軟件與應(yīng)用，2012，(14)：175176.李連華.基于fpga的電子密碼鎖設(shè)計j.中國科技信息，2006，(1)：63.潘松，黃繼業(yè).eda技術(shù)實用教程m.第四版.北京：科學(xué)出版社，2005：1-48. 王衛(wèi)兵，劉克剛，朱秋萍.用fpga的電子密碼鎖j.電子技術(shù)，2005，(01)：26-28.王心水.基于fpga的多功能密碼鎖的設(shè)計eb/ol.山東：曲阜師范大學(xué)，2011.05