嵌入式系統(tǒng)的低能耗研究

1、嵌入式系統(tǒng)的低能耗研究摘要：隨著各種嵌入式高功能性和高效率移動(dòng)設(shè)備的廣泛應(yīng)用，嵌入式系統(tǒng)的低功耗的重要性表現(xiàn)的越來(lái)越突出。高性能下的低功耗才能保證設(shè)備的長(zhǎng)時(shí)間穩(wěn)定高效運(yùn)行，本文主要從硬件優(yōu)化設(shè)計(jì)和軟件優(yōu)化設(shè)計(jì)兩個(gè)方面來(lái)分析如何降低功耗，現(xiàn)今軟件設(shè)計(jì)優(yōu)化成為主流，硬件優(yōu)化在當(dāng)今制造工藝下已接近完善。關(guān)鍵字：低功耗、嵌入式系統(tǒng)、智能電源、操作系統(tǒng)、編譯技術(shù)abstract：with a variety of embedded high functionality and high efficiency of mobile devices are widely used, the importanc

2、e of low power consumption of the embedded system is more and more outstanding.high performance under low power consumption ensure the efficient running stably for a long time. this article mainly from two aspects of hardware design and software optimization design to analyze how to reduce the power

3、 consumption.today software design optimization has became the mainstream, hardware optimization under the current manufacturing process is nearly perfect.keywords:low-power dissipation,embedded system,intelligent power, os,compilation technology1. 引言嵌入式系統(tǒng)是以應(yīng)用為中心、以計(jì)算機(jī)技術(shù)為基礎(chǔ)、軟件硬件可裁剪、適應(yīng)應(yīng)用系統(tǒng)對(duì)功能、可靠性、成本、體

4、積、功耗有嚴(yán)格要求的專用計(jì)算機(jī)系統(tǒng)。隨著嵌入式系統(tǒng)的不斷發(fā)展，其概念也在不斷延伸和擴(kuò)展，也有人將嵌入式系統(tǒng)定義為：基于微處理器的，用以實(shí)現(xiàn)一項(xiàng)或多項(xiàng)任務(wù)，并且不能像個(gè)人電腦那樣被最終用戶所編程的系統(tǒng)。從20世紀(jì)70年代世界上第一個(gè)為嵌入式應(yīng)用而設(shè)計(jì)的微處理器intel4004誕生以來(lái)，嵌入式系統(tǒng)已經(jīng)發(fā)展了30多年。近幾年，嵌入式系統(tǒng)（embedded system）已經(jīng)成為電子信息產(chǎn)業(yè)中最具增長(zhǎng)力的一個(gè)分支。隨著手機(jī)、pda、gps、機(jī)頂盒等新興產(chǎn)品的大量應(yīng)用，嵌入式系統(tǒng)的市場(chǎng)正在以每年30%的速度遞增，嵌入式系統(tǒng)的設(shè)計(jì)也成為軟硬件工程師越來(lái)越關(guān)心的話題?，F(xiàn)在的嵌入式裝置的功能部件越來(lái)越多，通

5、用微處理器工藝水平和主頻的不斷提升，功耗日益成為信息系統(tǒng)設(shè)計(jì)者必須關(guān)心的問(wèn)題，功耗問(wèn)題業(yè)已成為處理器發(fā)展的一個(gè)重要瓶頸.尤其對(duì)于便攜式電子設(shè)備，大多應(yīng)用電池來(lái)進(jìn)行供電，低功耗才能保證設(shè)備長(zhǎng)時(shí)間穩(wěn)定運(yùn)行。降低嵌入式系統(tǒng)的功耗主要從優(yōu)化硬件低功耗設(shè)計(jì)和軟件低功耗兩個(gè)方面開展，硬件方面主要論述低功耗微器件的選擇、總線和接口電路低功耗設(shè)計(jì)、供電模式選擇和智能電源設(shè)計(jì)，軟件方面主要論述系統(tǒng)級(jí)動(dòng)態(tài)電源管理技術(shù)和指令和編譯過(guò)程優(yōu)化。2. 嵌入式系統(tǒng)硬件低功耗設(shè)計(jì)2.1挑選低功耗的硬件器件低功耗的電子器件是降低硬件系統(tǒng)功耗的根本，是基礎(chǔ)。目前的半導(dǎo)體工藝主要有ttl工藝和cmos工藝，cmos工藝具有很低的功

6、耗，在電路設(shè)計(jì)上應(yīng)該盡量選用。嵌入式微處理器是嵌入式系統(tǒng)的耗能大戶，消耗著大量的功率，所以選擇合適的微處理器對(duì)于最后的系統(tǒng)功耗的大小有著重要的影響。微處理器的功率消耗分為兩大部分：內(nèi)核功率消耗pcore和外部接口控制器功率消耗pio，總的功率等于兩者之和，即p = pcore + pio。對(duì)于pcore，關(guān)鍵在于其供電電壓和時(shí)鐘頻率的高低；對(duì)于pio來(lái)講，除了留意各個(gè)專門i/o 控制器的功耗外，還必須關(guān)注地址和數(shù)據(jù)總線寬度，因?yàn)楫?dāng)總線寬度越寬時(shí)，功耗就會(huì)越大。在數(shù)字集成電路設(shè)計(jì)中，cmos 電路的靜態(tài)功耗很低，與其動(dòng)態(tài)功耗相比基本可以忽略不計(jì)，故暫不考慮。其動(dòng)態(tài)功耗計(jì)算公式為:p=cv2f其中

7、，p 代表cmos 芯片的動(dòng)態(tài)功耗，c 是cmos 芯片的負(fù)載電容，v 和f 分別代表cmos 芯片的工作電壓和工作頻率?？芍琧mos電路中的功率消耗是與電路的開關(guān)頻率呈線性關(guān)系，與供電電壓呈二次平方關(guān)系。對(duì)于微處理器來(lái)講，v電壓越高，時(shí)鐘頻率越快，則功率消耗越大。因此，要降低處理器的功耗，可以通過(guò)兩種途徑達(dá)到：降低處理器的工作電壓和降低處理器時(shí)鐘頻率，其中，降低處理器的工作電壓是最有效的途徑。對(duì)于其他系統(tǒng)外圍器件的選擇也是必須要考慮的。對(duì)外圍設(shè)備來(lái)說(shuō)，低功耗cmos器件是較好的選擇，也就是選擇有較低工作電壓、低晶振頻率以及較低時(shí)鐘速度的器件。2.2 關(guān)閉不需要的外設(shè)控制器cpu都提供各種各

8、樣的接口控制器，如iic、flash、timer、spi、usb、異步串行接口控制器、以太網(wǎng)控制器等等，這些控制器在一個(gè)設(shè)計(jì)里一般不會(huì)全部都用到，但即使它們沒(méi)有處于工作狀態(tài)，也仍然會(huì)消耗電流。所以我們?yōu)榱斯?jié)省功耗，應(yīng)考慮徹底關(guān)閉這些沒(méi)用到的模塊。2.3 總線和接口電路的低功耗設(shè)計(jì)總線由于電容大，數(shù)據(jù)傳輸密度高，形成大量的功耗。總線的低功耗設(shè)計(jì)包括：減小總線上信號(hào)的電壓變化幅度（通常小于1v）。這對(duì)降低具有特大電容總線的功耗非常有效，同時(shí)它也需要額外的總線和功能模塊之間的信號(hào)電平的變換電路；對(duì)總線進(jìn)行分段控制，根據(jù)總線和功能模塊連接的物理結(jié)構(gòu)，在信號(hào)傳輸時(shí)，隔斷總線的無(wú)關(guān)部分，從而減小總線的實(shí)際

9、電容，以達(dá)到降低功耗的作用；通過(guò)對(duì)總線數(shù)據(jù)的編碼（gray-code, invert-code），使數(shù)據(jù)在總線上傳輸時(shí)引起的電平反轉(zhuǎn)減少（即減小了活動(dòng)因子）。接口電路的低功耗設(shè)計(jì)，往往是容易被大家所忽略的一個(gè)環(huán)節(jié)，在這個(gè)環(huán)節(jié)里，我們除了考慮選用靜態(tài)電流較低的外圍芯片外，還應(yīng)該考慮以下幾個(gè)因素:上拉電阻/下拉電阻的選取；對(duì)懸空腳的處理；buffer（緩沖）的必要性。2.4電壓供給電路在數(shù)字電路設(shè)計(jì)中，通常是通過(guò)電壓轉(zhuǎn)換來(lái)得到各種電壓，進(jìn)行電壓轉(zhuǎn)換的方式有以下幾種：線性穩(wěn)壓(linear regulator )、dc to dc、ldo(low drop-out)。其中l(wèi)do 本質(zhì)上還是一種線性穩(wěn)

10、壓，主要用于壓差較小的場(chǎng)合，所以我們將其合并為線性穩(wěn)壓來(lái)談。對(duì)于線性穩(wěn)壓來(lái)說(shuō)，其特點(diǎn)是電路結(jié)構(gòu)簡(jiǎn)單，所需元件數(shù)量少，輸人和輸出壓差可以很大，但其致命弱點(diǎn)就是效率低，功耗高，其效率完全取決于輸出電壓大小。一般來(lái)說(shuō)，壓差越大，可提供的最大輸出電流就越小。dc to dc 電路的特點(diǎn)是效率高，升降壓靈活，但缺點(diǎn)是電路相對(duì)復(fù)雜，信號(hào)干擾較大，其工作原理是通過(guò)快速的開關(guān)來(lái)控制電感和電容間的能量轉(zhuǎn)換，調(diào)節(jié)開關(guān)信號(hào)的占空比可以改變輸出電壓的高低。2.5分區(qū)/分時(shí)供電技術(shù)一個(gè)嵌入式系統(tǒng)的所有組成部分并非時(shí)刻在工作，基于此，可采用分時(shí)/分區(qū)供電技術(shù)。原理是利用“開關(guān)”控制電源供電單元，在某一部分電路處于休眠狀態(tài)

11、時(shí)，關(guān)閉其供電電源，僅保留工作部分的電源。其原理如下圖1所示。圖1 分區(qū)分時(shí)技術(shù)原理圖2.6i/o 引腳供電嵌入式處理器的輸出引腳在輸出高電平時(shí)，可以提供約20ma的電流，該引腳可以直接作為某些電路的供電電源使用，如圖2所示，處理器的引腳輸出高電平時(shí)，外部器件工作；輸出低電平時(shí)，外部器件停止工作。需要注意，該電路需滿足下列要求：外部器件的功耗較低，低于處理器i/o引腳的高電平輸出電流；外部器件的供電電壓范圍較寬。圖2 利用輸入輸出引腳作為供電電源2.7 智能電源設(shè)計(jì)既要保證系統(tǒng)具有良好的性能，又能兼顧功耗問(wèn)題，一個(gè)最好的辦法是采用智能電源。在系統(tǒng)中增加適當(dāng)?shù)闹悄茴A(yù)測(cè)、檢測(cè)，根據(jù)需要對(duì)系統(tǒng)采取不

12、同的供電方式，以求系統(tǒng)的功耗最低。許多膝上型電腦的電源管理采用了智能電源，以筆記本電腦為例，在電源管理方面，intel公司采取了speed step技術(shù)；amd公司采取了power now技術(shù)；transmeta公司采取了long run技術(shù)。雖然三種技術(shù)涉及到的具體內(nèi)容不同，但基本原理是一致的。以采用speedstep技術(shù)的筆記本電腦為例，系統(tǒng)可以根據(jù)不同的使用環(huán)境對(duì)cpu的運(yùn)行速度進(jìn)行合理調(diào)整。如果系統(tǒng)使用外接電源，cpu將按照正常的主頻率及電壓運(yùn)行；當(dāng)檢測(cè)到系統(tǒng)為電池供電時(shí)，軟件將自動(dòng)切換cpu的主頻率及電壓至較低狀態(tài)運(yùn)行。3. 嵌入式系統(tǒng)軟件優(yōu)化設(shè)計(jì)3.1動(dòng)態(tài)功耗管理策略在系統(tǒng)部件確定

13、的情況下，操作系統(tǒng)電源管理器決策面臨的主要問(wèn)題是對(duì)工作負(fù)載特征進(jìn)行建模在性能約束條件下，對(duì)系統(tǒng)部件功耗狀態(tài)轉(zhuǎn)換時(shí)機(jī)和選擇何種狀態(tài)作出決策根據(jù)對(duì)工作負(fù)載特征抽象方法不同，把動(dòng)態(tài)功耗管理策略分為3類：超時(shí)策略、基于預(yù)測(cè)的啟發(fā)式策略和基于隨機(jī)過(guò)程的優(yōu)化策略3.1.1超時(shí)策略超時(shí)策略超時(shí)策略超時(shí)策略是最簡(jiǎn)單通用的dpm策略如果部件空閑時(shí)間超過(guò)預(yù)定的時(shí)間，則該策略認(rèn)為未來(lái)的空閑時(shí)間將大于部件的能耗平衡時(shí)間，從而設(shè)置系統(tǒng)為低功耗狀態(tài)該策略不關(guān)注應(yīng)用的特征差異和需求，比較通用超時(shí)策略的主要缺陷是等待超時(shí)過(guò)程中增加能耗，喚醒部件時(shí)會(huì)造成系統(tǒng)部件響應(yīng)延遲如果超時(shí)閾值選擇不當(dāng)會(huì)帶來(lái)性能損失或者降低節(jié)能效率針對(duì)非平

14、穩(wěn)工作負(fù)載，可以通過(guò)保存閾值、加權(quán)平均以及動(dòng)態(tài)自適應(yīng)等方法。研究表明，對(duì)無(wú)線網(wǎng)絡(luò)傳輸設(shè)備等具有非平穩(wěn)自相似業(yè)務(wù)請(qǐng)求的設(shè)備，最優(yōu)的動(dòng)態(tài)功耗管理策略是超時(shí)策略(確定性markov策略)。3.1.2 基于預(yù)測(cè)的dpm策略動(dòng)態(tài)預(yù)測(cè)策略分為預(yù)測(cè)關(guān)閉和預(yù)測(cè)喚醒策略預(yù)測(cè)關(guān)閉根據(jù)預(yù)測(cè)結(jié)果關(guān)閉系統(tǒng)部件；預(yù)測(cè)喚醒則根據(jù)預(yù)測(cè)的空閑時(shí)間提前喚醒部件預(yù)測(cè)方法屬于啟發(fā)式方法，假設(shè)系統(tǒng)部件訪問(wèn)在時(shí)間上存在關(guān)聯(lián)性，未來(lái)的空閑時(shí)間可以通過(guò)歷史信息進(jìn)行估算，如何提高部件空閑時(shí)間預(yù)測(cè)的準(zhǔn)確度是這類研究面臨的主要問(wèn)題一種采用離線的非線性回歸方法可以較好地?cái)M合系統(tǒng)部件空閑時(shí)間特征，但對(duì)應(yīng)用依賴較嚴(yán)重，并需要離線計(jì)算，適用于事先確定的工

15、作負(fù)載指數(shù)滑動(dòng)平均方法卯易于實(shí)現(xiàn)并具有較高的準(zhǔn)確性，應(yīng)用范圍較廣基于bp神經(jīng)網(wǎng)絡(luò)自適應(yīng)學(xué)習(xí)來(lái)預(yù)測(cè)系統(tǒng)空閑時(shí)間的方法無(wú)需預(yù)先獲得工作負(fù)載特性，具有傳統(tǒng)回歸算法不可比擬的優(yōu)點(diǎn)3.1.3 基于隨機(jī)過(guò)程的優(yōu)化策略基于隨機(jī)過(guò)程的優(yōu)化策略是通過(guò)較高層次數(shù)學(xué)抽象建立系統(tǒng)的概率模型，解決啟發(fā)式方法遇到的最優(yōu)化問(wèn)題基于隨機(jī)過(guò)程的方法用markov鏈對(duì)部件能耗、狀態(tài)轉(zhuǎn)換時(shí)間和工作負(fù)載的不確定性建模，定義給定性能約束下的全局能耗優(yōu)化問(wèn)題，用線性規(guī)劃方法求解需要得到系統(tǒng)工作負(fù)載的先驗(yàn)信息，但系統(tǒng)工作負(fù)載很難提前建模一種改進(jìn)靜態(tài)隨機(jī)過(guò)程的方法在不同的工作負(fù)載下在線地學(xué)習(xí)，動(dòng)態(tài)調(diào)節(jié)工作負(fù)載的markov模型參數(shù)用這種方法

16、得到的性能和能耗是期望值，不能保證對(duì)特定工作負(fù)載得到最優(yōu)解構(gòu)造的markov模型只是復(fù)雜隨機(jī)過(guò)程的近似，如果模型不準(zhǔn)確，優(yōu)化策略也只是近似解與啟發(fā)式方法相比，該方法求解復(fù)雜度和計(jì)算開銷較大，實(shí)際中難以直接實(shí)現(xiàn)，但可以用于離線系統(tǒng)分析和dpm策略評(píng)估從前面的分析可以看到，動(dòng)態(tài)功耗管理策略的安全性和效率很大程度上取決于所管理部件電源狀態(tài)特性，以及系統(tǒng)中所運(yùn)行的工作負(fù)載的特性3.2 動(dòng)態(tài)電壓調(diào)節(jié)策略dvs技術(shù)主要針對(duì)處理器等電壓頻率可調(diào)節(jié)的系統(tǒng)部件根據(jù)功耗和頻率的遞增凸函數(shù)關(guān)系，在完成同樣的工作量情況下，當(dāng)處理器穩(wěn)定在盡可能低的頻率上時(shí)能耗最低另一方面，應(yīng)用程序并非總是需要以最快的速度執(zhí)行，如果能以

17、較低處理器頻率滿足任務(wù)的性能要求，則可以降低系統(tǒng)能耗或者達(dá)到期望電池壽命問(wèn)題關(guān)鍵在于正確預(yù)測(cè)工作負(fù)載對(duì)處理器的需求，合理分配處理器配額根據(jù)對(duì)工作負(fù)載特性抽象方法不同，有以下兩種dvs策略3.2.1基于間隔處理器利用率的dvs策略在這類dvs策略中，處理器利用率被用來(lái)衡量工作負(fù)載對(duì)處理器的需求，從而根據(jù)過(guò)去一段時(shí)間的處理器利用率調(diào)節(jié)處理器頻率后來(lái)有許多這種策略的變種，其目的是提高預(yù)測(cè)未來(lái)的處理器利用率準(zhǔn)確度，包括aged-a，flat-u、指數(shù)滑動(dòng)平均、概率分布模型等方法這種抽象方法簡(jiǎn)單有效，但處理器利用率只是對(duì)處理器需求的粗略抽象，不包含應(yīng)用對(duì)系統(tǒng)性能需求的信息，不能很好保證系統(tǒng)的性能需求適合

18、應(yīng)用特征確定或者不強(qiáng)調(diào)應(yīng)用性能的系統(tǒng)3.2.2 基于任務(wù)處理器需求的dvs策略實(shí)時(shí)系統(tǒng)和交互式系統(tǒng)對(duì)系統(tǒng)性能和能耗都有較高要求，要保證實(shí)時(shí)任務(wù)可調(diào)度性或滿足延遲時(shí)間約束，不應(yīng)當(dāng)造成用戶的可感知性能下降為了滿足性能需求，需要在dvs策略中引入表達(dá)性能約束的抽象，把處理器頻率調(diào)節(jié)與任務(wù)調(diào)度結(jié)合起來(lái)，研究帶有dvs目標(biāo)的任務(wù)調(diào)度問(wèn)題在硬實(shí)時(shí)嵌入式系統(tǒng)中，每個(gè)任務(wù)有明確的到達(dá)時(shí)間和截止時(shí)間通過(guò)用形式化方法描述實(shí)時(shí)任務(wù)調(diào)度條件下的處理器調(diào)頻問(wèn)題，可以給出離線的任務(wù)集調(diào)度算法這類問(wèn)題進(jìn)一步被擴(kuò)展為離散電壓和基于固定優(yōu)先級(jí)調(diào)度算法的dvs問(wèn)題、dvs下的任務(wù)同步問(wèn)題和在線調(diào)度dvs調(diào)度問(wèn)題與硬實(shí)時(shí)系統(tǒng)應(yīng)用不

19、同，交互式應(yīng)用和軟實(shí)時(shí)流媒體應(yīng)用的性能約束不嚴(yán)格，允許存在一定程度的延遲，性能評(píng)估單位可以是任務(wù)或交互事務(wù)同時(shí)，這類應(yīng)用通常沒(méi)有預(yù)知的處理器需求信息，任務(wù)截止時(shí)間和執(zhí)行時(shí)間等參數(shù)通常不能預(yù)先確定因此，針對(duì)這類應(yīng)用的頻率設(shè)置與預(yù)測(cè)算法確定應(yīng)用的性能約束，以及對(duì)工作負(fù)載處理器需求的自動(dòng)監(jiān)測(cè)機(jī)制等都是需要解決的問(wèn)題一種dvs調(diào)節(jié)方法是從全局任務(wù)管理和局部的任務(wù)調(diào)度兩個(gè)層次預(yù)測(cè)任務(wù)的處理器需求。監(jiān)測(cè)工作負(fù)載的處理器需求有多種方法，一種是利用線程并行性分析方法來(lái)監(jiān)測(cè)交互響應(yīng)過(guò)程的執(zhí)行時(shí)間，由操作系統(tǒng)內(nèi)核自動(dòng)監(jiān)測(cè)任務(wù)執(zhí)行m3；另一種是用監(jiān)視gui事件的方法獲得交互事件的發(fā)生時(shí)機(jī)和特征這類處理器需求監(jiān)視及預(yù)

20、測(cè)等功能增大了操作系統(tǒng)的開銷，但同時(shí)也為操作系統(tǒng)自適應(yīng)管理系統(tǒng)能耗提供了支持3.3 編譯優(yōu)化編譯器的作用是將由高級(jí)語(yǔ)言編寫的程序，如c/c+等，翻譯成能夠在目標(biāo)機(jī)上執(zhí)行的程序。換句話說(shuō)，編譯器為高級(jí)語(yǔ)言程序員提供了一個(gè)抽象層，使得程序員能夠通過(guò)編寫與實(shí)際問(wèn)題相近的高級(jí)語(yǔ)言代碼（而不用匯編或者機(jī)器語(yǔ)言），方便地解決實(shí)際問(wèn)題；同時(shí)，也使得程序的可讀性和可維護(hù)性得到保證，提高軟件開發(fā)的效率。另外，將程序移植到新的目標(biāo)機(jī)，也只要用相應(yīng)的編譯器對(duì)程序進(jìn)行重新編譯，而不必重新編寫程序。但是某些情況下，這樣的做法是以犧牲程序的執(zhí)行性能為代價(jià)的。編譯器的有效性以及它所生成的代碼效率，可以與專家級(jí)的匯編/機(jī)器語(yǔ)

21、言程序員所編寫的代碼相比較得出，因此可以通過(guò)對(duì)編譯器的優(yōu)化，生成效率更高的代碼。通過(guò)優(yōu)化編譯器可以有效地降低嵌入式設(shè)備的功耗。在一個(gè)程序中，每一條指令都將激活微處理器中的某些硬件部件，因此，正確選擇指令可降低處理器的功耗。通過(guò)建立特定處理器架構(gòu)下指令集的功耗信息，利用“減少跳轉(zhuǎn)的指令重排序”等方法，可以進(jìn)行有效的軟件低功率優(yōu)化。這里作兩點(diǎn)假設(shè)： 每一條指令都有一個(gè)固定量的功率； 每條指令的散熱與它的操作數(shù)及其他指令無(wú)關(guān)。從圖3可以看到，通過(guò)對(duì)指令的重新排序，可以把一段程序的初始功率狀況，如圖3(a)所示，轉(zhuǎn)換成圖3(b)所示的那樣?？梢缘贸鲞@樣的結(jié)論：盡管兩種情況中局部區(qū)域的散熱狀況不一樣，但

22、是它們所消耗的總電能是一致的。換句話說(shuō)，可以在不影響總耗電的情況下，對(duì)程序的局部散熱情況作出某些調(diào)整，以符合實(shí)際的需要。下面通過(guò)將指令進(jìn)行重新排序來(lái)實(shí)現(xiàn)系統(tǒng)功耗的降低2。圖3程序內(nèi)局部區(qū)域功率的兩種可能性3.4 指令排序我們知道，運(yùn)行某一特定程序的處理器的功率pivdd（i為平均電流，vdd為給定的電壓），則程序的功耗ept（t為程序的執(zhí)行時(shí)間）；同時(shí)，tnt（t為指令周期），即為主頻的倒數(shù)，n為程序執(zhí)行的周期數(shù)）。在嵌入式系統(tǒng)，尤其是在移動(dòng)設(shè)備中，一般都通過(guò)電池供電，故系統(tǒng)的功耗是一個(gè)非常重要的指標(biāo)。現(xiàn)在，vdd和t都是已知量，因此程序消耗的電能e與電流i和程序周期數(shù)n的乘積成正比。這里通過(guò)

23、引用參考文獻(xiàn)7中所建立的模型來(lái)進(jìn)行闡述。該模型中通過(guò)示波器等設(shè)備，測(cè)量并估計(jì)執(zhí)行每條指令所需要的電流i。綜上所述，可以利用嵌入式處理器中的多數(shù)據(jù)存儲(chǔ)區(qū)域的特性，實(shí)現(xiàn)數(shù)據(jù)的并行處理，通過(guò)對(duì)指令的排序，減少指令的執(zhí)行周期，從而達(dá)到降低功耗的目的。當(dāng)前存在問(wèn)題及發(fā)展方向低功耗編譯作為一個(gè)新興的研究領(lǐng)域，對(duì)于編譯器開發(fā)人員提出了更高的要求. 主要表現(xiàn)在三個(gè)方面：第一，傳統(tǒng)的編譯器開發(fā)人員通常只要了解目標(biāo)硬件的指令集和體系結(jié)構(gòu)就足矣. 然而要開發(fā)低功耗編譯，開發(fā)人員不但要了解硬件的指令集和體系結(jié)構(gòu)，還要了解硬件在rtl 級(jí)、邏輯級(jí)甚至門級(jí)的構(gòu)造；不僅要有編譯方面的知識(shí)，還要有較深的硬件知識(shí).第二，進(jìn)行軟

24、件功耗分析的工作量非常巨大. 從功耗模型的建立，模型參數(shù)的獲取及驗(yàn)證，到構(gòu)造功耗模擬器，需要有團(tuán)隊(duì)的支持才可以完成. 第三，低功耗編譯方面的基礎(chǔ)設(shè)施缺乏. 對(duì)傳統(tǒng)編譯技術(shù)的研究，目前有許多工具、平臺(tái)可資利用，而用于低功耗編譯方面的基礎(chǔ)設(shè)施還比較少. 以上三點(diǎn)的存在，一定程度上提高了進(jìn)行低功耗編譯研究的門檻，使得研究效率難以提高.就低功耗編譯技術(shù)本身而言，尚存在以下方面的缺憾：一是普遍缺乏對(duì)提出的低功耗編譯技術(shù)的系統(tǒng)評(píng)價(jià). 通常，驗(yàn)證了編譯技術(shù)對(duì)降低某部件功耗的有效性，但沒(méi)有考慮對(duì)對(duì)其它部件乃至整個(gè)系統(tǒng)的影響. 二是有些采用的功耗模型為理想的理論模型或?qū)嶋H硬件的簡(jiǎn)化抽象，與實(shí)際情況有所偏差，一定

25、程度上影響了實(shí)驗(yàn)驗(yàn)證的可信度. 三是現(xiàn)有的低功耗編譯技術(shù)大多就某種程序結(jié)構(gòu)進(jìn)行優(yōu)化，對(duì)一個(gè)應(yīng)用程序而言，如何將其劃分為各種結(jié)構(gòu)，分別使用合適的優(yōu)化技術(shù)，以及各種優(yōu)化之間的相互作用和對(duì)整體的影響，都還沒(méi)有深入探討.隨著研究的發(fā)展，我們認(rèn)為低功耗編譯的研究今后將呈現(xiàn)出如下趨勢(shì)：a. 對(duì)軟件功耗模型的改進(jìn)與完善，功耗模型有不同的粒度，指令級(jí)功耗模型較精確，但又太復(fù)雜，體系結(jié)構(gòu)級(jí)和功能級(jí)功耗模型雖快捷但又過(guò)簡(jiǎn)略.為適應(yīng)不同的低功耗編譯技術(shù)構(gòu)造簡(jiǎn)潔高效的功耗模型，始終是驗(yàn)證和指導(dǎo)低功耗編譯發(fā)展所必須的。b. 針對(duì)不同的體系結(jié)構(gòu)的低功耗編譯實(shí)現(xiàn)的研究，即針對(duì)單線程與多線程、嵌入式與非嵌入式、實(shí)時(shí)與非實(shí)時(shí)、恒有電源與電池電源等不同的體系結(jié)構(gòu)的特點(diǎn)，來(lái)實(shí)現(xiàn)低功耗編譯，比如對(duì)使用電池的硬件（主要用在手持設(shè)備中），其編譯優(yōu)