絕對(duì)碼與相對(duì)碼的變換原理以及芯片電路精編版_第1頁(yè)
絕對(duì)碼與相對(duì)碼的變換原理以及芯片電路精編版_第2頁(yè)
絕對(duì)碼與相對(duì)碼的變換原理以及芯片電路精編版_第3頁(yè)
絕對(duì)碼與相對(duì)碼的變換原理以及芯片電路精編版_第4頁(yè)
絕對(duì)碼與相對(duì)碼的變換原理以及芯片電路精編版_第5頁(yè)
已閱讀5頁(yè)，還剩10頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶(hù)提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

n絕對(duì)碼一相對(duì)碼之間的關(guān)系為 n根據(jù)上述關(guān)系，絕對(duì)碼與相對(duì)碼（差分碼）可以 相互轉(zhuǎn)換。 1 kkk bab 絕對(duì)碼一相對(duì)碼變換關(guān)系 n若假設(shè)絕對(duì)碼記為aK，相對(duì)碼記為bK，絕對(duì)碼一 相對(duì)碼變換電路如下圖所示 k a 1k b k b k a k b 1k b 圖（a）（b）分別為絕對(duì)碼變?yōu)橄鄬?duì)碼的電路及波形 絕對(duì)碼變換成相對(duì)碼的電路圖 b a c d n用D觸發(fā)器作為碼元延遲器。由于異或門(mén) 為組合邏輯器件，其輸出信號(hào)可能出現(xiàn) 冒險(xiǎn)現(xiàn)象，為了克服冒險(xiǎn)現(xiàn)象，在后面 增加一個(gè)D觸發(fā)器則可保證正確的絕相變 換信號(hào)輸出。 CMOS異或門(mén)電路 n上圖為CMOS異或門(mén)電路。它由一級(jí)或非 門(mén)和一級(jí)與或非門(mén)組成。或非門(mén)的輸出 和與或非門(mén)的輸出L即為輸入A、B的異或異或 TSPC 正沿觸發(fā)寄存器正沿觸發(fā)寄存器 TSPC中包括邏輯 CMOS異或門(mén)邏輯 PUN PDN PUN PDN 參考文獻(xiàn) n1.數(shù)字集成電路 n2.CMOS數(shù)字電路基礎(chǔ) n3.絕對(duì)碼到相對(duì)碼 15 結(jié)束語(yǔ)結(jié)束語(yǔ)

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論