畢業(yè)設(shè)計(jì)（論文）基于DDS的正弦信號(hào)發(fā)生器的設(shè)計(jì)

1、1 引言信號(hào)發(fā)生器是指產(chǎn)生所需參數(shù)的電測(cè)試信號(hào)的儀器。按信號(hào)波形可分為正弦信號(hào)、函數(shù)（波形）信號(hào)、脈沖信號(hào)和隨機(jī)信號(hào)發(fā)生器等四大類。信號(hào)發(fā)生器又稱信號(hào)源或振蕩器，各種波形曲線均可以用三角函數(shù)方程式來表示。能夠產(chǎn)生多種波形，如三角波、鋸齒波、矩形波（含方波）、正弦波的電路被稱為函數(shù)信號(hào)發(fā)生器。在生產(chǎn)實(shí)踐和科技領(lǐng)域中有著廣泛的應(yīng)用。信號(hào)發(fā)生器在電路實(shí)驗(yàn)和設(shè)備檢測(cè)中具有十分廣泛的用途。例如在通信、廣播、電視系統(tǒng)中，都需要射頻（高頻）發(fā)射，這里的射頻波就是載波，把音頻（低頻）、視頻信號(hào)或脈沖信號(hào)運(yùn)載出去，就需要能夠產(chǎn)生高頻的振蕩器7。在工業(yè)、農(nóng)業(yè)、生物醫(yī)學(xué)等領(lǐng)域內(nèi)，如高頻感應(yīng)加熱、熔煉、淬火、超聲診斷

2、、核磁共振成像等，都需要功率或大或小、頻率或高或低的振蕩器。正弦信號(hào)發(fā)生器的實(shí)現(xiàn)方法通常有以下幾種：（1）用分立元件組成的信號(hào)發(fā)生器：通常是單函數(shù)發(fā)生器且頻率不高，其工作不很穩(wěn)定，不易調(diào)試。 （2）采用傳統(tǒng)的直接頻率合成法直接合成。利用混頻器、倍頻器、分頻器和帶通濾波器完成對(duì)頻率的算術(shù)運(yùn)算。由于采用大量的倍頻、分頻、混頻和濾波環(huán)節(jié)，導(dǎo)致直接頻率合成器的結(jié)構(gòu)復(fù)雜，體積龐大，成本高，而且容易產(chǎn)生過多的雜散分量，難以達(dá)到較高的頻譜純度。 （3）采用鎖相環(huán)間接頻率合成 (phase lock loop簡(jiǎn)稱pll)。雖然具有工作頻率高、寬帶、頻譜質(zhì)量好的優(yōu)點(diǎn)，但由于鎖相環(huán)本身是一個(gè)惰性環(huán)節(jié)，鎖定時(shí)間較長(zhǎng)

3、，故頻率轉(zhuǎn)換時(shí)間較長(zhǎng)。另外，由模擬方法合成的正弦波的參數(shù)(如幅度、頻率和相位等)都很難控制，不易實(shí)現(xiàn)2。 （4）用專用直接數(shù)字合成（direct digital synthesizer簡(jiǎn)稱dds）芯片的信號(hào)發(fā)生器：能產(chǎn)生任意波形并達(dá)到很高的頻率。用隨機(jī)讀/寫存儲(chǔ)器ram存儲(chǔ)所需波形的量化數(shù)據(jù)，按照不同頻率要求，以頻率控制字k為步進(jìn)對(duì)相位增量進(jìn)行累加，以累加相位值作為地址碼讀取存在存儲(chǔ)器內(nèi)的波形數(shù)據(jù)，經(jīng)d/a轉(zhuǎn)換和幅度控制，再濾波即可得所需波形。由于dds具有相對(duì)帶寬很寬，頻率轉(zhuǎn)換時(shí)間極短(可小于20微妙)，頻率分辨率高，全數(shù)字化結(jié)構(gòu)便于集成以及輸出相位連續(xù)，頻率、相位和幅度均可實(shí)現(xiàn)程控。與傳統(tǒng)

4、的頻率合成相比，dds有如下優(yōu)點(diǎn)：頻率切換時(shí)間短dds的頻率轉(zhuǎn)換可以近似認(rèn)為是即時(shí)的，這是因?yàn)樗南辔恍蛄性跁r(shí)間上是離散的，在頻率控制字k改變以后，要經(jīng)過一個(gè)時(shí)鐘周期之后才能按照新的相位增量增加，所以也可以說它的頻率轉(zhuǎn)換時(shí)間就是頻率控制字的傳輸時(shí)間，即一個(gè)時(shí)鐘周期=1/。如果 =10mhz，轉(zhuǎn)換時(shí)間即為100ns，當(dāng)時(shí)鐘頻率進(jìn)一步提高，轉(zhuǎn)換時(shí)間將會(huì)更短，但再短也不能少于數(shù)門電路的延遲時(shí)間。目前，集成dds產(chǎn)品的頻率轉(zhuǎn)換時(shí)間可達(dá)10ns的量級(jí)，這是目前常用的鎖相頻率合成技術(shù)無法做到的。頻率分辨率高dds的最低輸出頻率 = = / m=/，也就是它的最小頻率步進(jìn)量,其中n為相位累加器的位數(shù)，可見只

5、要相位累加器有足夠的字長(zhǎng)，實(shí)現(xiàn)非常精密的分辨率沒有多大的困難。例如可以實(shí)現(xiàn)hz，mhz甚至hz的頻率分辨率，而傳統(tǒng)的頻率合成技術(shù)要實(shí)現(xiàn)這樣的頻率分辨率十分困難，甚至是不可能的 。相位變化連續(xù)dds改變輸出頻率實(shí)際上改變的是每次的相位增量，即改變相位的增產(chǎn)速度。當(dāng)頻率控制字由k1變?yōu)閗2之后，它是在己有的積累相位nk1之上，再?zèng)]次累加k2，相位函數(shù)的曲線是連續(xù)的，只是在改變頻率的瞬間其斜率發(fā)生了突變，因而保持了輸出信號(hào)相位的連續(xù)性。具有低相位噪聲和低漂移dds系統(tǒng)中合成信號(hào)的頻率穩(wěn)定度直接由參考源的頻率穩(wěn)定度決定，合成信號(hào)的相位噪聲與參考源的相位噪聲相同。而在大多數(shù)dds系統(tǒng)應(yīng)用中，一般由固定的

6、晶振來產(chǎn)生基準(zhǔn)頻率，所以其具有極好的相位噪聲和漂移特性。易于集成、易于調(diào)整dds中除了d/a轉(zhuǎn)換和濾波器之外，幾乎所有的部件都屬于數(shù)字信號(hào)處理器件，不需要任何調(diào)整?？梢援a(chǎn)生任意波形用專用直接數(shù)字合成dds芯片的信號(hào)發(fā)生器，能產(chǎn)生正弦波、方波、三角波，鋸齒波等任意波形。2 系統(tǒng)方案的設(shè)計(jì)與論證2.1 系統(tǒng)的設(shè)計(jì)要求 本系統(tǒng)通過dds（direct digital synthesizer）芯片ad9850以及一個(gè)單片機(jī)來設(shè)計(jì)一個(gè)正弦信號(hào)發(fā)生器。本設(shè)計(jì)的指標(biāo)要求如下： （1）利用dds產(chǎn)生單頻正弦信號(hào)； （2）正弦波輸出頻率范圍：1khz10mhz； （3）掃頻輸出頻率范圍為1k10mhz，輸出電壓

7、范圍為0.1v2v; （4）具有頻率設(shè)置功能，步進(jìn)為1khz。 2.2 方案論證2.2.1 系統(tǒng)總體方案論證方案一:采用數(shù)控電壓控制的壓控振蕩器（voltage-controlled oscillator簡(jiǎn)稱vco）。運(yùn)用電感和變?nèi)荻O管構(gòu)成lc 正弦諧振電路,通過微處理器改變變?nèi)荻O管的控制電壓,達(dá)到電容值改變,從而實(shí)現(xiàn)正弦信號(hào)輸出頻率的數(shù)字控制. 但目前變?nèi)荻O管的變?nèi)荼茸畲笾荒苓_(dá)到9倍或10倍,根據(jù)可知, / 為3 左右,即vco輸出的頻率的變化范圍大約為至3。因此,數(shù)控vco 的頻率變化范圍不寬,很難達(dá)到1 khz10 mhz 范圍要求。 方案二：用8位51單片機(jī)為主要控制單元，使用傳

8、統(tǒng)的鎖相頻率合成方法。通過motorola公司生產(chǎn)的芯片ic145152，壓控振蕩器搭接的鎖相環(huán)電路輸出穩(wěn)定性極好的正弦波，再利用過零比較器轉(zhuǎn)換成方波，積分電路轉(zhuǎn)換成三角波。雖然鎖相環(huán)（pll）可以實(shí)現(xiàn)各種頻率的合成，但是要求頻率范圍在1 khz10 mhz頻率分辨率為1khz的正弦信號(hào)設(shè)計(jì)很困難，且電路復(fù)雜，干擾因素多，故而不易實(shí)現(xiàn)。pll設(shè)計(jì)系統(tǒng)結(jié)構(gòu)如圖1所示：mc145152at89s52鍵盤顯示寬帶運(yùn)放調(diào)制信號(hào)基波信號(hào)模擬乘法器voc數(shù)據(jù)選擇器圖1 pll設(shè)計(jì)系統(tǒng)結(jié)構(gòu) 方案三：以8位51單片機(jī)為主要控制單元，采用專用的dds 芯片, ad 公司生產(chǎn)的dds專用芯片ad9850,輸出的信

9、號(hào)頻帶寬,最大能輸出50mhz的正弦波信號(hào),精度達(dá)0.04 hz。芯片外圍電路簡(jiǎn)單,功耗低,性價(jià)比高。而且ad9850 的相位也可以通過寫入控制字進(jìn)行控制,可以方便地實(shí)現(xiàn)相移鍵控法（phase shift keying簡(jiǎn)稱psk）功能。dds系統(tǒng)方框圖如圖2所示：放大電路輸出電路ad9850主 控 芯 片at89s52lcd顯示鍵盤電 路圖2 dds系統(tǒng)方框圖以上三種方案綜合考慮，選擇方案三。2.2.2 單片機(jī)的選擇與論證方案一：spce061a是一款16位結(jié)構(gòu)的控制器，內(nèi)嵌32k字閃存flash，處理速度高，尤其適用于語音播報(bào)和識(shí)別等領(lǐng)域，是數(shù)字與語音識(shí)別與語音信號(hào)處理的理想產(chǎn)品，但其結(jié)構(gòu)復(fù)

10、雜，價(jià)格昂貴。方案二：at89s52是一個(gè)低功耗，高性能cmos8位單片機(jī)，它把構(gòu)成計(jì)算機(jī)的中央處理器cpu、存儲(chǔ)器、寄存器、i/o接口制作在一塊集成電路芯片中，從而構(gòu)成較為完整的計(jì)算機(jī)、而且其價(jià)格便宜。以上兩種方案經(jīng)過綜合考慮選擇at89s52作為本系統(tǒng)設(shè)計(jì)的理想單片機(jī)。2.2.3 顯示方案論證方案一：采用led數(shù)碼管。led數(shù)碼管由8個(gè)發(fā)光二極管組成，每只數(shù)碼管輪流顯示各自的字符。由于人眼具有視覺暫留特性，當(dāng)每只數(shù)碼管顯示的時(shí)間間隔小于1/16s時(shí)人眼感覺不到閃動(dòng)，看到的是每只數(shù)碼管常亮。使用數(shù)碼管顯示編程較易，但要顯示內(nèi)容多，而且數(shù)碼管不能顯示字母。方案二：采用液晶lcd1602顯示，可

11、以顯示所有字符及自定義字符，并能同時(shí)顯示多組數(shù)據(jù)漢字，字符清晰。由于自身具有控制器，不但可以減輕主單片機(jī)的負(fù)擔(dān)，而且可以實(shí)現(xiàn)菜單驅(qū)動(dòng)方式的顯示結(jié)果，實(shí)現(xiàn)編輯模塊全屏幕編輯的功能，達(dá)到友好的人機(jī)界面。用液晶1602顯示，能解決led只能顯示數(shù)字等幾個(gè)簡(jiǎn)單字符的缺點(diǎn)，接口電路簡(jiǎn)單，性能好，效果多，控制方便，顯示的方式多。比較上述兩種方案，采用方案二。3 模塊原理與芯片介紹3.1 模塊原理3.1.1 dds模塊原理dds的工作原理是以數(shù)控振蕩器的方式產(chǎn)生頻率、相位可控制的正弦波。電路包括基準(zhǔn)時(shí)鐘、頻率累加器、相位累加器、幅度/相位轉(zhuǎn)換電路、d/a轉(zhuǎn)換器和低通濾波器。頻率累加器對(duì)輸入信號(hào)進(jìn)行累加運(yùn)算，

12、產(chǎn)生頻率控制數(shù)據(jù)x（frequency data或相位步進(jìn)量）。相位累加器由n位全加器和n位累加寄存器級(jí)聯(lián)而成，對(duì)代表頻率的2進(jìn)制碼進(jìn)行累加運(yùn)算，是典型的反饋電路，產(chǎn)生累加結(jié)果y。幅度/相位轉(zhuǎn)換電路實(shí)質(zhì)上是一個(gè)波形寄存器，以供查表使用。讀出的數(shù)據(jù)送入d/a轉(zhuǎn)換器和低通濾波器5。dds的理論基礎(chǔ)是nyquist抽樣定理。抽樣定理內(nèi)容是：當(dāng)抽樣頻率大于等于模擬信號(hào)頻率的2倍時(shí)，可以由抽樣得到的離散信號(hào)無失真地恢復(fù)原始信號(hào)。在dds中，這個(gè)過程被顛倒過來了。dds不是對(duì)一個(gè)模擬信號(hào)進(jìn)行抽樣，而是一個(gè)假定抽樣過程已經(jīng)發(fā)生且抽樣的值已經(jīng)量化完成，如何通過某種映射把已經(jīng)量化的數(shù)值送到d/a及后級(jí)的低通濾波

13、器重建原始信號(hào)的問題。dds正弦輸出原理框圖如圖3所示：頻率控制字相位累加器波形乘儲(chǔ)器數(shù)模轉(zhuǎn)換器低通濾波器圖3 正弦輸出的dds原理框圖對(duì)于計(jì)數(shù)容量為2n相位累加器和具有m個(gè)相位取樣點(diǎn)的正弦波波形存儲(chǔ)器，若頻率控制字為k，輸出信號(hào)頻率為，參考時(shí)鐘頻率為，則dds系統(tǒng)輸出信號(hào)的頻率為 =k/；輸出信號(hào)頻率的頻率分辨率為=/由奈奎斯特采樣定理可知，dds輸出的最大頻率為=/2頻率控制字可由以上公式推出：k=f o/。根據(jù)nyquist 準(zhǔn)則, 允許輸出的最高頻率為 =/2 , 但考慮到低通濾波器的特性和設(shè)計(jì)難度以及對(duì)輸出信號(hào)雜散的抑制,實(shí)際輸出的最高頻率仍能達(dá)到0.4?？梢?dds 具有輸出頻率相

14、對(duì)帶寬較寬的特點(diǎn)。dds 的頻率精度由相位累加器的位數(shù)n 決定。理論上,只要增加相位累加器的位數(shù)n 即可獲得任意小的頻率分辨率。目前,大多數(shù)dds 的分辨率在1hz 數(shù)量級(jí),許多可達(dá)到0. 001hz。dds 的諸多優(yōu)點(diǎn)使它得到了非常廣泛的應(yīng)用,現(xiàn)在國外已經(jīng)有許多非常成熟的dds 芯片。如美國qualcomm公司的q2334，q2220；stanford公司的stel-1175，stel-1180；ad公司的ad7008，ad9850，ad9854，ad9850，ad7329，ti公司的tlc548，tlc549，tlv5616，tlv5580等。其中,ad9850 是美國ad公司生產(chǎn)的一款典

15、型的dds 芯片。它的最高時(shí)鐘為125mhz。然而，ad9851內(nèi)部有六倍頻器，工作時(shí)鐘可達(dá)200m。本正弦信號(hào)發(fā)生器的設(shè)計(jì)正是用ad9850 作為dds 的核心，外部晶振為100mhz。本系統(tǒng)設(shè)計(jì)的dds模塊的pcb圖如圖4所示：圖4 dds模塊的pcb圖3.1.2 液晶顯示模塊液晶模塊采用的是液晶lcd1602字符型液晶，字符型液晶顯示模塊是一種專門用于顯示字母、數(shù)字、符號(hào)等點(diǎn)陣式lcd，目前常用16*1，16*2，20*2和40*2行等的模塊。1602液晶模塊內(nèi)部的字符發(fā)生存儲(chǔ)器（cgrom)已經(jīng)存儲(chǔ)了160個(gè)不同的點(diǎn)陣字符圖形，這些字符有：阿拉伯?dāng)?shù)字、英文字母的大小寫、常用的符號(hào)、和日

16、文假名等，每一個(gè)字符都有一個(gè)固定的代碼，比如大寫的英文字母“a”的代碼是01000001b（41h），顯示時(shí)模塊把地址41h中的點(diǎn)陣字符圖形顯示出來，我們就能看到字母“a”，1602lcd分為帶背光和不帶背光兩種，基控制器大部分為hd44780，帶背光的比不帶背光的厚，是否帶背光在應(yīng)用中并無差別，兩者尺寸差別如圖5所示。圖5 液晶模塊圖 1602lcd主要技術(shù)參數(shù)如表1所示。表1 1602lcd主要技術(shù)參數(shù)性能指標(biāo)參數(shù)顯示容量162個(gè)字符芯片工作電壓4.55.5v工作電流2.0ma(5.0v)模塊最佳工作電壓5.0v字符尺寸2.954.35(wh)mm引腳功能說明1602lcd采用標(biāo)準(zhǔn)的14腳

17、（無背光）或16腳（帶背光）接口，各引腳接口說明如表2所示:表2 1602lcd引腳接口說明編號(hào)符號(hào)引腳說明編號(hào)符號(hào)引腳說明1vss電源地9d2data 1/02vdd電源正極10d3data 1/03vl液晶顯示偏壓11d4data 1/04rs數(shù)據(jù)/命令選擇12d5data 1/05r/w讀/寫選擇13d6data 1/06e使能信號(hào)14d7data 1/07d0data 1/015bla背光源正極8d1data 1/016blk背光源負(fù)極第1腳：vss為地電源。第2腳：vdd接5v正電源。第3腳：vl為液晶顯示器對(duì)比度調(diào)整端，接正電源時(shí)對(duì)比度最弱，接地時(shí)對(duì)比度最高，對(duì)比度過高時(shí)會(huì)產(chǎn)生“鬼

18、影”，使用時(shí)可以通過一個(gè)10k的電位器調(diào)整對(duì)比度。第4腳：rs為寄存器選擇，高電平時(shí)選擇數(shù)據(jù)寄存器、低電平時(shí)選擇指令寄存器。第5腳：r/w為讀寫信號(hào)線，高電平時(shí)進(jìn)行讀操作，低電平時(shí)進(jìn)行寫操作。當(dāng)rs和r/w共同為低電平時(shí)可以寫入指令或者顯示地址，當(dāng)rs為低電平r/w為高電平時(shí)可以讀忙信號(hào)，當(dāng)rs為高電平r/w為低電平時(shí)可以寫入數(shù)據(jù)。第6腳：e端為使能端，當(dāng)e端由高電平跳變成低電平時(shí)，液晶模塊執(zhí)行命令。第714腳：d0d7為8位雙向數(shù)據(jù)線。第15腳：背光源正極。第16腳：背光源負(fù)極。 lcd1602液晶顯示模塊直接與單片機(jī)at89s52相連接，其接線原理圖6如下：圖6 lcd接線原理圖3.2 芯

19、片介紹3.2.1 芯片at89s52介紹at89s52是一個(gè)低功耗，高性能cmos 8位單片機(jī)，片內(nèi)含8k bytes isp(in-system programmable)的可反復(fù)擦寫1000次的flash只讀程序存儲(chǔ)器，器件采用atmel公司的高密度、非易失性存儲(chǔ)技術(shù)制造，兼容標(biāo)準(zhǔn) mcs-51指令系統(tǒng)及80c51引腳結(jié)構(gòu)，芯片內(nèi)集成了通用8位中央處理器和isp flash存儲(chǔ)單元，功能強(qiáng)大的微型計(jì)算機(jī)的at89s52可為許多嵌入式控制應(yīng)用系統(tǒng)提供高性價(jià)比的解決方案。at89s522具有如下特點(diǎn)：40個(gè)引腳，8k bytes flash片內(nèi)程序存儲(chǔ)器，256 bytes的隨機(jī)存取數(shù)據(jù)存儲(chǔ)器

20、（ram），32個(gè)外部雙向輸入/輸出（i/o）口，5個(gè)中斷優(yōu)先級(jí)2層中斷嵌套中斷，2個(gè)16位可編程定時(shí)計(jì)數(shù)器,2個(gè)全雙工串行通信口，看門狗（wdt）電路，片內(nèi)時(shí)鐘振蕩器。at89s52功能引腳圖如圖7所示：圖7 at89s52引腳圖at89s52單片機(jī)主要功能特性： 與mcs-51單片機(jī)產(chǎn)品兼容 8k字節(jié)在系統(tǒng)可編程flash存儲(chǔ)器 1000次擦寫周期 全靜態(tài)操作：0hz33hz 三級(jí)加密程序存儲(chǔ)器 32個(gè)可編程i/o口線 三個(gè)16位定時(shí)器/計(jì)數(shù)器 八個(gè)中斷源 全雙工uart串行通道 低功耗空閑和掉電模式 掉電后中斷可喚醒 看門狗定時(shí)器 雙數(shù)據(jù)指針 掉電標(biāo)識(shí)符單片機(jī)at89s52的接口及引腳功

21、能：（1）：接+5v電源。 （2）：接電源地。(3)p0 口：p0口是一個(gè)8位漏極開路的雙向i/o口。作為輸出口，每位能驅(qū)動(dòng)8個(gè)ttl邏輯電平。對(duì)p0端口寫“1”時(shí)，引腳用作高阻抗輸入。當(dāng)訪問外部程序和數(shù)據(jù)存儲(chǔ)器時(shí)，p0口也被作為低8位地址/數(shù)據(jù)復(fù)用。在這種模式下，p0具有內(nèi)部上拉電阻。在 flash編程時(shí)，p0口也用來接收指令字節(jié)；在程序校驗(yàn)時(shí)，輸出指令字節(jié)。程序校驗(yàn)時(shí)，需要外部上拉電阻。(4)p1 口：p1 口是一個(gè)具有內(nèi)部上拉電阻的8 位雙向i/o 口，p1 輸出緩沖器能驅(qū)動(dòng)4 個(gè)ttl 邏輯電平。對(duì)p1 端口寫“1”時(shí)，內(nèi)部上拉電阻把端口拉高，此時(shí)可以作為輸入口使用。作為輸入使用時(shí)，被

22、外部拉低的引腳由于內(nèi)部電阻的原因，將輸出電流（iil）。在flash編程和校驗(yàn)時(shí)，p1口接收低8位地址字節(jié)。此外，p1.0和p1.2分別作定時(shí)器/計(jì)數(shù)器2的外部計(jì)數(shù)輸入（p1.0/t2）和時(shí)器/計(jì)數(shù)器2的觸發(fā)輸入（p1.1/t2ex），具體引腳功能如表3所示。表3 p1口引腳及其功能引腳號(hào)第二功能p1.0t2（定時(shí)器/計(jì)數(shù)器t2的外部計(jì)數(shù)輸入），時(shí)鐘輸出p1.1t2ex（定時(shí)器/計(jì)數(shù)器t2的捕捉/重載觸發(fā)信號(hào)和方向控制）p1.5mosi（在系統(tǒng)編程用）p1.6miso（在系統(tǒng)編程用）p1.7sck（在系統(tǒng)編程用）（5）p2 口：p2 口是一個(gè)具有內(nèi)部上拉電阻的8 位雙向i/o 口，p2 輸出緩

23、沖器能驅(qū)動(dòng)4 個(gè)ttl 邏輯電平。對(duì)p2 端口寫“1”時(shí)，內(nèi)部上拉電阻把端口拉高，此時(shí)可以作為輸入口使用。作為輸入使用時(shí)，被外部拉低的引腳由于內(nèi)部電阻的原因，將輸出電流。（6）p3 口：p3 口是一個(gè)具有內(nèi)部上拉電阻的8 位雙向i/o 口，p2 輸出緩沖器能驅(qū)動(dòng)4 個(gè)ttl 邏輯電平。對(duì)p3 端口寫“1”時(shí)，內(nèi)部上拉電阻把端口拉高，此時(shí)可以作為輸入口使用。作為輸入使用時(shí)，被外部拉低的引腳由于內(nèi)部電阻的原因，將輸出電流。其引腳功能如表4所示。表4 p3口引腳及其功能引腳號(hào)第二功能p3.0rxd（串行輸入）p3.1txd（串行輸出）p3.2 (外部中斷0)p3.3 (外部中斷0)p3.4t0（定時(shí)

24、器0外部輸入）p3.5t1（定時(shí)器1外部輸入）p3.6 (外部數(shù)據(jù)存儲(chǔ)器寫選通)p3.7 (外部數(shù)據(jù)存儲(chǔ)器寫選通)（7）rst: 復(fù)位輸入。晶振工作時(shí)，rst腳持續(xù)2 個(gè)機(jī)器周期高電平將使單片機(jī)復(fù)位?？撮T狗計(jì)時(shí)完成后，rst 腳輸出96 個(gè)晶振周期的高電平。特殊寄存器auxr(地址8eh)上的disrto位可以使此功能無效。disrto默認(rèn)狀態(tài)下，復(fù)位高電平有效。（8）ale/：地址鎖存控制信號(hào)（ale）是訪問外部程序存儲(chǔ)器時(shí)，鎖存低8 位地址的輸出脈沖。在flash編程時(shí)，此引腳（）也用作編程輸入脈沖。在一般情況下，ale 以晶振六分之一的固定頻率輸出脈沖，可用來作為外部定時(shí)器或時(shí)鐘使用。然

25、而，特別強(qiáng)調(diào)，在每次訪問外部數(shù)據(jù)存儲(chǔ)器時(shí)，ale脈沖將會(huì)跳過。如果需要，通過將地址為8eh的sfr的第0位置“1”，ale操作將無效。這一位置“1”，ale 僅在執(zhí)行movx 或movc指令時(shí)有效。否則，ale 將被微弱拉高。這個(gè)ale 使能標(biāo)志位（地址為8eh的sfr的第0位）的設(shè)置對(duì)微控制器處于外部執(zhí)行模式下無效。（9）:外部程序存儲(chǔ)器選通信號(hào)（）是外部程序存儲(chǔ)器選通信號(hào)。當(dāng) at89s52從外部程序存儲(chǔ)器執(zhí)行外部代碼時(shí)，在每個(gè)機(jī)器周期被激活兩次，而在訪問外部數(shù)據(jù)存儲(chǔ)器時(shí)，將不被激活。（10）/vpp:訪問外部程序存儲(chǔ)器控制信號(hào)。為使能從0000h 到ffffh的外部程序存儲(chǔ)器讀取指令，必

26、須接gnd。為了執(zhí)行內(nèi)部程序指令，應(yīng)該接vcc。在flash編程期間，也接收12伏vpp電壓。（11）xtal1:振蕩器反相放大器和內(nèi)部時(shí)鐘發(fā)生電路的輸入端。（12）xtal2:振蕩器反相放大器的輸出端。3.2.2 芯片ad9850介紹ad9850是美國ad公司生產(chǎn)的高集成度dds芯片，采用cmos工藝，其功耗在33 v供電時(shí)僅為155mw，擴(kuò)展工業(yè)級(jí)溫度范圍為-4080，采用28引腳的ssop表面封裝形式。ad9850內(nèi)含可編程dds系統(tǒng)和高速比較器，能實(shí)現(xiàn)全數(shù)字編程控制的頻率合成?？删幊蘢ds系統(tǒng)的核心是相位累加器，它由一個(gè)加法器和一個(gè)n位相位寄存器組成，n一般為2432。每來一個(gè)外部參考

27、時(shí)鐘，相位寄存器便以步長(zhǎng)m遞加。相位寄存器的輸出與相位控制字相加后可輸入到正弦查詢表地址上。正弦查詢表包含一個(gè)正弦波周期的數(shù)字幅度信息，每一個(gè)地址對(duì)應(yīng)正弦波中0360。范圍的一個(gè)相位點(diǎn)。查詢表把輸入地址的相位信息映射成正弦波幅度信號(hào)，然后驅(qū)動(dòng)dac以輸出模式量。相位寄存器每過2n/m 個(gè)外部參考時(shí)鐘后返回到初始狀態(tài)一次，相位地正弦查詢表每消費(fèi)品一個(gè)循環(huán)也回到初始位置，從而使整個(gè)dds 系統(tǒng)輸出一個(gè)正弦波。輸出的正弦波周期 =2n/m，頻率=m/2n，、 分別為外部參考時(shí)鐘的周期和頻率。在125 mhz的系統(tǒng)時(shí)鐘下，ad9850中32位的頻率字輸入可使輸出信號(hào)的頻率分辨率達(dá)到0029 hz，并具

28、有5位的相位字輸入，允許相位按增量180，90，45，225，1125或這些值的組合進(jìn)行調(diào)整。芯片對(duì)輸入的標(biāo)準(zhǔn)正弦波，進(jìn)行直接數(shù)字合成。輸入信號(hào)頻率最高為fclk=125 mhz，可生成0fclk2范圍內(nèi)的任意頻率的正弦波和方波。ad9850在接上時(shí)鐘電路之后，就可以產(chǎn)生一個(gè)頻率和幅值都可編程控制的模擬正弦波輸出，此正弦波可直接用作信號(hào)發(fā)生器，或者經(jīng)過內(nèi)部的高速比較器轉(zhuǎn)換為方波輸出。ad9850的組成框如圖8所示：微機(jī)控制相 位控 制 字頻 率控 制 字相位累加器相位寄存器dac正 弦查詢表lpf比較器圖8 ad9850的組成框圖圖4中層虛線內(nèi)是一個(gè)完整的可編程dds 系統(tǒng)，外層虛線內(nèi)包含了a

29、d9850 的主要組成部分。ad9850 的各引腳功能和引腳排列如圖9所示。圖9 ad9850引腳圖d0d7：8 位數(shù)據(jù)輸入口，可給內(nèi)部寄存器裝入40 位控制數(shù)據(jù)。w-clk：字裝入信號(hào)，上升沿有效。fq-ud：頻率更新控制信號(hào)，時(shí)鐘上升沿確認(rèn)輸入數(shù)據(jù)有效。clkin：外部參考時(shí)鐘輸入。agnd：模擬地。avdd：模擬電源(+5)。dgnd：數(shù)字地。dvdd：數(shù)字電源(+5)。rset、dac：外部復(fù)位連接端。qout：內(nèi)部比較器負(fù)向輸出端。qoutb：內(nèi)部比較器正向輸出端。vinn：內(nèi)部比較器的負(fù)向輸入端。vinp：內(nèi)部比較器的正向輸入端。dacbl：dac 旁路連接端。ioutb：“互補(bǔ)”

30、dac 輸出。iout：內(nèi)部dac 輸出端。reset：復(fù)位端。3.2.3 運(yùn)算放大器op37介紹op37芯片是一種低噪聲，非斬波穩(wěn)零的單運(yùn)算放大器集成電路。由于op37具有非常低的輸入失調(diào)電壓（10nv）,所以op37在很多場(chǎng)合不需要額外的調(diào)零措施。op37也具有輸入偏置電流低和開環(huán)增益高的特點(diǎn)，這種低失調(diào)、高開環(huán)增益的特性使得op37 特別適用于高增益的測(cè)量設(shè)備和放大傳感器的微弱信號(hào)等方面。同時(shí)，op37的增益帶寬積為63mhz，可用于高頻信號(hào)電路中。，由于本系統(tǒng)中方波信號(hào)帶寬為4mhz，而op37的帶寬達(dá)到了63mhz，用op37足夠可以實(shí)現(xiàn)了。 （1）主要特點(diǎn)：超低偏壓：150uv最大

31、；低輸入偏置電流：1.8na；低失調(diào)電壓漂移：0.2n uv/；超穩(wěn)定，時(shí)間：2uv/month最大；高電源電壓范圍：3v至22v。高開環(huán)增益：1.8萬；優(yōu)秀的cmrr：126db（供11v電壓）（2）管腳介紹：1和8為偏置平衡，2為反向輸入端，3為正向輸入端，4接負(fù)電源，5空腳，6為輸出，7接正電源。op07管腳圖如圖10所示：圖10 op37管腳圖4 正弦信號(hào)發(fā)生器的設(shè)計(jì)4.1 單元電路設(shè)計(jì)4.1.1單片機(jī)at89s52的設(shè)計(jì)at89s52是一種低功耗、高性能cmos8位微控制器，具有8k 在系統(tǒng)可編程flash 存儲(chǔ)器。使用atmel 公司高密度非易失性存儲(chǔ)器技術(shù)制造，與工業(yè)80c51

32、產(chǎn)品指令和引腳完全兼容。片上flash允許程序存儲(chǔ)器在系統(tǒng)可編程，亦適于常規(guī)編程器。在單芯片上，擁有靈巧的8 位cpu 和在系統(tǒng)可編程flash，使得at89s52為眾多嵌入式控制應(yīng)用系統(tǒng)提供高靈活、超有效的解決方案。at89s52具有以下標(biāo)準(zhǔn)功能：8k字節(jié)flash，256字節(jié)ram，32 位i/o 口線，看門狗定時(shí)器，2 個(gè)數(shù)據(jù)指針，三個(gè)16 位定時(shí)器/計(jì)數(shù)器，一個(gè)6向量2級(jí)中斷結(jié)構(gòu)，全雙工串行口，片內(nèi)晶振及時(shí)鐘電路。另外，at89s52 可降至0hz 靜態(tài)邏輯操作，支持2種軟件可選擇節(jié)電模式?？臻e模式下，cpu停止工作，允許ram、定時(shí)器計(jì)數(shù)器、串口、中斷繼續(xù)工作。掉電保護(hù)方式下，ram

33、內(nèi)容被保存，振蕩器被凍結(jié)。單片機(jī)一切工作停止，直到下一個(gè)中斷或硬件復(fù)位為止。最小系統(tǒng)如圖11所示： 圖11 at89s52最小系統(tǒng)4.1.2 液晶顯示電路設(shè)計(jì)通過液晶1602顯示輸出波形的，通過dds模塊將輸出的模擬信號(hào)擬信號(hào)轉(zhuǎn)換成轉(zhuǎn)換成數(shù)字信號(hào)顯示在液晶上。液晶顯示電路如圖12所示：圖12 液晶顯示電路4.1.3 dds模塊設(shè)計(jì)設(shè)計(jì)dds模塊主要作用是讓它能夠產(chǎn)生正弦波，方波，三角波。本系統(tǒng)設(shè)計(jì)的dds 模塊由頻率控制字、相位累加器、正弦查詢表、d/ a 轉(zhuǎn)換器和低通濾波器組成。ad9850 輸出的階梯模擬電壓波, 最后由低通濾波器將其平滑為連續(xù)的正弦信號(hào)。然后經(jīng)過比較器。將正弦波轉(zhuǎn)換成方波

34、。正弦波，方波電路圖如圖13所示：圖13 正弦波、方波產(chǎn)生電路 由于dds模塊自身無法產(chǎn)生方波，所以通過轉(zhuǎn)換電路將方波轉(zhuǎn)換成三角波能產(chǎn)生方波的電路很多，如門電路，集成運(yùn)放或555定時(shí)器組成的多謝振蕩器均能產(chǎn)生方波。再經(jīng)過積分電路產(chǎn)生三角波，本系統(tǒng)采用的是有集成運(yùn)放op37組成的方波-三角波產(chǎn)生電路。（2）方波三角波轉(zhuǎn)換電路如圖14所示：圖14 方波三角波轉(zhuǎn)換電路4.1.4 正弦波的掃頻設(shè)計(jì)掃頻是指在一定范圍內(nèi)，頻率連續(xù)不斷的變化。掃描頻率是場(chǎng)頻和行頻統(tǒng)的統(tǒng)稱。場(chǎng)頻又稱為“垂直掃描頻率”或“刷新率” ，行頻又稱為“水平掃描頻率”，和掃描頻率密切相關(guān)的參數(shù)是顯示器的帶寬，場(chǎng)頻和行頻越高，帶寬就越大

35、，掃描頻率和帶寬是顯示器的一個(gè)綜合指標(biāo)，一定程度上反映了顯示器的定位。本系統(tǒng)主要是利用單片機(jī)來進(jìn)行編寫程序，通過按鍵控制來實(shí)現(xiàn)正弦波的掃頻。要求以1khz為步進(jìn)，從1khz30mhz實(shí)現(xiàn)掃頻。程序如下：if(k5=0) delay(15);if(k5=0)flag=1; while(flag) frequency_out_9850=frequency_out_9850+1000; write_9850(); delay(500); if(frequency_out_9850=30000000) flag=0;4.2 軟件設(shè)計(jì)流程本系統(tǒng)采用at89s52單片機(jī)，用模塊及外接電路來產(chǎn)生三種波形，并

36、通過編程來進(jìn)行掃頻以及波形頻率的改變。具體功能有：（1）以大、小步進(jìn)的頻率相加減；（2）各種參數(shù)的設(shè)定；（3）復(fù)位；（4）正弦波輸出掃頻，頻率范圍從1khz30mhz。軟件調(diào)試后，通過編程器下載到at89s52芯片中，然后插到系統(tǒng)中即可獨(dú)立完成所有的控制。系統(tǒng)軟件總體流程圖與lcd顯示流程圖分別如圖15和圖16所示：開 始初始化頻率設(shè)置dds控制正弦波輸出清 屏有 鍵按 下開 始lcd初始化等待lcd就緒檢查busy是否為0向lcd寫字母向lcd寫數(shù)據(jù)返回函數(shù)圖15總體流程圖 圖16 lcd顯示流程圖 5 正弦信號(hào)發(fā)生器的調(diào)試5.1測(cè)試儀器測(cè)量?jī)x器：穩(wěn)壓電源、示波器、數(shù)字萬用表。5.2 測(cè)試過

37、程首先，要編寫at89s52單片機(jī)程序，通過帶有下載器的單片機(jī)最小系統(tǒng)來調(diào)試程序。要實(shí)現(xiàn)任意頻率程序設(shè)計(jì)需要有如下模塊：?jiǎn)纹瑱C(jī)at89s52、液晶lcd1602、dds模塊、鍵盤。硬件調(diào)試分為模塊測(cè)試，主要有波形轉(zhuǎn)換電路，單片機(jī)at89s52、液晶lcd1602、dds模塊等。通過系統(tǒng)聯(lián)調(diào)，得出正弦波的系統(tǒng)參數(shù)。測(cè)試正弦波參數(shù)數(shù)據(jù)如表5所示：表5 測(cè)試正弦波參數(shù)數(shù)據(jù) 測(cè)試頻率幅值實(shí)際頻率頻率誤差測(cè)試頻率幅值實(shí)際頻率頻率誤差11.110200k1.261964k101.159.80.2500k1.214982k1001.22991800k1.188022k5001.3250221m1.119991k1k1.3399643m0.982.981k10k1.339.9915m0.854.991k50k1.3150.1210m0.81100100k1.2999.9011m0.7810.964k 圖17為所測(cè)正弦波，頻率范圍為1hz 15mhz，幅值范圍為0.1v2v。圖17正弦波圖形圖18為所測(cè)方波，其頻率范圍為1hz4mhz，幅值范圍為4v6v。圖18 方波圖形圖19為所測(cè)三角波，頻率范圍1hz1mhz，幅值范圍0.01v1v。圖19 三角波圖形圖20為所測(cè)正弦波掃頻信號(hào)，其頻率范圍1khz10mhz，幅值范圍0.1v2v。圖20 正弦波掃頻信號(hào)圖形