《微機(jī)接口存儲(chǔ)器》演示PPT

1、1第第7 7章章 半導(dǎo)體存儲(chǔ)器及其接口半導(dǎo)體存儲(chǔ)器及其接口教學(xué)重點(diǎn)n SRAM、ROM與與CPU的連接的連接除采用磁、光原理的輔存外，其它存儲(chǔ)除采用磁、光原理的輔存外，其它存儲(chǔ)器主要都是采用半導(dǎo)體存儲(chǔ)器器主要都是采用半導(dǎo)體存儲(chǔ)器本章介紹采用半導(dǎo)體存儲(chǔ)器及其組成主本章介紹采用半導(dǎo)體存儲(chǔ)器及其組成主存的方法存的方法2 半導(dǎo)體存儲(chǔ)器概述n存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)1、存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)n是指把各種不同存儲(chǔ)容量、存取速度和價(jià)格的存儲(chǔ)器按層次結(jié)構(gòu)組成多層存儲(chǔ)器，并通過管理軟件和輔助硬件有機(jī)組合成統(tǒng)一的整體，使所存放的程序和數(shù)據(jù)按層次分布在各種存儲(chǔ)器中2、常用的存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)n主 要 由 高

2、 速 緩 沖 存 儲(chǔ) 器Cache、主存儲(chǔ)器和輔助存儲(chǔ)器組成，如圖所示CPUCACHE主存（內(nèi)存）主存（內(nèi)存）輔存（外存）輔存（外存）3n存儲(chǔ)器的分類存儲(chǔ)器的分類n1、按存儲(chǔ)介質(zhì)分類n 半導(dǎo)體存儲(chǔ)器、磁表面存儲(chǔ)器、光表面存儲(chǔ)器n2、按存儲(chǔ)器的讀寫功能分類 隨機(jī)存取存儲(chǔ)器RAM：可讀可寫、斷電丟失 只讀存儲(chǔ)器ROM：正常只讀、斷電不丟失n3、按用途分類n 內(nèi)存儲(chǔ)器、外存儲(chǔ)器n4、按在微機(jī)系統(tǒng)中的作用分類n 主存儲(chǔ)器、輔助存儲(chǔ)器、高速緩沖存儲(chǔ)器n5、按制造工藝 雙極型：速度快、集成度低、功耗大 MOS型：速度慢、集成度高、功耗低4半導(dǎo)體存儲(chǔ)器的分類半導(dǎo)體半導(dǎo)體存儲(chǔ)器存儲(chǔ)器只讀存儲(chǔ)器只讀存儲(chǔ)器 （R

3、OM）隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器（RAM）靜態(tài)靜態(tài)RAM（SRAM）動(dòng)態(tài)動(dòng)態(tài)RAM（DRAM） 非易失非易失RAM（NVRAM）掩膜式掩膜式ROM一次性可編程一次性可編程ROM（PROM） 紫外線擦除可編程紫外線擦除可編程ROM（EPROM）電擦除可編程電擦除可編程ROM（EEPROM）5只讀存儲(chǔ)器ROMn掩膜掩膜ROM：信息制作在芯片中，不可更改信息制作在芯片中，不可更改nPROM：允許一次編程，此后不可更改允許一次編程，此后不可更改nEPROM：用紫外光擦除，擦除后可編程；用紫外光擦除，擦除后可編程；并允許用戶多次擦除和編程并允許用戶多次擦除和編程nEEPROM（E2PROM）：）：采用

4、加電方法在采用加電方法在線進(jìn)行擦除和編程，也可多次擦寫線進(jìn)行擦除和編程，也可多次擦寫nFlash Memory（閃存）：能夠快速擦寫的（閃存）：能夠快速擦寫的EEPROM，但只能按塊（，但只能按塊（Block）擦除）擦除6隨機(jī)讀寫存儲(chǔ)器RAM分類組成單元組成單元速度速度集成度集成度應(yīng)用應(yīng)用SRAM觸發(fā)器觸發(fā)器快快低低小容量系統(tǒng)小容量系統(tǒng)DRAM極間電容極間電容慢慢高高大容量系統(tǒng)大容量系統(tǒng)7存儲(chǔ)器的基本性能指標(biāo)n 1、存儲(chǔ)容量 與地址線位數(shù)有關(guān)n （1）存儲(chǔ)容量=存儲(chǔ)器單元數(shù)每單元二進(jìn)制位數(shù)n （2）換算關(guān)系： 與數(shù)據(jù)線位數(shù)有關(guān)n 1KB=1024Bn 1MB=1024KBn 1GB=1024M

5、Bn2、存取速度n （1）存取時(shí)間 （2）存取周期n 3、可靠性，功耗，價(jià)格等8選 擇 線VccT1T2T3T4T5T6ABI/OI/O 六 管 靜 態(tài) R A M 存 儲(chǔ) 電 路 隨機(jī)讀寫存儲(chǔ)器：隨機(jī)讀寫存儲(chǔ)器：靜態(tài)靜態(tài)RAM（SRAM）基本存儲(chǔ)電路9n動(dòng)態(tài)動(dòng)態(tài)RAM（DRAM）n動(dòng)態(tài)RAM的刷新 為保持電容中的電荷不丟失，必須對(duì)動(dòng)態(tài)RAM不斷進(jìn)行讀出和再寫入n 刷新放大器數(shù)據(jù)輸入/輸入線C行選擇信號(hào)列選擇信號(hào)T 單管動(dòng)態(tài)存儲(chǔ)電路 10動(dòng)態(tài)RAM舉例 128128 存儲(chǔ)矩陣128讀出放大器1/2 (1/128列譯碼器) 128128 存儲(chǔ)矩陣1/128行譯碼器1/128行譯碼器 128128

6、 存儲(chǔ)矩陣128讀出放大器1/2(1/128列譯碼器)128讀出放大器128128存儲(chǔ)結(jié)構(gòu)128讀出放大器1/4I/O門行時(shí)鐘緩沖器列時(shí)鐘緩沖器數(shù)據(jù)輸入緩沖區(qū)DINDOUTVDDVSS輸出緩沖器寫允許時(shí) 鐘緩沖器8位地址鎖存器WECASRASA0A4A5A6A7A3A2A111只讀存儲(chǔ)器只讀存儲(chǔ)器ROMn只讀存儲(chǔ)器（ROM）是一種工作時(shí)只能讀出，不能寫入信息的存儲(chǔ)器。在使用ROM時(shí)，其內(nèi)部信息是不能被改變的，故一般只能存放固定程序，如監(jiān)控程序、BIOS程序等。只要一接通電源，這些程序就能自動(dòng)地運(yùn)行12掩膜只讀存儲(chǔ)器掩膜只讀存儲(chǔ)器地址譯碼器A1A0VCC單元0單元3單元2單元1D3D0D1D2

7、掩膜ROM 示意圖 13 可編程只讀存儲(chǔ)器可編程只讀存儲(chǔ)器PROM 字 選 線VCC熔 絲位 線 熔 絲 式PROM存 儲(chǔ) 電 路 14 光可擦除可編程只讀存儲(chǔ)器光可擦除可編程只讀存儲(chǔ)器EPROM 行線位線位線輸出VCCDS浮柵管P+ + +P+N襯底(a)(b)SSiO2浮柵15 電可擦除可編程只讀存儲(chǔ)器電可擦除可編程只讀存儲(chǔ)器E2PROM 一種可以用電擦除和編程的只讀存儲(chǔ)器一種可以用電擦除和編程的只讀存儲(chǔ)器閃存閃存Flash Memory16存儲(chǔ)器與微處理器的連接n存儲(chǔ)器的工作時(shí)序存儲(chǔ)器的工作時(shí)序17存儲(chǔ)器讀周期數(shù)據(jù)數(shù)據(jù)地址地址TCXTODTTOHATRCTATCODOUTWECS18nT

8、A讀取時(shí)間讀取時(shí)間從讀取命令發(fā)出到數(shù)據(jù)穩(wěn)定出現(xiàn)的時(shí)間從讀取命令發(fā)出到數(shù)據(jù)穩(wěn)定出現(xiàn)的時(shí)間給出地址到數(shù)據(jù)出現(xiàn)在外部總線上給出地址到數(shù)據(jù)出現(xiàn)在外部總線上nTRC讀取周期讀取周期兩次讀取存儲(chǔ)器所允許的最小時(shí)間間隔兩次讀取存儲(chǔ)器所允許的最小時(shí)間間隔有效地址維持的時(shí)間有效地址維持的時(shí)間19存儲(chǔ)器寫周期TWCTWRTAW數(shù)據(jù)數(shù)據(jù)地址地址TDTWTWDOUT DINTDWTDHWECS20nTW寫入時(shí)間寫入時(shí)間從寫入命令發(fā)出到數(shù)據(jù)進(jìn)入存儲(chǔ)單元的時(shí)間從寫入命令發(fā)出到數(shù)據(jù)進(jìn)入存儲(chǔ)單元的時(shí)間寫信號(hào)有效時(shí)間寫信號(hào)有效時(shí)間nTWC寫入周期寫入周期兩次寫入存儲(chǔ)器所允許的最小時(shí)間間隔兩次寫入存儲(chǔ)器所允許的最小時(shí)間間隔有效地

9、址維持的時(shí)間有效地址維持的時(shí)間218086存儲(chǔ)器結(jié)構(gòu)n分為偶地址存儲(chǔ)體和奇地址存儲(chǔ)器分為偶地址存儲(chǔ)體和奇地址存儲(chǔ)器n偶地址存儲(chǔ)體與偶地址存儲(chǔ)體與D7D0連接，連接，A0=0n奇地址存儲(chǔ)體與奇地址存儲(chǔ)體與D15D8連接連接,BHE*=0n如果低字節(jié)在偶地址存儲(chǔ)體，高字節(jié)在奇地如果低字節(jié)在偶地址存儲(chǔ)體，高字節(jié)在奇地址存儲(chǔ)體時(shí)，一個(gè)總線周期即可完成址存儲(chǔ)體時(shí)，一個(gè)總線周期即可完成16位數(shù)位數(shù)據(jù)傳送。據(jù)傳送。22 補(bǔ)充：半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)地地址址寄寄存存地地址址譯譯碼碼存儲(chǔ)體存儲(chǔ)體控制電路控制電路AB數(shù)數(shù)據(jù)據(jù)寄寄存存讀讀寫寫電電路路DBOE WE CS23 存儲(chǔ)體存儲(chǔ)體n存儲(chǔ)器芯片的主要部分，用來

10、存儲(chǔ)信息存儲(chǔ)器芯片的主要部分，用來存儲(chǔ)信息 地址譯碼電路地址譯碼電路n根據(jù)輸入的地址編碼來選中芯片內(nèi)某個(gè)特定的存根據(jù)輸入的地址編碼來選中芯片內(nèi)某個(gè)特定的存儲(chǔ)單元儲(chǔ)單元 片選和讀寫控制邏輯片選和讀寫控制邏輯n選中存儲(chǔ)芯片，控制讀寫操作選中存儲(chǔ)芯片，控制讀寫操作24 存儲(chǔ)體n每個(gè)存儲(chǔ)單元具有一個(gè)唯一的地址，每個(gè)存儲(chǔ)單元具有一個(gè)唯一的地址，可存儲(chǔ)可存儲(chǔ)1位（位片結(jié)構(gòu)）或多位（字位（位片結(jié)構(gòu)）或多位（字片結(jié)構(gòu)）二進(jìn)制數(shù)據(jù)片結(jié)構(gòu)）二進(jìn)制數(shù)據(jù)n存儲(chǔ)容量與地址、數(shù)據(jù)線個(gè)數(shù)有關(guān)：存儲(chǔ)容量與地址、數(shù)據(jù)線個(gè)數(shù)有關(guān)：芯片的存儲(chǔ)容量芯片的存儲(chǔ)容量2MN存儲(chǔ)單元數(shù)存儲(chǔ)單元數(shù)存儲(chǔ)單元的位數(shù)存儲(chǔ)單元的位數(shù) M：芯片的：芯片

11、的地址線根數(shù)地址線根數(shù) N：芯片的：芯片的數(shù)據(jù)線根數(shù)數(shù)據(jù)線根數(shù) 25 地址譯碼電路譯譯碼碼器器A5A4A3A2A1A06301存儲(chǔ)單元存儲(chǔ)單元64個(gè)單元個(gè)單元行行譯譯碼碼A2A1A0710列譯碼列譯碼A3A4A501764個(gè)單元個(gè)單元單譯碼雙譯碼26n單譯碼結(jié)構(gòu)單譯碼結(jié)構(gòu)n雙譯碼結(jié)構(gòu)雙譯碼結(jié)構(gòu)n雙譯碼可簡(jiǎn)化芯片設(shè)計(jì)雙譯碼可簡(jiǎn)化芯片設(shè)計(jì)n主要采用的譯碼結(jié)構(gòu)主要采用的譯碼結(jié)構(gòu)27 片選和讀寫控制邏輯n片選端片選端CS*或或CE*n有效時(shí)，可以對(duì)該芯片進(jìn)行讀寫操作有效時(shí)，可以對(duì)該芯片進(jìn)行讀寫操作n輸出輸出OE*n控制讀操作。有效時(shí)，芯片內(nèi)數(shù)據(jù)輸出控制讀操作。有效時(shí)，芯片內(nèi)數(shù)據(jù)輸出n該控制端對(duì)應(yīng)系統(tǒng)的

12、讀控制線該控制端對(duì)應(yīng)系統(tǒng)的讀控制線n寫寫WE*n控制寫操作。有效時(shí)，數(shù)據(jù)進(jìn)入芯片中控制寫操作。有效時(shí)，數(shù)據(jù)進(jìn)入芯片中n該控制端對(duì)應(yīng)系統(tǒng)的寫控制線該控制端對(duì)應(yīng)系統(tǒng)的寫控制線28 典型芯片舉例：隨機(jī)存取存儲(chǔ)器靜態(tài)靜態(tài)RAMSRAM 2114SRAM 6116動(dòng)態(tài)動(dòng)態(tài)RAMDRAM 4116DRAM 216429 靜態(tài)RAMnSRAM的基本存儲(chǔ)單元是觸發(fā)器電路的基本存儲(chǔ)單元是觸發(fā)器電路n每個(gè)基本存儲(chǔ)單元存儲(chǔ)二進(jìn)制數(shù)一位每個(gè)基本存儲(chǔ)單元存儲(chǔ)二進(jìn)制數(shù)一位n許多個(gè)基本存儲(chǔ)單元形成行列存儲(chǔ)矩陣許多個(gè)基本存儲(chǔ)單元形成行列存儲(chǔ)矩陣nSRAM一般采用一般采用“字結(jié)構(gòu)字結(jié)構(gòu)”存儲(chǔ)矩陣：存儲(chǔ)矩陣：n每個(gè)存儲(chǔ)單元存放多

13、位（每個(gè)存儲(chǔ)單元存放多位（4、8、16等）等）n每個(gè)存儲(chǔ)單元具有一個(gè)地址每個(gè)存儲(chǔ)單元具有一個(gè)地址30SRAM芯片2114n存儲(chǔ)容量為存儲(chǔ)容量為10244n18個(gè)個(gè)引腳：引腳：n10根地址線根地址線A9A0n4根數(shù)據(jù)線根數(shù)據(jù)線I/O4I/O1n片選片選CS*n讀寫讀寫WE*123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND31 Intel2114靜態(tài)存儲(chǔ)器芯片的內(nèi)部結(jié)構(gòu)框圖靜態(tài)存儲(chǔ)器芯片的內(nèi)部結(jié)構(gòu)框圖 32n 存儲(chǔ)矩陣：存儲(chǔ)矩陣：Intel2114內(nèi)部共有內(nèi)部共有4096個(gè)存儲(chǔ)電個(gè)存儲(chǔ)電路，排成路

14、，排成6464的短陣形式；的短陣形式；n 地址譯碼器：輸入為地址譯碼器：輸入為10根線，采用兩級(jí)譯碼方式，根線，采用兩級(jí)譯碼方式，其中其中6根用于行譯碼，根用于行譯碼，4根用于列譯碼；根用于列譯碼；n I/O控制電路：分為輸入數(shù)據(jù)控制電路和列控制電路：分為輸入數(shù)據(jù)控制電路和列IO電路，用于對(duì)信息的輸入輸出進(jìn)行緩沖和控制；電路，用于對(duì)信息的輸入輸出進(jìn)行緩沖和控制；n 片選及讀寫控制電路：用于實(shí)現(xiàn)對(duì)芯片的選擇片選及讀寫控制電路：用于實(shí)現(xiàn)對(duì)芯片的選擇及讀寫控制。及讀寫控制。33各引腳的功能如下：各引腳的功能如下： A A0 0-A-A9 9：1010根地址信號(hào)輸入引腳。根地址信號(hào)輸入引腳。 WE W

15、E* *： 讀寫控制信號(hào)輸入引腳，當(dāng)為低電平時(shí)，讀寫控制信號(hào)輸入引腳，當(dāng)為低電平時(shí)，使輸入三態(tài)門導(dǎo)通，信息由數(shù)據(jù)總線通過輸入數(shù)據(jù)使輸入三態(tài)門導(dǎo)通，信息由數(shù)據(jù)總線通過輸入數(shù)據(jù)控制電路寫入被選中的存儲(chǔ)單元；反之從所選中的控制電路寫入被選中的存儲(chǔ)單元；反之從所選中的存儲(chǔ)單元讀出信息送到數(shù)據(jù)總線。存儲(chǔ)單元讀出信息送到數(shù)據(jù)總線。 I/O I/O11I/OI/O4 4 ：4 4根數(shù)據(jù)輸入輸出信號(hào)引腳根數(shù)據(jù)輸入輸出信號(hào)引腳. . CS CS* *： 低電平有效，通常接地址譯碼器的輸出端。低電平有效，通常接地址譯碼器的輸出端。 +5V +5V： 電源。電源。 GND GND：地。：地。34SRAM 2114的

16、讀周期數(shù)據(jù)數(shù)據(jù)地址地址TCXTODTTOHATRCTATCODOUTWECS35nTA讀取時(shí)間讀取時(shí)間從讀取命令發(fā)出到數(shù)據(jù)穩(wěn)定出現(xiàn)的時(shí)間從讀取命令發(fā)出到數(shù)據(jù)穩(wěn)定出現(xiàn)的時(shí)間給出地址到數(shù)據(jù)出現(xiàn)在外部總線上給出地址到數(shù)據(jù)出現(xiàn)在外部總線上nTRC讀取周期讀取周期兩次讀取存儲(chǔ)器所允許的最小時(shí)間間隔兩次讀取存儲(chǔ)器所允許的最小時(shí)間間隔有效地址維持的時(shí)間有效地址維持的時(shí)間36SRAM 2114的寫周期TWCTWRTAW數(shù)據(jù)數(shù)據(jù)地址地址TDTWTWDOUT DINTDWTDHWECS37nTW寫入時(shí)間寫入時(shí)間從寫入命令發(fā)出到數(shù)據(jù)進(jìn)入存儲(chǔ)單元的時(shí)間從寫入命令發(fā)出到數(shù)據(jù)進(jìn)入存儲(chǔ)單元的時(shí)間寫信號(hào)有效時(shí)間寫信號(hào)有效時(shí)間

17、nTWC寫入周期寫入周期兩次寫入存儲(chǔ)器所允許的最小時(shí)間間隔兩次寫入存儲(chǔ)器所允許的最小時(shí)間間隔有效地址維持的時(shí)間有效地址維持的時(shí)間38n6116 (2K 8 = 16KBIT)/CE /WE /OE 方方式式 功功 能能 0 0 1 寫 D0D7 上數(shù)據(jù)寫入 A0A10對(duì)應(yīng)單元 0 1 0 讀 A0A10 對(duì)應(yīng)單元內(nèi)容輸出到 D0D7 上 1 非選 D0D7 呈高阻態(tài) SRAM 611639 動(dòng)態(tài)RAMnDRAM的基本存儲(chǔ)單元是單個(gè)場(chǎng)效應(yīng)管的基本存儲(chǔ)單元是單個(gè)場(chǎng)效應(yīng)管及其極間電容及其極間電容n必須配備必須配備“讀出再生放大電路讀出再生放大電路”進(jìn)行刷新進(jìn)行刷新n每次同時(shí)對(duì)一行的存儲(chǔ)單元進(jìn)行刷新每

18、次同時(shí)對(duì)一行的存儲(chǔ)單元進(jìn)行刷新n每個(gè)基本存儲(chǔ)單元存儲(chǔ)二進(jìn)制數(shù)一位每個(gè)基本存儲(chǔ)單元存儲(chǔ)二進(jìn)制數(shù)一位n許多個(gè)基本存儲(chǔ)單元形成行列存儲(chǔ)矩陣許多個(gè)基本存儲(chǔ)單元形成行列存儲(chǔ)矩陣nDRAM一般采用一般采用“位結(jié)構(gòu)位結(jié)構(gòu)”存儲(chǔ)體：存儲(chǔ)體：n每個(gè)存儲(chǔ)單元存放一位每個(gè)存儲(chǔ)單元存放一位n需要需要8個(gè)存儲(chǔ)芯片構(gòu)成一個(gè)字節(jié)單元個(gè)存儲(chǔ)芯片構(gòu)成一個(gè)字節(jié)單元n每個(gè)字節(jié)存儲(chǔ)單元具有一個(gè)地址每個(gè)字節(jié)存儲(chǔ)單元具有一個(gè)地址40動(dòng)態(tài)RAM舉例 128128 存儲(chǔ)矩陣128讀出放大器1/2 (1/128列譯碼器) 128128 存儲(chǔ)矩陣1/128行譯碼器1/128行譯碼器 128128 存儲(chǔ)矩陣128讀出放大器1/2(1/128列譯碼

19、器)128讀出放大器128128存儲(chǔ)結(jié)構(gòu)128讀出放大器1/4I/O門行時(shí)鐘緩沖器列時(shí)鐘緩沖器數(shù)據(jù)輸入緩沖區(qū)DINDOUTVDDVSS輸出緩沖器寫允許時(shí) 鐘緩沖器8位地址鎖存器WECASRASA0A4A5A6A7A3A2A141存儲(chǔ)地址需要分兩批傳送存儲(chǔ)地址需要分兩批傳送n行地址選通信號(hào)行地址選通信號(hào)RAS*有效，開始傳送行地址有效，開始傳送行地址n隨后，列地址選通信號(hào)隨后，列地址選通信號(hào)CAS*有效，傳送列地址，有效，傳送列地址，CAS*相當(dāng)于片選信號(hào)相當(dāng)于片選信號(hào)n讀寫信號(hào)讀寫信號(hào)WE*讀有效（高電平）讀有效（高電平）n數(shù)據(jù)從數(shù)據(jù)從DOUT引腳輸出引腳輸出42DRAM芯片4116（與書21

20、18同）n存儲(chǔ)容量為存儲(chǔ)容量為16K1n16個(gè)個(gè)引腳：引腳：n7根地址線根地址線A6A0n1根數(shù)據(jù)輸入線根數(shù)據(jù)輸入線DINn1根數(shù)據(jù)輸出線根數(shù)據(jù)輸出線DOUTn行地址選通行地址選通RAS*n列地址選通列地址選通CAS*n讀寫控制讀寫控制WE*VBBDINWE*RAS*A0A2A1VDDVSSCAS*DOUTA6A3A4A5VCC1234567816151413121110943DRAM 4116的讀周期DOUT地址地址TCACTRACTCAHTASCTASRTRAHTCASTRCDTRASTRC行地址行地址列地址列地址WECASRAS44DRAM 4116的寫周期TWCSTDS列地址列地址行地

21、址行地址地址地址 TDHTWRTCAHTASCTASRTRAHTCASTRCDTRCTRASDINWECASRAS45存儲(chǔ)地址需要分兩批傳送存儲(chǔ)地址需要分兩批傳送n行地址選通信號(hào)行地址選通信號(hào)RAS*有效，開始傳送行地址有效，開始傳送行地址n隨后，列地址選通信號(hào)隨后，列地址選通信號(hào)CAS*有效，傳送列地址有效，傳送列地址n讀寫信號(hào)讀寫信號(hào)WE*寫有效（低電平）寫有效（低電平）n數(shù)據(jù)從數(shù)據(jù)從DIN引腳進(jìn)入存儲(chǔ)單元引腳進(jìn)入存儲(chǔ)單元46DRAM 4116的刷新TRCTCRPTRAS高阻高阻TASRTRAH行地址行地址地址地址DINCASRAS47采用采用“僅行地址有效僅行地址有效”方法刷新方法刷新n

22、行地址選通行地址選通RAS*有效，傳送行地址有效，傳送行地址n列地址選通列地址選通CAS*無效，沒有列地址無效，沒有列地址n芯片內(nèi)部實(shí)現(xiàn)一行存儲(chǔ)單元的刷新芯片內(nèi)部實(shí)現(xiàn)一行存儲(chǔ)單元的刷新n沒有數(shù)據(jù)輸入輸出沒有數(shù)據(jù)輸入輸出n存儲(chǔ)系統(tǒng)中所有芯片同時(shí)進(jìn)行刷新存儲(chǔ)系統(tǒng)中所有芯片同時(shí)進(jìn)行刷新nDRAM必須每隔固定時(shí)間就刷新必須每隔固定時(shí)間就刷新48DRAM芯片2164（同書4164）n存儲(chǔ)容量為存儲(chǔ)容量為64K1n16個(gè)個(gè)引腳：引腳：n8根地址線根地址線A7A0n1根數(shù)據(jù)輸入線根數(shù)據(jù)輸入線DINn1根數(shù)據(jù)輸出線根數(shù)據(jù)輸出線DOUTn行地址選通行地址選通RAS*n列地址選通列地址選通CAS*n讀寫控制讀寫控

23、制WE*NCDINWE*RAS*A0A2A1GNDVSSCAS*DOUTA6A3A4A5A71234567816151413121110949 只讀存儲(chǔ)器n在微機(jī)系統(tǒng)的在線運(yùn)行過程中，只能對(duì)其進(jìn) 行讀操作，而不能進(jìn)行寫操作的一類存儲(chǔ)器 509.3 只讀存儲(chǔ)器EPROMEPROM 2716EPROM 2764EEPROMEEPROM 2717AEEPROM 2864A51 EPROMn頂部開有一個(gè)圓形的石英窗口，用頂部開有一個(gè)圓形的石英窗口，用于紫外線透過擦除原有信息于紫外線透過擦除原有信息n一般使用專門的編程器（燒寫器）一般使用專門的編程器（燒寫器）進(jìn)行編程進(jìn)行編程n編程后，應(yīng)該貼上不透光封條

24、編程后，應(yīng)該貼上不透光封條n出廠未編程前，每個(gè)基本存儲(chǔ)單元出廠未編程前，每個(gè)基本存儲(chǔ)單元都是信息都是信息1n編程就是將某些單元寫入信息編程就是將某些單元寫入信息052 EPROM芯片2732/CE/OE- -V VP PP PD0D7方方式式00輸出讀1高阻維持0VPP輸入編程00輸出編程校驗(yàn)1VPP高阻編程禁止53EPROM芯片2716n存儲(chǔ)容量為存儲(chǔ)容量為2K8n24個(gè)個(gè)引腳：引腳：n11根地址線根地址線A10A0n8根數(shù)據(jù)線根數(shù)據(jù)線DO7DO0n片選片選/編程編程CE*/PGMn讀（寫）讀（寫）OE*n編程電壓編程電壓VPPVDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5

25、DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2Vss54EPROM芯片2764n存儲(chǔ)容量為存儲(chǔ)容量為8K8n28個(gè)個(gè)引腳：引腳：n13根地址線根地址線A12A0n8根數(shù)據(jù)線根數(shù)據(jù)線D7D0n片選片選CE*n編程編程PGM*n讀寫讀寫OE*n編程電壓編程電壓VPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D31234567891011121314282726252423222120191817161555EPROM芯片

26、272561 12 23 34 45 56 67 78 89 91010111112121313141415151616171718181919202021212222232324242525262627272828VppVppA12A12A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0D0D0D1D1D2D2GNDGNDD3D3D4D4D5D5D6D6D7D7CECEA10A10OEOEA11A11A9A9A8A8A13A13A14A14VccVcc2725627256引腳圖引腳圖A14A14A13A13A12A12A11A11A10A10A9A9A8A8A7A7A6A6A5

27、A5A4A4A3A3A2A2A1A1A0A0CECEOEOED7D7D6D6D5D5D4D4D3D3D2D2D1D1D0D02725627256邏輯圖邏輯圖56 EEPROMn用加電方法，進(jìn)行在線（無需拔下，用加電方法，進(jìn)行在線（無需拔下，直接在電路中）擦寫（擦除和編程一直接在電路中）擦寫（擦除和編程一次完成）次完成）n有字節(jié)擦寫、塊擦寫和整片擦寫方法有字節(jié)擦寫、塊擦寫和整片擦寫方法n并行并行EEPROM：多位同時(shí)進(jìn)行：多位同時(shí)進(jìn)行n串行串行EEPROM：只有一位數(shù)據(jù)線：只有一位數(shù)據(jù)線57EEPROM芯片2817An存儲(chǔ)容量為存儲(chǔ)容量為2K8n28個(gè)個(gè)引腳：引腳：n11根地址線根地址線A10A

28、0n8根數(shù)據(jù)線根數(shù)據(jù)線I/O7I/O0n片選片選CE*n讀寫讀寫OE*、WE*n狀態(tài)輸出狀態(tài)輸出RDY/BUSY*NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVccWE*NCA8A9NCOE*A10CE*I/O7I/O6I/O5I/O4I/O31234567891011121314282726252423222120191817161558EEPROM芯片2864An存儲(chǔ)容量為存儲(chǔ)容量為8K8n28個(gè)個(gè)引腳：引腳：n13根地址線根地址線A12A0n8根數(shù)據(jù)線根數(shù)據(jù)線I/O7I/O0n片選片選CE*n讀寫讀寫OE*、WE*VccWE*NCA8A9A11OE*A10CE

29、*I/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND1234567891011121314282726252423222120191817161559 半導(dǎo)體存儲(chǔ)器與CPU的連接n這是本章的重點(diǎn)內(nèi)容這是本章的重點(diǎn)內(nèi)容nSRAM、EPROM與與CPU的連接的連接n譯碼方法同樣適合譯碼方法同樣適合I/O端口端口60 存儲(chǔ)芯片與CPU的連接存儲(chǔ)芯片的數(shù)據(jù)線存儲(chǔ)芯片的數(shù)據(jù)線 存儲(chǔ)芯片的地址線存儲(chǔ)芯片的地址線 存儲(chǔ)芯片的片選端存儲(chǔ)芯片的片選端 存儲(chǔ)芯片的讀寫控制線存儲(chǔ)芯片的讀寫控制線61存儲(chǔ)器容量的形成與尋址存儲(chǔ)器容量的形成與尋址 （1）用2

30、114組成1K8位RAM 數(shù)據(jù)總線來自譯碼A9 A0地址總線CS21141K4 I/OCS21141K4 I/OD0D7 用 2114 組成 1K8 位 RAM 62 （2）用2114組成2K8位RAM CS21141K4 I/OCS21141K4 I/OD0D7CS21141K4 I/OCS21141K4 I/O數(shù)據(jù)總線1（組1）（組2）A10A9 A0地址總線A1063n微處理器與存儲(chǔ)器的連接微處理器與存儲(chǔ)器的連接 n （1）CPU總線的帶負(fù)載能力n （2）存儲(chǔ)器與CPU之間的速度匹配 n （3）數(shù)據(jù)線、地址分配和譯碼 641. 存儲(chǔ)芯片數(shù)據(jù)線的處理n若芯片的數(shù)據(jù)線正好若芯片的數(shù)據(jù)線正好8

31、根：根：n一次可從芯片中訪問到一次可從芯片中訪問到8位數(shù)據(jù)位數(shù)據(jù)n全部數(shù)據(jù)線與系統(tǒng)的全部數(shù)據(jù)線與系統(tǒng)的8位數(shù)據(jù)總線相連位數(shù)據(jù)總線相連n若芯片的數(shù)據(jù)線不足若芯片的數(shù)據(jù)線不足8根：根：n一次不能從一個(gè)芯片中訪問到一次不能從一個(gè)芯片中訪問到8位數(shù)據(jù)位數(shù)據(jù)n利用多個(gè)芯片擴(kuò)充數(shù)據(jù)位利用多個(gè)芯片擴(kuò)充數(shù)據(jù)位n這個(gè)擴(kuò)充方式簡(jiǎn)稱這個(gè)擴(kuò)充方式簡(jiǎn)稱“位擴(kuò)充位擴(kuò)充”65位擴(kuò)充2114（1）A9A0I/O4I/O1片選片選D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECE66n多個(gè)位擴(kuò)充的存儲(chǔ)芯片的數(shù)據(jù)線連接于系統(tǒng)多個(gè)位擴(kuò)充的存儲(chǔ)芯片的數(shù)據(jù)線連接于系統(tǒng)數(shù)據(jù)總線的不同位數(shù)數(shù)據(jù)總線的不同位數(shù)n其它連接都

32、一樣其它連接都一樣n這些芯片應(yīng)被看作是一個(gè)整體這些芯片應(yīng)被看作是一個(gè)整體n常被稱為常被稱為“芯片組芯片組”672. 存儲(chǔ)芯片地址線的連接n芯片的地址線通常應(yīng)全部與系統(tǒng)芯片的地址線通常應(yīng)全部與系統(tǒng)的低位地址總線相連的低位地址總線相連n尋址時(shí)，這部分地址的譯碼是在尋址時(shí)，這部分地址的譯碼是在存儲(chǔ)芯片內(nèi)完成的，我們稱為存儲(chǔ)芯片內(nèi)完成的，我們稱為“片內(nèi)譯碼片內(nèi)譯碼”68片內(nèi)譯碼A9A0存儲(chǔ)芯片存儲(chǔ)芯片000H001H002H3FDH3FEH3FFH全全0全全1000000010010110111101111范圍（范圍（16進(jìn)制）進(jìn)制）A9A0693. 存儲(chǔ)芯片片選端的譯碼n存儲(chǔ)系統(tǒng)常需利用多個(gè)存儲(chǔ)芯片

33、擴(kuò)充容量存儲(chǔ)系統(tǒng)常需利用多個(gè)存儲(chǔ)芯片擴(kuò)充容量n也就是擴(kuò)充了存儲(chǔ)器地址范圍也就是擴(kuò)充了存儲(chǔ)器地址范圍n進(jìn)行進(jìn)行“地址擴(kuò)充地址擴(kuò)充”，需要利用存儲(chǔ)芯片的，需要利用存儲(chǔ)芯片的片選端對(duì)多個(gè)存儲(chǔ)芯片（組）進(jìn)行尋址片選端對(duì)多個(gè)存儲(chǔ)芯片（組）進(jìn)行尋址n這個(gè)尋址方法，主要通過將存儲(chǔ)芯片的片這個(gè)尋址方法，主要通過將存儲(chǔ)芯片的片選端與系統(tǒng)的選端與系統(tǒng)的高位地址線高位地址線相關(guān)聯(lián)來實(shí)現(xiàn)相關(guān)聯(lián)來實(shí)現(xiàn)n這種擴(kuò)充簡(jiǎn)稱為這種擴(kuò)充簡(jiǎn)稱為“地址擴(kuò)充地址擴(kuò)充”或或“字?jǐn)U充字?jǐn)U充”70地址擴(kuò)充（字?jǐn)U充）片選端片選端D7D0A19A10A9A0（2）A9A0D7D0CE（1）A9A0D7D0CE譯碼器0000000001000000

34、000071片選端常有效A19A15A14A0 全全0全全1D7D027256(32k*8)EPROMA14A0CE72n令芯片（組）的片選端常有效令芯片（組）的片選端常有效n不與系統(tǒng)的高位地址線發(fā)生聯(lián)系不與系統(tǒng)的高位地址線發(fā)生聯(lián)系n芯片（組）總處在被選中的狀態(tài)芯片（組）總處在被選中的狀態(tài)n雖簡(jiǎn)單易行、但無法再進(jìn)行地址擴(kuò)充，會(huì)出雖簡(jiǎn)單易行、但無法再進(jìn)行地址擴(kuò)充，會(huì)出現(xiàn)現(xiàn)“地址重復(fù)地址重復(fù)”73地址重復(fù)n一個(gè)存儲(chǔ)單元具有一個(gè)存儲(chǔ)單元具有多個(gè)存儲(chǔ)地址多個(gè)存儲(chǔ)地址的現(xiàn)象的現(xiàn)象n原因：有些高位地址線沒有用、可任意原因：有些高位地址線沒有用、可任意n使用地址：出現(xiàn)地址重復(fù)時(shí)，常選取其使用地址：出現(xiàn)地址重

35、復(fù)時(shí)，常選取其中既好用、又不沖突的一個(gè)中既好用、又不沖突的一個(gè)“可用地址可用地址”n例如：例如：00000H07FFFHn選取的原則：高位地址全為選取的原則：高位地址全為0的地址的地址高位地址譯碼才更好74 譯碼和譯碼器n譯碼：將某個(gè)特定的譯碼：將某個(gè)特定的“編碼輸入編碼輸入”翻譯翻譯為唯一為唯一“有效輸出有效輸出”的過程的過程n譯碼電路可以使用門電路組合邏輯譯碼電路可以使用門電路組合邏輯n譯碼電路更多的是采用集成譯碼器譯碼電路更多的是采用集成譯碼器n常用的常用的2:4譯碼器：譯碼器：74LS139n常用的常用的3:8譯碼器：譯碼器：74LS138n常用的常用的4:16譯碼器：譯碼器：74LS

36、15475 線選譯碼n只用少數(shù)幾根高位地址線進(jìn)行芯片的譯只用少數(shù)幾根高位地址線進(jìn)行芯片的譯碼，且每根負(fù)責(zé)選中一個(gè)芯片（組）碼，且每根負(fù)責(zé)選中一個(gè)芯片（組）n雖構(gòu)成簡(jiǎn)單，但地址空間嚴(yán)重浪費(fèi)雖構(gòu)成簡(jiǎn)單，但地址空間嚴(yán)重浪費(fèi)n必然會(huì)出現(xiàn)地址重復(fù)必然會(huì)出現(xiàn)地址重復(fù)n一個(gè)存儲(chǔ)地址會(huì)對(duì)應(yīng)多個(gè)存儲(chǔ)單元一個(gè)存儲(chǔ)地址會(huì)對(duì)應(yīng)多個(gè)存儲(chǔ)單元n多個(gè)存儲(chǔ)單元共用的存儲(chǔ)地址不應(yīng)使用多個(gè)存儲(chǔ)單元共用的存儲(chǔ)地址不應(yīng)使用76線選譯碼示例A14A12A0A13(1)2764(2)2764 CECE切記： A14 A1300的情況不能出現(xiàn)00000H01FFFH的地址不可使用77A19 A15A14 A13A12A0一個(gè)可用地址一個(gè)可

37、用地址121 00 1全全0全全1全全0全全104000H05FFFH02000H03FFFH78部分譯碼n只有部分（高位）地址線參與對(duì)存只有部分（高位）地址線參與對(duì)存儲(chǔ)芯片的譯碼儲(chǔ)芯片的譯碼n每個(gè)存儲(chǔ)單元將對(duì)應(yīng)多個(gè)地址每個(gè)存儲(chǔ)單元將對(duì)應(yīng)多個(gè)地址（地（地址重復(fù)），需要選取一個(gè)可用地址址重復(fù)），需要選取一個(gè)可用地址n可簡(jiǎn)化譯碼電路的設(shè)計(jì)可簡(jiǎn)化譯碼電路的設(shè)計(jì)n但系統(tǒng)的部分地址空間將被浪費(fèi)但系統(tǒng)的部分地址空間將被浪費(fèi)79部分譯碼示例138A17 A16A11A0A14 A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y380A

38、19 A15A14 A12A11A0一個(gè)可用地址一個(gè)可用地址123410101010000001010011全全0全全1全全0全全1全全0全全1全全0全全120000H20FFFH21000H21FFFH22000H22FFFH23000H23FFFH81 全譯碼n所有的系統(tǒng)地址線均參與對(duì)存儲(chǔ)單元的所有的系統(tǒng)地址線均參與對(duì)存儲(chǔ)單元的譯碼尋址譯碼尋址n包括低位地址線對(duì)芯片內(nèi)各存儲(chǔ)單元的包括低位地址線對(duì)芯片內(nèi)各存儲(chǔ)單元的譯碼尋址（片內(nèi)譯碼），高位地址線對(duì)譯碼尋址（片內(nèi)譯碼），高位地址線對(duì)存儲(chǔ)芯片的譯碼尋址（片選譯碼）存儲(chǔ)芯片的譯碼尋址（片選譯碼）n采用全譯碼，采用全譯碼，每個(gè)存儲(chǔ)單元的地址都是每個(gè)

39、存儲(chǔ)單元的地址都是唯一的，唯一的，不存在地址重復(fù)不存在地址重復(fù)n譯碼電路可能比較復(fù)雜、連線也較多譯碼電路可能比較復(fù)雜、連線也較多82全譯碼示例A15 A14A13A16CBAE3138 2764A19A18A17A12A0CEY6E2E1IO/M831C000H1DFFFH全全0全全10 0 0 1 1 1 00 0 0 1 1 1 0地址范圍地址范圍A12A0A19A18A17A16A15A14 A1384片選端譯碼小結(jié)n存儲(chǔ)芯片的片選控制端可以被看作是一根存儲(chǔ)芯片的片選控制端可以被看作是一根最高位地址線最高位地址線n在系統(tǒng)中，主要與地址發(fā)生聯(lián)系：包括在系統(tǒng)中，主要與地址發(fā)生聯(lián)系：包括地地址

40、空間的選擇址空間的選擇（接系統(tǒng)的（接系統(tǒng)的IO/M*信號(hào)）信號(hào)）和和高位地址的譯碼選擇高位地址的譯碼選擇（與系統(tǒng)的高位地（與系統(tǒng)的高位地址線相關(guān)聯(lián)）址線相關(guān)聯(lián)）n對(duì)一些存儲(chǔ)芯片通過片選無效可關(guān)閉內(nèi)部對(duì)一些存儲(chǔ)芯片通過片選無效可關(guān)閉內(nèi)部的輸出驅(qū)動(dòng)機(jī)制，起到降低功耗的作用的輸出驅(qū)動(dòng)機(jī)制，起到降低功耗的作用854. 存儲(chǔ)芯片的讀寫控制n芯片芯片OE*與系統(tǒng)的讀命令線相連與系統(tǒng)的讀命令線相連n當(dāng)芯片被選中、且讀命令有效時(shí)，當(dāng)芯片被選中、且讀命令有效時(shí)，存儲(chǔ)芯片將開放并驅(qū)動(dòng)數(shù)據(jù)到總線存儲(chǔ)芯片將開放并驅(qū)動(dòng)數(shù)據(jù)到總線n芯片芯片WE*與系統(tǒng)的寫命令線相連與系統(tǒng)的寫命令線相連n當(dāng)芯片被選中、且寫命令有效時(shí)，當(dāng)芯

41、片被選中、且寫命令有效時(shí)，允許總線數(shù)據(jù)寫入存儲(chǔ)芯片允許總線數(shù)據(jù)寫入存儲(chǔ)芯片86 存儲(chǔ)芯片與CPU的配合n存儲(chǔ)芯片與存儲(chǔ)芯片與CPU總線的連接，還有兩總線的連接，還有兩個(gè)很重要的問題：個(gè)很重要的問題：nCPU的總線負(fù)載能力的總線負(fù)載能力nCPU能否帶動(dòng)總線上包括存儲(chǔ)器在內(nèi)的能否帶動(dòng)總線上包括存儲(chǔ)器在內(nèi)的連接器件連接器件n存儲(chǔ)芯片與存儲(chǔ)芯片與CPU總線時(shí)序的配合總線時(shí)序的配合nCPU能否與存儲(chǔ)器的存取速度相配合能否與存儲(chǔ)器的存取速度相配合871. 總線驅(qū)動(dòng)nCPU的總線驅(qū)動(dòng)能力有限的總線驅(qū)動(dòng)能力有限n單向傳送的地址和控制總線，可采單向傳送的地址和控制總線，可采用三態(tài)鎖存器和三態(tài)單向驅(qū)動(dòng)器等用三態(tài)鎖

42、存器和三態(tài)單向驅(qū)動(dòng)器等來加以鎖存和驅(qū)動(dòng)來加以鎖存和驅(qū)動(dòng)n雙向傳送的數(shù)據(jù)總線，可以采用三雙向傳送的數(shù)據(jù)總線，可以采用三態(tài)雙向驅(qū)動(dòng)器來加以驅(qū)動(dòng)態(tài)雙向驅(qū)動(dòng)器來加以驅(qū)動(dòng)882. 時(shí)序配合n分析存儲(chǔ)器的存取速度是否滿足分析存儲(chǔ)器的存取速度是否滿足CPU總線時(shí)序的要求總線時(shí)序的要求n如果不能滿足：如果不能滿足：n考慮更換芯片考慮更換芯片n總線周期中插入等待狀態(tài)總線周期中插入等待狀態(tài)TW切記：時(shí)序配合是連接中的難點(diǎn)89教學(xué)要求教學(xué)要求1. 了解各類半導(dǎo)體存儲(chǔ)器的應(yīng)用特點(diǎn)；了解各類半導(dǎo)體存儲(chǔ)器的應(yīng)用特點(diǎn)；2. 熟悉半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)；熟悉半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)；3. 掌握典型芯片的引腳功能；掌握典型芯片的

43、引腳功能；4. 理解理解SRAM讀寫原理、讀寫原理、DRAM讀寫和刷讀寫和刷新原理、新原理、EPROM和和EEPROM工作方式工作方式90第第9 9章教學(xué)要求章教學(xué)要求（續(xù)）（續(xù)）5. 掌握存儲(chǔ)芯片與掌握存儲(chǔ)芯片與CPU連接的方法，連接的方法，特別是片選端的處理；特別是片選端的處理；6. 了解存儲(chǔ)芯片與了解存儲(chǔ)芯片與CPU連接的總線連接的總線驅(qū)動(dòng)和時(shí)序配合問題。驅(qū)動(dòng)和時(shí)序配合問題。習(xí)題習(xí)題91實(shí)驗(yàn)實(shí)驗(yàn) SRAMSRAM實(shí)驗(yàn)實(shí)驗(yàn)n 參考實(shí)驗(yàn)指導(dǎo)書參考實(shí)驗(yàn)指導(dǎo)書 提示提示9232K8的SRAM芯片622561 12 23 34 45 56 67 78 89 91010111112121313141415151616171718181919202021212222232324242525262627272828A14A14A12A12A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0D0D0D1D1D2D2GNDGNDD3D3D4D4D5D5D6D6D7D7CSCSA10A10OEOEA11A11A9A9A8A8A13A13WEWEVccVcc6225662256引腳圖引腳圖A14A14