自動化專業(yè)實現(xiàn)信號源電路 電工電子數(shù)字鐘實驗報告

1、南 京 理 工 大 學電工電子綜合實驗實驗報告姓名： 學號：學院：自動化院專業(yè)：自動化系指導老師：鐘德榮一、實驗目的及內(nèi)容1、實驗目的（1）掌握常見集成電路工作原理和使用方法。（2）學會單元電路設(shè)計與組合方法。2、設(shè)計要求 實現(xiàn)00:00到59:59的數(shù)字計時功能3、設(shè)計內(nèi)容（1）設(shè)計實現(xiàn)信號源電路（、）。（2）設(shè)計實現(xiàn)00:00到59:59的數(shù)字計器（計數(shù)、譯碼、顯示）。（3）設(shè)計實現(xiàn)快速校分電路（k1、校分時秒停止，含防抖動功能）。（4）設(shè)計實現(xiàn)可在任意時刻復位（k2）。（5）設(shè)計實現(xiàn)整點報時電路，使數(shù)字計時器從59分53秒開始報時，每隔一秒發(fā)一聲，共發(fā)三聲低音，一聲高音；即59分53秒、

2、59分55秒、59分57秒發(fā)低音（頻率為500khz），59分59秒發(fā)高音（頻率為1khz）。（6）整體完成00:00到59:59的數(shù)字計時器電路。二、設(shè)計電路的用途及原理簡介數(shù)字計時器實際上是一個對標準頻率（1hz）進行計數(shù)的計數(shù)電路。計時器一般由振蕩器、分頻器、計數(shù)器、譯碼器、顯示器、校時電路、和報時電路組成。振蕩器產(chǎn)生穩(wěn)定的高頻脈沖信號,作為數(shù)字鐘的時間基準,然后經(jīng)過分頻器輸出標準秒脈沖。秒脈沖送入計數(shù)器，計數(shù)器通過“時”、“分”、“秒”譯碼器顯示時間。校分電路實現(xiàn)對“分”上數(shù)值的控制，而不受秒十位是否進位的影響。報時電路通過500hz 或1khz的信號和要報時的時間信號進行“與”的運算

3、來實現(xiàn)的定點報時的。各個信號“與”運算關(guān)系如下：h報時=(59:53+59:55+59:57) + 59:59 h校分=秒進位q + h清零=復位+k2整體結(jié)構(gòu)框圖如下： 圖一：數(shù)字計時器邏輯框圖三、電路所需元件清單元件清單如下：元件型號數(shù)量ne5551片cd40401片cd45182片cd45112片74ls003片74ls201片74ls213片74ls741片電容0.047uf1只電阻1504只電阻1k1只電阻3k1只雙字屏共陰顯示器2塊四、單元電路設(shè)計原理1、脈沖發(fā)生電路：(1)ne555：555集成定時器是一種將模擬和數(shù)字電路集成于一體的電子器件，使用十分靈活方便，只要外加少量的阻容

4、元件，就能構(gòu)成多用途的電路，故其在電子技術(shù)中得到了廣泛的運用。 圖二：ne555引腳圖其中1引腳為接地端，引腳2為觸發(fā)端，引腳3為輸出端，引腳4為復位端，引腳5為控制端，引腳6為閥值端，引腳7為放電端，引腳8為電源。當將ne555連結(jié)成圖三所示的多諧振蕩電路時，輸出端為周期矩形波。（2）cd4040集成電路cd4040是一種常用的12分頻集成電路。當在輸入端輸入某一頻率的方波信號時，其12個輸出端的輸出信號分別為該輸入信號頻率的2-12-12，在電路中利用其與ne555組合構(gòu)成脈沖發(fā)生電路。其引腳圖如下圖五：圖五： cd4040引腳圖其中vdd為電源輸入端，vss為接地端，cp端為輸入端，cr

5、為清零端，q1q12為輸出端，其輸出信號頻率分別為輸入信號頻率的2-12-12。將圖三所示電路的輸出端接至cd4040的輸入端，則可以在q12輸出端得到頻率大致為1hz的方波信號?？梢岳闷錇殡娮隅姷挠嫊r信號。另外，在q11、q3、q2三個輸出端得到頻率大致為2hz、500hz和1khz的信號，這三個信號在后面介紹的電路中還要用到。于是脈沖發(fā)生電路部分如下圖六所示： 圖六2、計時和譯碼顯示電路（1） cd4518集成電路cd4518時一種常用的8421bcd碼加法計數(shù)器。每一片cd4518集成電路中集成了兩個相互獨立的計數(shù)器，引腳圖如圖七所示。圖七： cd4518引腳圖cd4518邏輯功能如表

6、二所示。輸入輸出crcpenq3q2q1q0清零10000計數(shù)01bcd碼加法計數(shù)保持00保持計數(shù)00bcd碼加法計數(shù)保持01保持表二： cd4518 功能表于是，當清零端輸入1，en端為1且cp端輸入時鐘信號。其輸出端q3 q2 q1 q0輸出從0000到1001（即十進制中的0到9）的循環(huán)。所以當使用其作為分和秒的個位進行計數(shù)時不需對其進行反饋清零，而用其進行分和秒的十位計數(shù)時，需要在q3 q2 q1 q0輸出0110時（即十進制中的6），對其進行清零（因為cd4518是異步清零）。（2）cd4511集成電路cd4511是一種8421bcd碼向8段數(shù)碼管各引腳碼的轉(zhuǎn)換器。當在其四個輸入端輸

7、入8421bcd碼時，其7個輸出端可直接輸出供7段數(shù)碼管使用的信號。其引腳圖如圖八所示:圖八： cd4511引腳圖cd4511 邏輯功能如下表三：輸入輸出ledcbagfedcba字符測燈011111118滅零1000000000000消隱鎖存111顯示le=01時數(shù)據(jù)譯碼110000001111110110000100001101110001010110112110001110011113110010011001104110010111011015110011011111006110011100001117110100011111118110100111001119表三： cd4511 邏輯

8、功能表根據(jù)cd4511的邏輯功能表可知，當、輸入為1而輸入為0時其7個輸出端分別輸出一定的信號。只需將這些信號接入8段數(shù)碼管相對應的引腳即可使其顯示我們所需要的數(shù)字。cd4511左側(cè)四個輸入端分別連接cd4518的4個輸出端。這樣8段數(shù)碼管就可以正常顯示計數(shù)器所記載的數(shù)字編碼了。由于電路的顯示部分不會出現(xiàn)小數(shù)，故8端數(shù)碼管的小數(shù)點引腳懸空，故計時和譯碼顯示部分電路如下圖九（以秒位為例）： 圖九3、清零電路以圖九中秒位計時和譯碼電路為例，圖中1片cd4518所集成的兩個計數(shù)器。一個為個位計數(shù)器，另一個為十位計數(shù)器。引腳9始終接高電平，引腳10接由cd4040所輸出的1hz的時鐘信號，每當時鐘信號

9、出現(xiàn)下降沿則計數(shù)器加1。接通時鐘信號后，輸出端引腳q3q2q1q0開始計數(shù)。當輸出為1001時需要對十位進位，也就是說，此時需要給控制十位計數(shù)的集成電路一個下降沿?？紤]q3端當且僅當輸出由1001變?yōu)?000時出現(xiàn)下降沿，于是直接將q3端作為十位計數(shù)器的輸入時鐘信號。在接收到第6個下降沿信號后，十位輸出端將由0101變?yōu)?110。此時，需要對其進行清零?？紤]電路清零模塊，使用兩個與非門（圖中空置的輸入端為清零輸入端）。當cd4518的4號引腳和5號引腳同時輸出1時十位被清零。這就使得其在短暫輸出0110后立即被清零成0000。同時考慮當且僅當十位輸出由0101經(jīng)過短暫的0110變?yōu)?000時q

10、2輸出一個下降沿，于是利用其通過校分電路向分鐘位進位。然而本次實驗還要求提供整體任意時刻清零的功能，則可以設(shè)計一個開關(guān)k2，使得當開關(guān)閉合時所有4518的清零端全部接高電平，此時即可以實現(xiàn)整體清零目的。該部分電路采用74ls00二輸入端四與非門進行設(shè)計，74ls00是一種十分常見的集成電路，其中集成了4個與非門。其引腳圖如下：圖十：74ls00引腳圖清零部分電路如下圖十所示： 4、校分電路校分電路要求設(shè)計一個開關(guān)k1，當開關(guān)打到計數(shù)擋時，計數(shù)器正常計數(shù)，當開關(guān)打到校分擋時計數(shù)器可以快速校分，同時秒計數(shù)停止。同時校分電路應具有防顫抖功能。為使分計數(shù)器可以不受秒計數(shù)器的進位脈沖的限制，所以校分時選

11、通較快的2hz的校分信號進行快速校分，同時還要切斷1hz的脈沖，使校分的同時秒計數(shù)器停止工作。校分電路是通過控制分計數(shù)器的時鐘脈沖信號頻率來對分的進行校正的。當不需要校分時，分的時鐘信號由正常的計數(shù)器秒的十位提供的脈沖信號控制。此電路防顫抖的原理在于：當開關(guān)在兩種狀態(tài)之間轉(zhuǎn)換時，由于機械振動，在很短的時間中會在高低電平之間來回波動，相應的產(chǎn)生幾個上升沿。如果直接將開關(guān)的輸出端直接連接至分個位的時鐘的話，這些上升沿將導致它瞬間跳變幾個數(shù)值。因此，為了解決輸出端翻轉(zhuǎn)的問題，該部分電路引入了d觸發(fā)器，來避免翻轉(zhuǎn)問題的發(fā)生。在加上d觸發(fā)器之后，由于在沒有時鐘上升沿的時候，輸出信號保持，而其時鐘頻率相對

12、與顫抖頻率是很小的，也就是說在開關(guān)顫抖過程中觸發(fā)器的輸出是不變的，從而避免了分計數(shù)器數(shù)值的跳變。校分電路部分的設(shè)計主要運用運用74ls74集成電路來實現(xiàn)，現(xiàn)將74ls74集成電路的功能簡單介紹如下：（1）74ls74集成電路 74ls74集成電路是一種d觸發(fā)器。其引腳圖如圖十一所示：圖十二： 74ls74引腳圖由圖可見，每片74ls74中集成了兩個d觸發(fā)器。由于電路中只需要用到一個d觸發(fā)器，故假設(shè)用到74ls74中的1號觸發(fā)器。由其功能表可知，當cp端接入時鐘，和端接入高電平，d端接入輸入信號時，在每個時鐘的下降沿時刻輸出q都輸出與輸入d相同的電平，而輸出相反的電平。74ls74的功能表如下：

13、輸入輸出cpd清零0101置“1”1010送“0”1101送“1”1110保持011保持不允許00不確定表四：74ls74功能表校分部分電路設(shè)計如下圖十二：其中輸出端直接與分計時器的個位時鐘端相連接。正常計時狀態(tài)下，開關(guān)連接高電平，此時q端輸出高電平，總輸出端的信號與秒的十位進位信號相同。當開關(guān)連接低電平時，q端輸出低電平，總輸出端輸出信號為2hz的時鐘信號。5、 報時電路本次實驗中報時電路的設(shè)計要求是在59:53、59:55、59:57發(fā)低音，輸入500hz信號；在59：59發(fā)高音，輸入1khz信號。用二進制數(shù)分別表示報時情況如下表：時刻分十位分個位秒十位秒個位音高頻率m8m7m6m5m4m

14、3m2m1s8s7s6s5s4s3s2s159分53秒0101100101010011低500hz59分55秒0101100101010101低500hz59分57秒0101100101010111低500hz59分59秒0101100101011001高1000hz表五：報時情況表蜂鳴器的一端接地，另一端的輸入滿足下式：h59：53f3 + 59：55f3 + 59：57f3 + 59：59f459：51（qbf3qcf3qdf4）， 中，qb、qc、qd分別是秒個位的輸出。 設(shè)分十位所對應的計數(shù)器的輸出為1qd,1qc,1qb,1qa；分個位所對應的計數(shù)器的輸出為2qd,2qc,2qb,2

15、qa；秒十位所對應的計數(shù)器的輸出為3qd,3qc,3qb,3qa；秒個位所對應的計數(shù)器的輸出為4qd,4qc,4qb,4qa。其中，q4為高位，q1為低位。在59:51時，四個計數(shù)器的輸出分別為：1qd1qc1qb1qa0101，2qd2qc2qb2qa1001，3qd3qc3qb3qa0101，4qd4qc4qb4qa0001。因此，此時的觸發(fā)信號f1qc1qa2qd2qa3qc3qa4qa。而報時脈沖信號可以由cd4040輸出分頻信號中得到，低音選用500hz的脈沖，高音選用1khz的脈沖。連好之后，接到蜂鳴器的一端，蜂鳴器的另一端接地即可實現(xiàn)了定點報時的功能。該邏輯關(guān)系運用74ls00、

16、74ls20、74ls21集成電路連接實現(xiàn),以下為這三個集成電路的引腳圖: 74ls00引腳圖 74ls20引腳圖 報時信號邏輯圖如下圖十三（因ewb中沒有揚聲器故用指示燈代替）：其中輸出端直接與分計時器的個位時鐘端相連接。正常計時狀態(tài)下，開關(guān)連接高電平，此時q端輸出高電平，總輸出端的信號與秒的十位進位信號相同。當開關(guān)連接低電平時，q端輸出低電平，總輸出端輸出信號為2hz的時鐘信號。五、整體電路的設(shè)計總體原理圖如下：后來用protel se 99畫出的原理圖如下：六、實驗感想1.實驗問題:這次的電子電工實驗我做的并不是很順利，由于實驗各個元件之間的布局不合理，導致我的脈沖發(fā)生電路受到很大的信號干擾，但是我搞了好久也不明白是哪兒出問題了，我于是我把線路拆了重連，在較分電路上還是出現(xiàn)一樣的問題，時間也這么沒了，第二天我去問老師，老師提醒了我，并給我加