計(jì)算機(jī)組成原理題庫(kù)集

1、.題庫(kù)題目總數(shù)：293第一章單選題1、控制器、運(yùn)算器和存儲(chǔ)器合起來(lái)一般稱為（ ）： i/o 部件內(nèi)存儲(chǔ)器外存儲(chǔ)器主機(jī)2、馮諾依曼機(jī)工作方式的基本特點(diǎn)是（ ）：按地址訪問(wèn)并順序執(zhí)行指令精確結(jié)果處理存儲(chǔ)器按內(nèi)部地址訪問(wèn)自動(dòng)工作3、輸入、輸出設(shè)備以及輔助存儲(chǔ)器一般統(tǒng)稱為（ ）： i/o 系統(tǒng)外圍設(shè)備外存儲(chǔ)器執(zhí)行部件4、計(jì)算機(jī)硬件能直接識(shí)別和執(zhí)行的語(yǔ)言是（ ）： 高級(jí)語(yǔ)言匯編語(yǔ)言機(jī)器語(yǔ)言符號(hào)語(yǔ)言判斷題可編輯范本.5、若某計(jì)算機(jī)字代表一條指令或指令的一部分，則稱數(shù)據(jù)字。對(duì)錯(cuò)6、若某計(jì)算機(jī)字是運(yùn)算操作的對(duì)象，即代表要處理的數(shù)據(jù)，則稱指令字。對(duì)錯(cuò)7、數(shù)字計(jì)算機(jī)的特點(diǎn)：數(shù)值由數(shù)字量（如二進(jìn)制位）來(lái)表示，運(yùn)算按

2、位進(jìn)行。對(duì)錯(cuò)8、模擬計(jì)算機(jī)的特點(diǎn)：數(shù)值由連續(xù)量來(lái)表示，運(yùn)算過(guò)程是連續(xù)的。對(duì)錯(cuò)填空題9、 系統(tǒng)軟件包括：服務(wù)程序、語(yǔ)言程序、 數(shù)據(jù)庫(kù)管理系統(tǒng)。10、 計(jì)算機(jī)系統(tǒng)的發(fā)展按其核心部件采用器件技術(shù)來(lái)看經(jīng)歷了五代的變化，分別是、 和。11、 計(jì)算機(jī)系統(tǒng)是一個(gè)由硬件和軟件組成的多級(jí)層次結(jié)構(gòu)，這通常由、和等組成， 在每一級(jí)上都可以進(jìn)行。12、 計(jì)算機(jī)的軟件一般分為和兩大部分。13、 計(jì)算機(jī)的硬件基本組成包括、和五個(gè)部分。簡(jiǎn)答題14、 什么是存儲(chǔ)容量？什么是單元地址？15、 什么是外存？簡(jiǎn)述其功能。16、 什么是內(nèi)存？簡(jiǎn)述其功能。17、 指令和數(shù)據(jù)均存放在內(nèi)存中，計(jì)算機(jī)如何區(qū)分它們是指令還是數(shù)據(jù)？可編輯范本.

3、18、 什么是適配器？簡(jiǎn)述其功能。19、 什么是 cpu？簡(jiǎn)述其功能。20、馮諾依曼體系結(jié)構(gòu)要點(diǎn)第二章單選題1、下列數(shù)中最小的數(shù)為（）：101001b52q29d233h2、一個(gè)8位二進(jìn)制整數(shù)，采用補(bǔ)碼表示，且由3個(gè)“1”和5個(gè)“0”組成，則其最小值是（）： -127-32-125-33、若某數(shù) x 的真值為-0.1010，在計(jì)算機(jī)中該數(shù)表示為1.0110，則該數(shù)所用的編碼方法是 （）碼：原補(bǔ)反移4、某數(shù)在計(jì)算機(jī)中用8421bcd 碼表示為0111 1000 1001，其真值是：789d789h可編輯范本.1887d11110001001b5、float 型數(shù)據(jù)通常用 ieee754單精度浮點(diǎn)

4、數(shù)格式表示.若編譯器將 float 型變量 x 分配在 一個(gè)32位浮點(diǎn)寄存器 fr!中,且 x=-8.25, 則 fr1的內(nèi)容是( )c1040000hc2420000hc1840000hc1c20000h6、不屬于 alu 的部件有( )加法器或乘法器移位器邏輯運(yùn)算部件指令寄存器7、處理器中的 alu 采用( )來(lái)實(shí)現(xiàn)時(shí)序電路組合邏輯電路控制電路模擬電路8、當(dāng)且僅當(dāng)( )發(fā)生時(shí), 稱為浮點(diǎn)數(shù)溢出(上溢)階碼上溢尾數(shù)上溢尾數(shù)與階碼同時(shí)上溢尾數(shù)或階碼上溢可編輯范本.9、某浮點(diǎn)數(shù)采用 ieee754單精度格式表示為 c5100000h,則該數(shù)的值是( )(注:選項(xiàng)中 內(nèi)的值為上標(biāo))-1.125*2

5、10-1.125*211-0.125*210-0.125*21110、在 c 程序中,int 類型的變量 x 的值為-1088。程序執(zhí)行時(shí)，x 先被存放在16位的寄存 器 r1中，然后被算術(shù)右移4位。則此時(shí) r1 中的內(nèi)容以16進(jìn)制表示是（ ）fbc0hffbch0fbch87bch11、補(bǔ)碼表示的8位二進(jìn)制定點(diǎn)小數(shù)所能表示數(shù)值的范圍是( ) -0.1111111b0.1111111b-1.0000000b0.1111111b-0.1111111b1.0000000b-1.0000000b1.0000000b12、下列數(shù)中最大的是( )10000000b125o10000110(bcd 碼)5

6、5h13、某機(jī)字長(zhǎng)32位，其中1位符號(hào)位，31位表示尾數(shù)。若用定點(diǎn)小數(shù)表示，則最大正小數(shù) 為：+（1 -2-32 ）可編輯范本.+（1 -2-31 ）2-322-3114、若浮點(diǎn)數(shù)尾數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是：階符與數(shù)符相同為規(guī)格化數(shù)階符與數(shù)符相異為規(guī)格化數(shù)數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù)數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù)15、算術(shù) / 邏輯運(yùn)算單元74181alu 可完成：16種算術(shù)運(yùn)算功能16種邏輯運(yùn)算功能16種算 運(yùn)算功能和16種邏輯運(yùn)算功能4位乘法運(yùn)算和除法運(yùn)算功能判斷題16、ascii 碼即美國(guó)國(guó)家信息交換標(biāo)準(zhǔn)代碼。標(biāo)準(zhǔn) ascii 碼占9位

7、二進(jìn)制位，共表示512 種字符。對(duì)錯(cuò)17、引入浮點(diǎn)數(shù)的目的是在位數(shù)有限的前提下，擴(kuò)大數(shù)值表示的范圍。對(duì)錯(cuò)18、機(jī)器碼是信息在計(jì)算機(jī)中的二進(jìn)制表示形式。對(duì)錯(cuò)填空題19、 設(shè)有七位二進(jìn)制信息碼 0110101，則低位增設(shè)偶校驗(yàn)碼后的代碼為?？删庉嫹侗?20、 兩個(gè) bcd 碼相加，當(dāng)結(jié)果大于9時(shí)，修正的方法是將結(jié)果，并產(chǎn)生進(jìn)位輸出。21、 浮點(diǎn)運(yùn)算器由和組成，它們都是運(yùn)算器。只要求能執(zhí)行運(yùn)算，而要求能進(jìn)行運(yùn)算。22、 現(xiàn)代計(jì)算機(jī)的運(yùn)算器一般通過(guò)總線結(jié)構(gòu)來(lái)組織。按其總線數(shù)不同，大體有、和三 種形式。23、 提高加法器運(yùn)算速度的關(guān)鍵是。先行進(jìn)位的含義是。24、 對(duì)階時(shí)，使階向階看齊，使階的尾數(shù)向移位，

8、每移一位，其階碼加一，直到兩數(shù) 的階碼相等為止。25、 在進(jìn)行浮點(diǎn)加法運(yùn)算時(shí)，需要完成為、和等步驟。26、 按 ieee754規(guī)范，一個(gè)浮點(diǎn)數(shù)由、 三個(gè)域組成，其中的值等于指數(shù)的加上一個(gè) 固定。27、 移碼表示法主要用于表示數(shù)的階碼 e，以利于比較兩個(gè)數(shù)指數(shù)的大小和操作。 28、 （26h 或63h）異或135o 的值為。29、 為了提高運(yùn)算器的速度，可以采用進(jìn)位、乘除法、流水線等并行措施。30、 設(shè)機(jī)器數(shù)字長(zhǎng)為8位(含1符號(hào)位)，若機(jī)器數(shù)為81h(十六進(jìn)制)，當(dāng)它分別代表原碼、 補(bǔ)碼、反碼和移碼時(shí)，等價(jià)的十進(jìn)制整數(shù)分別為、 和計(jì)算題31、 x 的補(bǔ)碼為：10101101，用負(fù)權(quán)的概念計(jì)算 x

9、 的真值。32、已知 a=2-101(-0.1010000)，b=2-1000.1110110，按浮點(diǎn)運(yùn)算方法計(jì)算 a+b. (方括號(hào)內(nèi)是階碼)33、 設(shè)浮點(diǎn)數(shù)字長(zhǎng)16位，其中階碼4位（含1位階符），尾數(shù)12位（含1位數(shù)符），將51/12 8轉(zhuǎn)換成二進(jìn)制規(guī)格化浮點(diǎn)數(shù)（要求階碼采用移碼，尾數(shù)采用補(bǔ)碼，二進(jìn)制表示）。并給出 此浮點(diǎn)數(shù)格式的規(guī)格數(shù)表示范圍。34、 設(shè)階為5位(包括2位階符), 尾數(shù)為8位(包括2位數(shù)符), 階碼、尾數(shù)均用補(bǔ)碼表示, 完成 下列取值的x+y，x-y運(yùn)算：（1）x=2-0110.100101 y=2-010(-0.011110)可編輯范本.35、 已知 x 和 y, 用變

10、形補(bǔ)碼計(jì)算 x-y, 同時(shí)指出運(yùn)算結(jié)果是否溢出。 (1) x=0.11011 y = -0.11111 (2) x=0.10111 y=0.11011 (3) x=0.11011 y=-0.1001136、 已知 x 和 y, 用變形補(bǔ)碼計(jì)算 x+y, 同時(shí)指出運(yùn)算結(jié)果是否溢出。（1）x=0.11011 y=0.00011 （2）x= 0.11011 y= -0.10101 （3）x=-0.10110 y=-0.0000137、 寫(xiě)出十進(jìn)制數(shù) -5的 ieee754編碼。簡(jiǎn)答題38、 某加法器進(jìn)位鏈小組信號(hào)為 c4c3c2c1 ，低位來(lái)的信號(hào)為 c0 ，請(qǐng)分別按下述兩種 方式寫(xiě)出 c4c3c2

11、c1的邏輯表達(dá)式。（1） 串行進(jìn)位方式 （2） 并行進(jìn)位方式39、 什么是奇偶校驗(yàn)碼？40、 簡(jiǎn)述計(jì)算機(jī)中采用二進(jìn)制代碼的優(yōu)點(diǎn)。第三章單選題1、下面說(shuō)法正確的是半導(dǎo)體 ram 信息可讀可寫(xiě)，且斷電后仍能保持記憶半導(dǎo)體 ram 屬揮發(fā)性存儲(chǔ)器，而靜態(tài)的 ram 存儲(chǔ)信息是非揮發(fā)性的靜態(tài) ram、動(dòng)態(tài) ram 都屬揮發(fā)性存儲(chǔ)器，斷電后存儲(chǔ)的信息將消失rom 不用刷新，且集成度比動(dòng)態(tài) ram 高，斷電后存儲(chǔ)的信息將消失2、存儲(chǔ)單元是指：存放一個(gè)二進(jìn)制信息位的存儲(chǔ)元存放一個(gè)機(jī)器字的所有存儲(chǔ)元集合存放一個(gè)字節(jié)的所有存儲(chǔ)元集合存放兩個(gè)字節(jié)的所有存儲(chǔ)元集合3、采用虛擬存儲(chǔ)器的主要目的是提高主存儲(chǔ)器的存取速度

12、可編輯范本.擴(kuò)大存儲(chǔ)器空間，并能進(jìn)行自動(dòng)管理提高外存儲(chǔ)器的存取速度擴(kuò)大外存儲(chǔ)器的存儲(chǔ)空間4、某 sram 芯片，存儲(chǔ)容量為64k16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為： 64，1616，6464，816，165、計(jì)算機(jī)系統(tǒng)中的存貯器系統(tǒng)是指：ram 存貯器rom 存貯器主存貯器內(nèi)存貯器和外存貯器6、交叉存儲(chǔ)器實(shí)質(zhì)上是一種（ ）存儲(chǔ)器，它能執(zhí)行獨(dú)立的讀寫(xiě)操作多模塊，并行多模塊，串行整體式，并行整體式，串行7、相聯(lián)存儲(chǔ)器是按( )進(jìn)行尋址的存儲(chǔ)器地址指定方式堆棧存取方式內(nèi)容指定方式地址指定與堆棧存取方式結(jié)合8、在主存和 cpu 之間增加 cache 的目的是可編輯范本.增加內(nèi)存容量提高內(nèi)存的可靠性解

13、決 cpu 與內(nèi)存之間的速度匹配問(wèn)題增加內(nèi)存容量，同時(shí)加快存取速度9、存儲(chǔ)周期是指存儲(chǔ)器的讀出時(shí)間存儲(chǔ)器進(jìn)行連續(xù)讀和寫(xiě)操作所允許的最短時(shí)間間隔存儲(chǔ)器的寫(xiě)入時(shí)間存儲(chǔ)器進(jìn)行連續(xù)寫(xiě)操作所允許的最短時(shí)間間隔判斷題10、存儲(chǔ)元存儲(chǔ)八位二進(jìn)制信息，是計(jì)算機(jī)存儲(chǔ)信息的最小單位。對(duì)錯(cuò)11、存儲(chǔ)器帶寬指單位時(shí)間里存儲(chǔ)器所存取的信息量，是衡量數(shù)據(jù)傳輸?shù)闹匾笜?biāo)。常用 單位有：位/秒或字節(jié)/秒。對(duì)錯(cuò)12、cache 主要強(qiáng)調(diào)大的存儲(chǔ)容量，以滿足計(jì)算機(jī)的大容量存儲(chǔ)要求。對(duì)錯(cuò)13、外存（輔存）主要強(qiáng)調(diào)快速存取，以便使存取速度與 cpu 速度相匹配。對(duì)錯(cuò)14、計(jì)算機(jī)存儲(chǔ)器功能是記憶以二進(jìn)制形式表示的數(shù)據(jù)和程序。對(duì)錯(cuò)可編輯

14、范本.填空題15、 dram 存儲(chǔ)器的刷新一般有、和三種方式，之所以刷新是因?yàn)椤?6、 虛擬存儲(chǔ)器只是一個(gè)容量非常大的存儲(chǔ)器模型，不是任何實(shí)際的存儲(chǔ)器，按照主 存-外存層次的信息傳送單位不同，虛擬存儲(chǔ)器有式、式和式三類。17、 虛擬存儲(chǔ)器指的是層次，它給用戶提供了一個(gè)比實(shí)際空間大得多的空間。18、 主存與 cache 的地址映射有、 三種方式。19、 雙端口存儲(chǔ)器和多模塊交叉存儲(chǔ)器屬于存儲(chǔ)器結(jié)構(gòu)，前者采用技術(shù)，后者采用技 術(shù)。20、 cpu 能直接訪問(wèn)由和，但不能直接訪問(wèn)。21、 存儲(chǔ)器的技術(shù)指標(biāo)主要有、 和。22、 對(duì)存儲(chǔ)器的要求是，為了解決這三方面的矛盾，計(jì)算機(jī)采用和體系結(jié)構(gòu)。 計(jì)算題15

15、、 cpu 執(zhí)行一段程序時(shí)，cache 完成存取的次數(shù)為5000次，主存完成存取的次數(shù)為2 00次。已知 cache 存取周期為40ns，主存存取周期為160ns。分別求 cache 的命中 率 h、平均訪問(wèn)時(shí)間 ta 和 cache-主存系統(tǒng)的訪問(wèn)效率 e。16、 已知 cache/主存的效率是85%，平均訪問(wèn)時(shí)間為60ns，cache 比主存快4倍，求主 存的存取周期和 cache 的命中率。17、 設(shè)某 ram 芯片，其存儲(chǔ)容量為16k8位，問(wèn)： 1) 該芯片引出線的最小數(shù)目應(yīng)該是 多少？ 2) 存儲(chǔ)器芯片的地址范圍是多少？18、 有一個(gè)16k16的存儲(chǔ)器，用1k4的 dram 芯片（內(nèi)

16、部結(jié)構(gòu)為6416）構(gòu)成，設(shè) 讀/寫(xiě)周期為0.1ms，問(wèn)： 1) 采用異步刷新方式，如單元刷新間隔不超過(guò)2ms，則刷新信 號(hào)周期是多少？ 2) 如采用集中刷新方式，存儲(chǔ)器刷新一遍最少用多少讀/寫(xiě)周期？死時(shí)間 率多少？19、 設(shè)存儲(chǔ)器容量為32m 字，字長(zhǎng)64位，模塊數(shù) m=4，分別用順序方式和交叉方式進(jìn)行 組織。若存儲(chǔ)周期 t=200ns，數(shù)據(jù)總線寬度為64位，總線傳送周期 t=50ns。問(wèn)：順序存 儲(chǔ)器和交叉存儲(chǔ)器的平均存取時(shí)間、帶寬各是多少？20、 某磁盤(pán)組共有4個(gè)記錄面，每毫米5道，每道記錄信息為12 288b，最小磁道直徑為2 30毫米，共有275道，磁盤(pán)轉(zhuǎn)速為3000轉(zhuǎn)/分。可編輯范本

17、.（1） 最低位密度是多少？（2） 數(shù)據(jù)傳輸率是多少？（3） 平均等待時(shí)間是多少？29、某磁盤(pán)組有5個(gè)記錄面，每個(gè)記錄面的內(nèi)磁道直徑為22cm，外磁道直徑為33cm，最 大位密度為1600bit/cm，道密度為80道/cm，轉(zhuǎn)速為3600轉(zhuǎn)/分。（1） 計(jì)算每條磁道的容量；（2） 計(jì)算磁盤(pán)的數(shù)據(jù)傳輸率；（3） 計(jì)算平均等待時(shí)間。簡(jiǎn)答題30、 說(shuō)出至少三種加速 cpu 和存儲(chǔ)器之間有效傳輸?shù)拇胧?1、 存儲(chǔ)保護(hù)主要包括哪幾個(gè)方面？32、 計(jì)算機(jī)存儲(chǔ)系統(tǒng)分為哪幾個(gè)層次？應(yīng)用題33、 主存容量為4mb，虛存容量為1gb，則虛存地址和物理地址各為多少位？如頁(yè)面大小 為4kb，則頁(yè)表長(zhǎng)度是多少？34、

18、 cpu 執(zhí)行一段程序時(shí), cache 完成存取的次數(shù)為2420次，主存完成存取的次數(shù)為80 次，已知 cache 存儲(chǔ)周期為40ns，主存存儲(chǔ)周期為240ns，求 cache/主存系統(tǒng)的效率和 平均訪問(wèn)時(shí)間。35、 某機(jī)器中，已知配有一個(gè)地址空間為0000h-3fffh 的 rom 區(qū)域?，F(xiàn)在再用一個(gè) r am 芯片(8k8)形成40k16位的 ram 區(qū)域，起始地址為6000h,假定 ram 芯片有/cs 和/we 信號(hào)控制端。cpu 的地址總線為 a15-a0，數(shù)據(jù)總線為 d15-d0，控制信號(hào)為 r/ w (讀/寫(xiě))，/mreq (訪存)，要求：（1） 畫(huà)出地址譯碼方案。（2） 將 r

19、om 與 ram 同 cpu 連接。36、 用16k8位的 dram 芯片組成64k32位存儲(chǔ)器，畫(huà)出該存儲(chǔ)器的組成邏輯框圖。37、 某機(jī)字長(zhǎng)8位，用4k*8位的 ram 芯片和2k*8位的 rom 芯片設(shè)計(jì)一個(gè)容量為16k 字 的存儲(chǔ)器，其中 ram 為高8k 字，rom 為低2k 字，最低地址為0。（1） 地址線和數(shù)據(jù)線各為多少根？（2） 各種芯片的數(shù)量是多少？（3） 請(qǐng)畫(huà)出存儲(chǔ)器結(jié)構(gòu)圖及與 cpu 的連接圖。38、下圖為某16位機(jī)的主存空間構(gòu)成示意圖，其中 ram 為8k*16的隨機(jī)存儲(chǔ)器，rom可編輯范本.位8k*16位的只讀存儲(chǔ)器。仔細(xì)分析該圖，并按要求答題。（1） 該存儲(chǔ)器最大空間

20、有多少？已經(jīng)構(gòu)成的空間有多少？（2） 圖中構(gòu)成的地址空間分布是怎樣的？畫(huà)出地址空間分布圖。39、某8位機(jī)地址16位，用8k*8位的 rom 芯片和8k*8位的 ram 芯片組成存儲(chǔ)器，按字 節(jié)編址，其中 ram 的地址為0000h5fffh，rom 的地址為6000h9fffh。要求： （1）畫(huà)出存儲(chǔ)器空間分布圖，并確定需要的 ram 以及 ram 芯片數(shù)量；（2）畫(huà)出此存儲(chǔ)器組成結(jié)構(gòu)圖及與 cpu 的連接圖。第四章單選題1、用某個(gè)寄存器的值做操作數(shù)地址的尋址方式稱為（ ）尋址。直接間接寄存器寄存器間接2、堆棧尋址方式中，設(shè) a 為累加器，sp 為堆棧指示器，msp 為 sp 所指示的棧頂單元

21、， 如果進(jìn)棧的操作是：(a)-msp, (sp)-1-sp, 那么出棧的操作應(yīng)為：(msp)a, (sp)+1sp(sp)+1sp, (msp)a(sp)-1sp, (msp)a(msp)a, (sp)-1sp3、變址尋址方式中，操作數(shù)的有效地址等于：基值寄存器內(nèi)容加上形式地址（位移量）堆棧指示器內(nèi)容加上形式地址（位移量）變址寄存器內(nèi)容加上形式地址（位移量）程序記數(shù)器內(nèi)容加上形式地址（位移量）可編輯范本.4、從以下有關(guān) risc 的描述中，選擇最合適的答案。采用 risc 技術(shù)后，計(jì)算機(jī)的體系結(jié)構(gòu)又恢復(fù)到早期的比較簡(jiǎn)單的情況。為了實(shí)現(xiàn)兼容，新設(shè)計(jì)的 risc 是從原來(lái) cisc 系統(tǒng)的指令系統(tǒng)

22、中挑選一部分 實(shí)現(xiàn)的。risc 的主要目標(biāo)是減少指令數(shù)，提高指令執(zhí)行效率。risc 設(shè)有乘、除法指令和浮點(diǎn)運(yùn)算指令。5、指令系統(tǒng)中采用不尋址方式的目的主要是( )實(shí)現(xiàn)存儲(chǔ)程序和程序控制縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性可以直接訪問(wèn)外存提供擴(kuò)展操作碼的可能并降低指令譯碼難度6、單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)經(jīng)常 需采( )堆棧尋址方式立即尋址方式隱含尋址方式間接尋址方式7、寄存器間接尋址方式中，操作數(shù)處在( )通用寄存器堆棧主存儲(chǔ)器程序計(jì)數(shù)器8、指令的尋址方式有順序和跳躍兩種，采用跳躍尋址方式，可以實(shí)現(xiàn)( )堆棧尋址程序的條件轉(zhuǎn)移可編輯范本.程序

23、的無(wú)條件轉(zhuǎn)移程序的條件轉(zhuǎn)移或無(wú)條件轉(zhuǎn)移判斷題9、引入操作數(shù)尋址方式目的有：縮短指令長(zhǎng)度、擴(kuò)大尋址范圍、提高編程靈活性等。 對(duì)錯(cuò)10、指令系統(tǒng)指一臺(tái)計(jì)算機(jī)中所有機(jī)器指令的集合，是表征計(jì)算機(jī)性能的重要因素。對(duì)錯(cuò)填空題11、 一個(gè)較完善的指令系統(tǒng)應(yīng)包含：類指令，類指令，類指令，程序控制類指令，i/ o 類指令，字符串類指令，系統(tǒng)控制類指令等。12、 根據(jù)操作數(shù)所在位置，指出其尋址方式（填空）：（1）操作數(shù)在寄存器中，為尋址方式。（2）操作數(shù)地址在寄存器，為尋址方式。（3）操作數(shù)在指令中，為尋址方式。（4）操作數(shù)地址（主存）在指令中，為尋址方式（5）操作數(shù)的地址，為某一寄存器內(nèi) 容與位移量之和可以是、

24、 尋址方式。13、 指令尋址方式主要有（實(shí)現(xiàn)指令逐條順序執(zhí)行，pc+1-pc）和（實(shí)現(xiàn)程序轉(zhuǎn)移）。 14、 從計(jì)算機(jī)指令系統(tǒng)的角度看當(dāng)前的計(jì)算機(jī)指令系統(tǒng)結(jié)構(gòu)分為兩大類：、。15、 地址碼表示。以其數(shù)量為依據(jù)，可以將指令分為、和等幾種。16、 二地址指令中，操作數(shù)的物理位置有三種型式，分別是型、型和型。17、 堆棧是一種特殊的尋址方式，它采用原理。按結(jié)構(gòu)不同分為堆棧和堆棧。18、 形成操作數(shù)地址的方式，稱為方式。操作數(shù)可以放在寄存器、寄存器、和中。 19、 形成指令地址的方式，稱為方式，有尋址和尋址兩種。20、 指令字長(zhǎng)度分為、 三種形式?？删庉嫹侗?21、 指令格式是指令用和表示的結(jié)構(gòu)形式，指

25、令格式由字段和兩字段組成。22、 指令系統(tǒng)是表征一臺(tái)計(jì)算機(jī)的重要因素，它的和不僅直接影響到機(jī)器的硬件結(jié)構(gòu)， 也影響到。計(jì)算題23、設(shè)某計(jì)算機(jī)數(shù)據(jù)線、地址線均是8位，有一條相對(duì)尋址的無(wú)條件轉(zhuǎn)移指令存于內(nèi)存的2 0h 單元中，指令給出的位移量 d=00010101b，該指令占用2個(gè)字節(jié)，試計(jì)算：1）取該 指令時(shí) pc 的內(nèi)容；2）該指令執(zhí)行結(jié)束時(shí) pc 的內(nèi)容。簡(jiǎn)答題24、指令格式結(jié)構(gòu)如下所示，試分析指令格式及尋址方式特點(diǎn)。31 25 24op i23 20 19 0目標(biāo)寄存器 20位地址25、 說(shuō)明 risc 指令系統(tǒng)的主要特點(diǎn)。26、 一個(gè)比較完善的指令系統(tǒng)應(yīng)該包括哪幾類指令？應(yīng)用題27、一種

26、單地址指令格式如下所示，其中i 為間接特征，x 為尋址模式，d 為形式地址。i， x，d 組成該指令的操作數(shù)有效地址 e。設(shè) r 為變址寄存器，r1 為基值寄存器，pc 為程 序計(jì)數(shù)器，請(qǐng)?jiān)谙卤碇械谝涣形恢锰钊脒m當(dāng)?shù)膶ぶ贩绞矫Q。第五章a 單選題1、一般機(jī)器周期的時(shí)間是根據(jù)（ ）來(lái)規(guī)定的。主存中讀取一個(gè)指令字的時(shí)間主存中讀取一個(gè)數(shù)據(jù)字的時(shí)間可編輯范本.主存中寫(xiě)入一個(gè)數(shù)據(jù)字的時(shí)間主存中讀取一個(gè)數(shù)據(jù)字的時(shí)間2、存放微程序的控制存儲(chǔ)器稱為：高速緩沖存儲(chǔ)器控制存儲(chǔ)器虛擬存儲(chǔ)器主存儲(chǔ)器3、以下敘述中正確描述的句子是：同一個(gè) cpu 周期中，可以并行執(zhí)行的微操作叫相容性微操作同一個(gè) cpu 周期中，可以并

27、行執(zhí)行的微操作叫相交性微操作同一個(gè) cpu 周期中，可以并行執(zhí)行的微操作叫相斥性微操作同一個(gè) cpu 周期中，可以并行執(zhí)行的微操作叫排他性微操作 4、計(jì)算機(jī)操作的最小時(shí)間單位是：時(shí)鐘周期指令周期cpu 周期微指令周期5、下列部件中不屬于控制器的是：ir操作控制器pcpsw6、同步控制是:只適用于 cpu 控制的方式只適用于外圍設(shè)備控制的方式可編輯范本.由統(tǒng)一時(shí)序信號(hào)控制的方式所有指令執(zhí)行時(shí)間都相同的方式7、在 cpu 中跟蹤指令后繼地址的寄存器是：marpcirpsw判斷題8、指令流水線中主要存在三種相關(guān)沖突：資源相關(guān)、數(shù)據(jù)相關(guān)及控制相關(guān)。對(duì)錯(cuò)9、并發(fā)性指兩個(gè)或兩個(gè)以上事件在同一時(shí)間間隔內(nèi)發(fā)生

28、。對(duì)錯(cuò)10、硬布線控制器的缺點(diǎn)：增加了到控存中讀取微指令的時(shí)間，執(zhí)行速度慢。對(duì)錯(cuò)11、微程序控制器的優(yōu)點(diǎn)：規(guī)整性、靈活性、可維護(hù)性強(qiáng)。對(duì)錯(cuò)12、微操作是執(zhí)行部件接受微命令后所進(jìn)行的操作，是計(jì)算機(jī)硬件結(jié)構(gòu)中最基本的操作。 對(duì)錯(cuò)13、微命令指控制部件通過(guò)控制線向執(zhí)行部件發(fā)出的各種控制命令，是構(gòu)成控制信號(hào)序列 的最小單位。對(duì)錯(cuò)可編輯范本.14、時(shí)鐘周期是 cpu 處理操作的最大時(shí)間單位。對(duì)錯(cuò)15、微程序控制器屬于存儲(chǔ)邏輯型，以微程序解釋執(zhí)行機(jī)器指令，采用存儲(chǔ)邏輯技術(shù)實(shí)現(xiàn)。 對(duì)錯(cuò)16、地址寄存器用于存放當(dāng)前執(zhí)行的指令碼，供進(jìn)行指令譯碼。對(duì)錯(cuò)17、程序計(jì)數(shù)器用于存放 cpu 正在執(zhí)行的指令的地址。對(duì)錯(cuò)1

29、8、指令寄存器用于保存當(dāng)前 cpu 所要訪問(wèn)的內(nèi)存單元的地址。對(duì)錯(cuò)填空題19、 請(qǐng)?jiān)诶ㄌ?hào)內(nèi)填入適當(dāng)答案。在 cpu 中： (1) 保存當(dāng)前正在執(zhí)行的指令的寄存器是； (2) 保存當(dāng)前正要執(zhí)行的指令地址的寄存器是； (3) 算術(shù)邏輯運(yùn)算結(jié)果通常放在 和。20、 硬布線器的設(shè)計(jì)方法是：先畫(huà)出流程圖，再利用寫(xiě)出綜合邏輯表達(dá)式，然后用等 器件實(shí)現(xiàn)。21、 微程序控制器由、 三大部分組成，其中是 rom 存儲(chǔ)器，用來(lái)存放。22、 流水 cpu 中的主要問(wèn)題是：相關(guān)、相關(guān)和相關(guān)。23、 并行處理技術(shù)主要有三種形式：并行、并行和并行。24、 微程序設(shè)計(jì)技術(shù)是利用方法設(shè)計(jì)的一門(mén)技術(shù)，具有規(guī)整性、 可維護(hù)性等一

30、系列優(yōu)可編輯范本.點(diǎn)。25、 微指令格式中，微指令的編碼通常采用以下三種方式：、和。26、 由于數(shù)據(jù)通路之間的結(jié)構(gòu)關(guān)系，微操作可分為和兩種。27、 在程序執(zhí)行過(guò)程中，控制器控制計(jì)算機(jī)的運(yùn)行總是處于、分析指令和的循環(huán)當(dāng)中 28、 cpu 從主存取出一條指令并執(zhí)行該指令的時(shí)間叫，它常用若干個(gè)來(lái)表示，而后者 又包含若干個(gè)。29、 cpu 的四個(gè)主要功能是、 和。30、 目前的 cpu 包括、和 cache。計(jì)算題31、在流水線浮點(diǎn)加法器中，假設(shè)有取指、譯碼、執(zhí)行和回寫(xiě)四個(gè)過(guò)程段，每個(gè)過(guò)程段所 需要的時(shí)間分別為：t1=60ns，t2=50ns，t3=90ns，t4=80ns，試計(jì)算該加法器的加 速比是

31、多少。簡(jiǎn)答題32、 簡(jiǎn)述 cpu 基本功能33、 簡(jiǎn)述什么是微指令？34、 簡(jiǎn)述什么是微命令？35、 簡(jiǎn)述什么是指令周期？36、 簡(jiǎn)述什么是微程序控制器？37、 解釋機(jī)器指令和微指令的關(guān)系。38、 計(jì)算機(jī)內(nèi)有哪兩股信息在流動(dòng)？如何區(qū)分它們？應(yīng)用題39、流水線中有三類數(shù)據(jù)相關(guān)沖突：寫(xiě)后讀（raw）相關(guān)；讀后寫(xiě)（war）相關(guān)；寫(xiě)后寫(xiě) （waw）相關(guān)。判斷以下三組指令各存在哪種類型的數(shù)據(jù)相關(guān)。(1) i1 lad r1，a ； m（a）r1，m（a）是存儲(chǔ)器單元i2 add r2，r1 ；（r2）+（r1）r2(2) i3 add r3，r4 ；（r3）+（r4）r3可編輯范本.i4 mul r4，

32、r5 ；（r4）（r5） r4(3) i5 lad r6，b ； m（b）r6，m（b）是存儲(chǔ)器單元i6 mul r6，r7 ；（r6）（r7） r640、今有4級(jí)流水線分別完成取值、指令譯碼并取數(shù)、運(yùn)算、送結(jié)果四步操作，今假設(shè)完成 各步操作的時(shí)間依次為100ns,100ns,80ns,50ns。請(qǐng)問(wèn)：（1） 流水線的操作周期應(yīng)設(shè)計(jì)為多少？（2） 若相鄰兩條 令發(fā)生數(shù)據(jù)相關(guān)，而且在硬件上不采取措施，那么第二條指令要推遲 多少時(shí)間進(jìn)行。（3） 如果在硬件設(shè)計(jì)上加以改進(jìn)，至少需推遲多少時(shí)間？41、已知某機(jī)采用微程序控制方式，其控制存儲(chǔ)器容量為：51248(位)。微程序可在整個(gè) 控制存儲(chǔ)器中實(shí)現(xiàn)轉(zhuǎn)移

33、，可控制微程序轉(zhuǎn)移的條件共4個(gè)，微指令采用水平型格式，后繼微 指令地址采用斷定方式。請(qǐng)問(wèn):（1） 微指令中的三個(gè)字段分別應(yīng)為多少位？（2） 畫(huà)出圍繞這種微指令格式的微程序控制器邏輯框圖。42、某機(jī)有8條微指令 i1-i8，每條微指令所包含的微命令控制信號(hào)如下表所示。43、 假設(shè)某機(jī)器有80條指令，平均每條指令由4條微指令組成，其中有一條取指微指令是 所有指令公用的。已知微指令長(zhǎng)度為32位，請(qǐng)估算控制存儲(chǔ)器容量。44、 參見(jiàn)下圖的數(shù)據(jù)通路，畫(huà)出取數(shù)指令lda（r3），ro的指令周期流程圖，其含義是 將(r3)為地址的主存單元的內(nèi)容取至寄存器 r0中，標(biāo)出各微操作控制信號(hào)序列?？删庉嫹侗?45、參

34、見(jiàn)下圖的數(shù)據(jù)通路。畫(huà)出存數(shù)指令sta r1 ，(r2)的指令周期流程圖，其含義是 將寄存器 r1的內(nèi)容傳送至（r2）為地址的主存單元中。標(biāo)出各微操作信號(hào)序列。46、設(shè)運(yùn)算器結(jié)構(gòu)如下圖所示，ir 為指令寄存器，r1r3是三個(gè)通用寄存器，其中任何 一個(gè)都可以作為源寄存器或目標(biāo)寄存器，a 和 b 是三選一多路開(kāi)關(guān)，通路的選擇分別由 as 0、as1和 bs0、bs1控制，s1、s2是 alu 的操作性質(zhì)控制器：當(dāng) s1s2=00時(shí)，alu 輸 出 b；=01時(shí)輸出 a+b；=10時(shí)輸出 a-b；=11時(shí)輸出b。另有三條機(jī)器指令：mov（從 源寄存器傳送一個(gè)數(shù)到目標(biāo)寄存器）、add（源寄存器內(nèi)容于目標(biāo)

35、寄存器內(nèi)容相加后送目標(biāo) 寄存器）和 com（源寄存器內(nèi)容取反后送目標(biāo)寄存器）。假設(shè)控存 cm 僅有16個(gè)單元，且 只考慮運(yùn)算器數(shù)據(jù)通路的控制，請(qǐng)?jiān)O(shè)計(jì)微指令格式。47、流水線中有寫(xiě)后讀、讀后寫(xiě)和寫(xiě)后寫(xiě)三種數(shù)據(jù)相關(guān)沖突，試判斷下面指令存在哪種類 型的數(shù)據(jù)相關(guān)。i1：add r1，r2，r3 ；r2+r3 - r1i2：sub r4，r1，r5 ；r1-r5 - r448、已知 cpu 結(jié)構(gòu)如下圖所示，其中包括一個(gè)累加器 ac、一個(gè)狀態(tài)寄存器和其他幾 個(gè)寄存器。各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳遞方向。試完成以下工作： 寫(xiě)出圖中四個(gè)寄存器 a、b、c、d 的名稱和作用；簡(jiǎn)述完成指令 add

36、 y 的數(shù)據(jù)通路（y 為存儲(chǔ)單元地址，本指令功能為(ac)+(y)ac）?？删庉嫹侗?第六章a 單選題1、在集中式總線仲裁中，（ ）方式對(duì)電路故障最敏感。菊花鏈方式獨(dú)立請(qǐng)求方式分布式計(jì)數(shù)器定時(shí)查詢方式2、計(jì)算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)積木化，同時(shí)： 減少了信息傳輸量提高了信息傳輸?shù)乃俣葴p少了信息傳輸線的條數(shù)加重了 cpu 的工作量3、系統(tǒng)總線中地址線的功能是：選擇主存單元地址選擇進(jìn)行信息傳輸?shù)脑O(shè)備選擇外存地址可編輯范本.指定主存和 i/o 設(shè)備接口電路的地址4、采用串行接口進(jìn)行7位 ascii 碼傳送，帶有1位奇校驗(yàn)位，l 位起始位和1位停止位,當(dāng)傳 輸率為9600波特時(shí)，字符傳送速率

37、為：960873.13724805、同步通信之所以比異步通信具有較高的傳輸速率，是因?yàn)椋和酵ㄐ挪恍枰獞?yīng)答信號(hào)且總線長(zhǎng)度比較短同步通信用一個(gè)公共的時(shí)鐘信號(hào)進(jìn)行同步同步通信中，各部件存取時(shí)間比較接近以上各項(xiàng)因素的綜合結(jié)果6、在集中式總線仲裁中，（ ）方式響應(yīng)時(shí)間最快。鏈?zhǔn)讲樵儶?dú)立請(qǐng)求計(jì)數(shù)器定時(shí)查詢分布7、計(jì)算機(jī)系統(tǒng)的輸入輸出接口是( )之間的交接界面。cpu 與存儲(chǔ)器存儲(chǔ)器與外圍設(shè)備主機(jī)與外圍設(shè)備cpu 與系統(tǒng)總線8、在計(jì)數(shù)器定時(shí)查詢方式下， 每次計(jì)數(shù)從0開(kāi)始，則()設(shè)備號(hào)小的優(yōu)先級(jí)高設(shè)備號(hào)大的優(yōu)先級(jí)高可編輯范本.每個(gè)設(shè)備使用總線的機(jī)會(huì)相同以上都不對(duì)9、在集中式總線仲裁中，()方式相應(yīng)最快。鏈?zhǔn)?/p>

38、查詢獨(dú)立請(qǐng)求計(jì)數(shù)器定時(shí)查詢不能確定10、系統(tǒng)總線是指()運(yùn)算器、控制器、寄存器之間的連接部件運(yùn)算器、寄存器、主存之間的連接部件運(yùn)算器、寄存器、外圍設(shè)備之間的連接部件cpu、主存、外圍設(shè)備之間的連接部件判斷題11、波特是信號(hào)傳輸速度的單位，波特率等于每秒內(nèi)線路狀態(tài)的改變次數(shù)。1200波特率即 指信號(hào)能在1秒鐘內(nèi)改變1200次值。對(duì)錯(cuò)12、分時(shí)傳送即指總線復(fù)用或是共享總線的部件分時(shí)使用總線。對(duì)錯(cuò)13、實(shí)現(xiàn)高速 cpu 與低速外設(shè)之間工作速度上的匹配和同步是計(jì)算機(jī)接口的主要功能之 一。對(duì)錯(cuò)14、總線帶寬是衡量總線性能的重要指標(biāo)，它定義了總線本身所能達(dá)到的最高傳輸速率（但 實(shí)際帶寬會(huì)受到限制）。對(duì)可編

39、輯范本.錯(cuò)填空題15、 在總線上，由一個(gè)主方向多個(gè)從方進(jìn)行寫(xiě)操作稱為；多個(gè)從方的數(shù)據(jù)在總線上完 成 and 或 or 操作稱為。16、 單處理器系統(tǒng)中的總線可以分為三類，cpu 內(nèi)部連接各寄存器及運(yùn)算部件之間的總線稱為；中、低速 i/o 設(shè)備之間互相連接的總線稱為；同一臺(tái)計(jì)算機(jī)系統(tǒng)內(nèi)的高速功 能部件之間相互連接的總線稱為。17、 按照總線仲裁電路的位置不同，總線仲裁分為式仲裁和式仲裁。18、 在單機(jī)系統(tǒng)中，三總線結(jié)構(gòu)的計(jì)算機(jī)的總線系統(tǒng)由 、和等組成。19、 目前的 cpu 包括、和 cache。20、 在一個(gè)16位的總線系統(tǒng)中，若時(shí)鐘頻率是100mhz，總線的周期為5個(gè)時(shí)鐘周期， 則總線帶寬是

40、簡(jiǎn)答題21、 簡(jiǎn)述常見(jiàn)的總線仲裁方式。22、 簡(jiǎn)述波特率和比特率的區(qū)別。23、 簡(jiǎn)述接口的典型功能。24、 簡(jiǎn)述總線特性包括哪4個(gè)方面。應(yīng)用題25、 設(shè)某總線在一個(gè)總線周期中并行傳送8個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線周期等于五個(gè)總線 時(shí)鐘周期，總線時(shí)鐘頻率為60mhz，求總線帶寬等于多少？26、 設(shè)在異步串行傳輸系統(tǒng)中，每秒可傳輸20個(gè)數(shù)據(jù)幀，一個(gè)數(shù)據(jù)幀包含一個(gè)起始位，7 個(gè)數(shù)據(jù)位，一個(gè)奇校驗(yàn)位，一個(gè)結(jié)束位，試計(jì)算其波特率和比特率。27、 某總線在一個(gè)總線周期中并行傳送8個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí) 鐘周期，總線時(shí)鐘頻率為70mhz ，求總線帶寬是多少？28、 用異步通信方式傳送字符

41、a和8，數(shù)據(jù)有7位，偶校驗(yàn)1 位。起始位1位, 停止位 l可編輯范本.位，請(qǐng)分別畫(huà)出波形圖。第七章單選題1、計(jì)算機(jī)的外圍設(shè)備是指：輸入/輸出設(shè)備外存設(shè)備通信設(shè)備除主機(jī)外的其他設(shè)備2、下列外存中，屬于順序存取存儲(chǔ)器的是：u 盤(pán)硬盤(pán)磁帶光盤(pán)3、顯示器的顏色數(shù)為256色，則刷新存儲(chǔ)器每個(gè)單元的字長(zhǎng)應(yīng)該為： 256位8位7位16位4、crt 的顏色數(shù)為256色，則刷新存儲(chǔ)器每個(gè)單元的字長(zhǎng)應(yīng)該為： 256位8位7位16位判斷題5、光盤(pán)的優(yōu)點(diǎn)是存儲(chǔ)容量較大、耐用、易保存等。可編輯范本.對(duì)錯(cuò)6、磁盤(pán)的找道時(shí)間和等待時(shí)間是隨機(jī)的，所以一般取隨機(jī)時(shí)間。對(duì)錯(cuò)7、磁盤(pán)的存取時(shí)間包括找道時(shí)間、等待時(shí)間和讀寫(xiě)時(shí)間。對(duì)錯(cuò)8、位密度是指磁道單位長(zhǎng)度上能記錄的二進(jìn)制位數(shù)。對(duì)錯(cuò)9、道密度是指沿磁盤(pán)半徑方向單位長(zhǎng)度上的磁道數(shù)。對(duì)錯(cuò)10、常見(jiàn)的打印機(jī)分為：點(diǎn)陣針式打印機(jī)、激光打印機(jī)、噴墨打印機(jī)。對(duì)錯(cuò)11、灰度級(jí)指黑白顯示器中所顯示的像素點(diǎn)的亮暗差別，在彩色顯示器中則表現(xiàn)為顏色的 不同?；叶燃?jí)越高，圖像層次越清楚逼真。對(duì)錯(cuò)12、分辨率指顯示器所能表示的像素個(gè)數(shù)，像素越密，分辨率越高，圖像越模糊。對(duì)錯(cuò)填空題13、 顯示設(shè)備工作時(shí)，為了不斷提供刷新圖像的信號(hào)，必須把幀圖像信息存儲(chǔ)在存儲(chǔ) 器中?？删庉嫹侗?14、 按讀寫(xiě)性質(zhì)劃分，光盤(pán)可以分為型光盤(pán)、型光盤(pán)和型光盤(pán)三種。15、 磁盤(pán)