數(shù)電常用組合邏輯器件原理及集成電路

1、常用組合邏輯器件的原理及集成電路在數(shù)字集成產(chǎn)品中有許多具有特定組合邏輯功能的數(shù)字集成器件，稱為組合邏輯器件（或組合邏輯部件）。本節(jié)主要介紹這些組合器件，以及這些組合部件的應(yīng)用。1. 編碼器和譯碼器 （1）編碼器組合邏輯部件中的編碼器是對輸入賦予一定的二進制代碼，給定輸入就有相應(yīng)的二進制碼輸出。常用的編碼器有二進制編碼器和二十進制編碼器等。所謂二進制編碼器是指輸入變量數(shù)（m）和輸出變量數(shù)（n）成2n倍關(guān)系的編碼器，如有4線/2線，8線/3線，16線/4線的集成二進制編碼器；二十進制編碼器是輸入十進制數(shù)（十個輸入分別代表09十個數(shù)）輸出相應(yīng)BCD碼的10線/4線編碼器。1）二進制編碼器 二進制編碼

2、器是對2n個輸入進行二進制編碼的組合邏輯器件，按輸出二進制位數(shù)稱為n位二進制編碼器。二線四線編碼器編碼器有4個輸入（I0，I1，I2，I3分別表示03四個數(shù)或四個事件），給定一個數(shù)（或出現(xiàn)某一事件）以該輸入為1表示，編碼器輸出對應(yīng)二位二進制碼（Y1Y0），其真值表如表3-1所示。根據(jù)真值表可得最小項表達式，。進一步分析表3-1，若限定輸入中只能有一個為“1”，那么，除表3-6所列最小項和m0外都是禁止項，則輸出表達式可以用下式表示：I0 I1 I2 I3 Y1 Y01 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 1 0 0 0 0 1 1 1 表3-1 2線/4線編碼器真值表1

3、11&I1I2I3I0Y0Y1 。 圖3-2 2線/4線編碼器 由此輸出函數(shù)表達式可得與非門組成的，如圖3-2所示的2線/4線編碼器邏輯圖。 2）優(yōu)先編碼器 由上述編碼器真值表可以知道，4個輸入中只允許一個輸入有信號（輸入高電平）。若I1和I2同時為1，則輸出Y1Y0為11，此二進制碼是I3有輸入時的輸出編碼。即此編碼器在多個輸入有效時會出現(xiàn)邏輯錯誤，這是其一。其二，在無輸入時，即輸入全0時，輸出Y1Y0為00，與I0為1時相同。也就是說，當(dāng)Y1Y0=00時，輸入端I0并不一定有信號。 為了解決多個輸入同時有效問題可采用優(yōu)先編碼方式。優(yōu)先編碼指按輸入信號優(yōu)先權(quán)對輸入編碼，既可以大數(shù)優(yōu)先，也可以

4、小數(shù)優(yōu)先。為了解決輸出唯一性問題可增加輸出使能端EO，用以指示輸出的有效性。 大數(shù)優(yōu)先的優(yōu)先編碼器真值表如表3-2所示。表3-2中增加一個輸入使能信號EI，EI等于零時，禁止輸入，此時無論輸入是什么，輸出都無效。只有EI等于1時才具有優(yōu)先編碼功能。增加的輸出使能信號EO為1時，表示輸出有效。EI I0 I1 I2 I3 Y1 Y0 EO表3-2 2線/4線優(yōu)先編碼器真值表0 0 0 01 0 0 0 0 0 0 01 1 0 0 0 0 0 11 1 0 0 0 1 11 1 0 1 0 11 1 1 1 1 。&1&1&1EI1I0I1I2I3111EOY1Y0 I0I1I2I3EIY0Y1

5、EO （a） （b） 圖3-3 具有輸入輸出使能的優(yōu)先編碼器（a）邏輯圖（b）方框圖 由于輸入變量數(shù)較多，一般通過對真值表分析直接寫表達式。例如，Y1有兩項“1”，對應(yīng)有兩個乘積項。一項為EI I3，另一項為。再利用吸收公式簡化，得Y1表達式。同理，可得Y0，EO兩個輸出表達式。用與或非門實現(xiàn)此邏輯功能的邏輯圖如圖3-3（a），圖（b）給出了該邏輯電路的方框圖，一般輸入寫在方框左邊，輸出寫在方框右邊。方框圖只能表示輸入和輸出端，而輸入輸出間邏輯關(guān)系需用功能表或真值表來描述。 3）二十進制編碼器 二十進制編碼器碼對十個輸入I0I9（代表09）進行8421BCD編碼，輸出一位BCD碼（ABCD）。

6、輸入十進制數(shù)可以是鍵盤，也可以是開關(guān)輸入。但輸入有高電平有效和低電平有效之分，如圖3-4。圖3-4（a）中開關(guān)按下時給編碼器輸入低電平有效信號；（b）圖中開關(guān)按下時給編碼器輸入高電平有效信號。比較（a）（b）二圖，（a）圖中R可選較大阻值，（b）圖中R應(yīng)小于門電路的關(guān)門電阻ROFF，實際應(yīng)用中多采用低電平有效信號。VCCI0I9RRVCCI0I9RR （a） （b） 圖3-4 鍵控輸入信號（a）低電平有效信號（b）高電平有效信號 若輸入信號低電平有效可得二十進制編碼器真值表（表3-3），表中輸入變量上的非代表輸入低電平有效的意義。 輸入 輸出十進制數(shù) I0 I1 I2 I3 I4 I5 I6

7、I7 I8 I9 D C B A 0 0 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 1 1 1 0 0 0 1 2 1 1 0 1 1 1 1 1 1 1 0 0 1 0 3 1 1 1 0 1 1 1 1 1 1 0 0 1 1 4 1 1 1 1 0 1 1 1 1 1 0 1 0 0 5 1 1 1 1 1 0 1 1 1 1 0 1 0 1 6 1 1 1 1 1 1 0 1 1 1 0 1 1 0 7 1 1 1 1 1 1 1 0 1 1 0 1 1 1 8 1 1 1 1 1 1 1 1 0 1 1 0 0 0 9 1 1 1 1 1 1

8、 1 1 1 0 1 0 0 1表3-3 4/10線編碼器真值表輸出邏輯函數(shù)為： D =“9”+“8” C =“7”+“6”+“5”+“4” B =“7”+“6”+“3”+“2” A =“9”+“7”+“5”+“3”+“1” 式中“9”表示開關(guān)9合上，同時只能有一個開關(guān)合上。采用與非門實現(xiàn)十進制編碼電路的邏輯圖如圖3-5（a）所示，因為只有九個輸入又叫9線/4線編碼器。圖3-5（b）用方框表示此編碼器，輸入端用非號和小圈雙重表示輸入信號低電平有效，并不表示輸入信號要經(jīng)過兩次反相。輸出端沒有小圈和非符號，表示輸出高電平有效。&I1I2I3I4I5I6I7I8I9DCBAAI3I1I2I4I5I6

9、I7I8I9BCD （a） （b） 圖3-5 10/4線編碼器（a）邏輯圖（b）方框圖 4）集成編碼器 編碼器集成電路有TTL集成編碼器也有CMOS集成編碼器，按功能又有多種型號。這里僅介紹74147和74148集成編碼器。 8線3線優(yōu)先編碼器74148 74148是TTL三位二進制優(yōu)先編碼器，雙排直立封裝74148的內(nèi)部邏輯圖和引腳分布如圖3-6（a）所示，括弧中數(shù)字為引腳號。它有8線輸入以及輸入使能共9個輸入端；共有5個輸出端，其中，3線編碼輸出，一個輸出編碼有效標(biāo)志和一個輸出使能端。74148功能表見表3-4。由表3-4可以知道，輸入使能信號低電平有效，低電平時實現(xiàn)8線3線編碼功能；高電

10、平時禁止輸入，輸出與輸入無關(guān)均為無效電平。輸入信號也是低電平有效。在 = 0，輸入中有信號（中有0時），輸出低電平（低電平有效），表示此時輸出是對輸入有效編碼； = 0及無輸入信號（中無0）或禁止輸入（ = 1）時，輸出高電平，表示輸出信號無效。當(dāng)編碼器處于編碼狀態(tài)（= 0）且輸入無信號時，輸出使能為低電平?？勺鳛橄乱痪幋a器的輸入，用于擴展編碼位數(shù)。三位二進制輸出是以反碼形式對輸入信號的編碼，或者說輸出也是低電平有效的。圖3-6（b）和（c）分別給出了74148的方框圖和國標(biāo)符號圖（標(biāo)準符號）。方框圖僅能夠反映器件的輸入輸出及其有效電平，但按新國家標(biāo)準畫的符號圖不僅反映器件的輸入輸出及其有效電

11、平，而且能夠反映器件輸入輸出之間的控制關(guān)系和器件功能。符號圖中HPRI/BIN是總限定符號，表示器件邏輯功能是優(yōu)先編碼。編碼輸出（6，7，9）端受控制端（EN）影響（控制），輸出端符號中表明受控于EN，符號中標(biāo)號表示該輸出在二進制碼中的位置，即輸出信號下標(biāo)。輸入輸出端小圈表示輸入和輸出都是低電平有效。符號Z表示內(nèi)部互連，使能端有效及輸入有信號（Z10Z17中有1）時，14號輸出端（）為低電平。反之，使能端高電平或輸入無信號（Z10Z17全0）時，14號端高電平。15號端受V18控制，使能端為高電平該輸出端置1，使能端為低電平該輸出端為Z10Z17的或輸出。即輸入使能條件下，且無輸入信號時15號

12、端輸出低電平。標(biāo)準符號圖說明了以上輸入輸出關(guān)系，由此可以得倒該器件功能表。&1&1&1111111111111&I0I1I2I3I4I5I6I7EIEOGSY0Y1Y2(1)(2)(3)(4)(5)(6)(7)(9)(10)(11)(12)(13)(14)(15)Y0I2I0I1I3I4I5I6I7EIY1Y2GSEO （b）HPRI/BIN0/Z101/Z112/Z123/Z134/Z145/Z156/Z167/Z171011121314151617118012EN/V1810111213123456791415 （a） （c） 圖3-6 8線/3線鍵控編碼器74148（a）邏輯圖（b）方框

13、圖（c）符號圖EI I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0 GS EO表3-4 74148真值表1 X X X X X X X X 1 1 1 1 10 1 1 1 1 1 1 1 1 1 1 1 1 00 0 1 1 1 1 1 1 1 1 1 1 0 10 X 0 1 1 1 1 1 1 1 1 0 0 10 X X 0 1 1 1 1 1 1 0 1 0 10 X X X 0 1 1 1 1 1 0 0 0 10 X X X X 0 1 1 1 0 1 1 0 10 X X X X X 0 1 1 0 1 0 0 10 X X X X X X 0 1 0 0 1

14、 0 10 X X X X X X X 0 0 0 0 0 1 二十進制優(yōu)先編碼器74147 十進制優(yōu)先編碼器74147的真值表見表3-5，與74148相比較，74147沒有輸入和輸出使能端，也沒有標(biāo)志位（GS），實際應(yīng)用時要附加電路來產(chǎn)生GS。和74148一樣，74147輸入和輸出信號也都是低電平有效的，輸出為相應(yīng)BCD碼的反碼。圖3-7分別給出了74147的方框圖和符號圖，此兩圖并無本質(zhì)區(qū)別，但符號圖的總限定符號HPRI/BCD說明了是鍵控BCD編碼器，雙排直立封裝的引腳如圖中所示。 輸入 輸出十進制數(shù) I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 D C B A 0 0 1

15、 1 1 1 1 1 1 1 1 1 1 1 1 1 X 0 1 1 1 1 1 1 1 1 1 1 1 0 2 X X 0 1 1 1 1 1 1 1 1 1 0 1 3 X X X 0 1 1 1 1 1 1 1 1 0 0 4 X X X X 0 1 1 1 1 1 1 0 1 1 5 X X X X X 0 1 1 1 1 1 0 1 0 6 X X X X X X 0 1 1 1 1 0 0 1 7 X X X X X X X 0 1 1 1 0 0 0 8 X X X X X X X X 0 1 0 1 1 1 9 X X X X X X X X X 0 0 1 1 0表3-5 7

16、4147真值表 1 1 1 1 1 1 1 1 1 1 1 1 1 1 I1I2I3I4I5I6I7I8I9ABCD12345671112131 2345108967914HPRI/BCD1248 （a） （b） 圖3-7 9線/4線編碼器74147（a）方框圖（b）符號圖 74148擴展應(yīng)用 圖3-8是用兩片74148實現(xiàn)16線/4線編碼器的邏輯圖。圖中，高位編碼器芯片74148-2的接低位編碼器芯片74148-1的，即高位編碼器的控制低位編碼器的工作狀態(tài)。圖中高位編碼器（接地）始終處于編碼狀態(tài)，輸入（中）有信號時，74148-2的為“1”禁止74148-1工作，同時又作為高電平有效的四位二

17、進制輸出的最高位（MSB）Y3。例如， =10，74148-2編碼輸出001，74148-1禁止輸出111，經(jīng)與非門輸出Y2Y1Y0 = 110，考慮到 = 1，合成輸出Y3Y2Y1Y0 = 1110，即14的二進制碼。若 = 11111111， = 0，74148-2的EO = 0，74148-1編碼輸出000，合成輸出Y3Y2Y1Y0 = 0111，即7的二進制碼。注意到集成電路有效輸出時標(biāo)志位低電平，經(jīng)與非門反相后變?yōu)楦唠娖接行У臉?biāo)志信號GS。如果將圖3-8中與非門改為與門，則Y3Y2Y1Y0和GS又都成低電平有效的信號。Y2Y1Y0EOEII0I7GSY2Y1Y0EOEII8I15GS

18、Y0Y1Y2Y3GS&74148-174148-2 圖3-8 用74148實現(xiàn)4位二進制編碼器（2） 譯碼器譯碼是編碼的逆過程，所以，譯碼器的邏輯功能就是還原輸入邏輯信號的邏輯原意。按功能，譯碼器有兩大類：通用譯碼器和顯示譯碼器。1） 通用譯碼器這里通用譯碼器是指將輸入n位二進制碼還原成2n個輸出信號，或?qū)⒁晃籅CD碼還原為10個輸出信號的譯碼器，稱為二線四線譯碼器，三線八線譯碼器，四線十線譯碼器等。 二線四線譯碼器廣義上講，通用譯碼器給定一個（二進制或BCD）輸入就有一個輸出（高電平或低電平）有效，表明該輸入狀態(tài)。一般來說，每一個輸出函數(shù)都是一個最小項。表3-6給出了兩位二進制通用譯碼器的真

19、值表，其輸出函數(shù)為表3-6 2/4線譯碼器真值表A1 A0 Y0 Y1 Y2 Y30 0 1 0 0 00 1 0 1 0 01 0 0 0 1 01 1 0 0 0 1 從而得邏輯圖如圖3-9。1A0A01A1A1&Y0&Y1&Y2&Y3 圖3-9 2/4線譯碼器邏輯圖 集成三線八線譯碼器74138 集成三線八線譯碼器74138除了3線到8線的基本譯碼輸入輸出端外，為便于擴展成更多位的譯碼電路和實現(xiàn)數(shù)據(jù)分配功能，74138還有三個輸入使能端，和。74138真值表和內(nèi)部邏輯圖分別見表3-7和圖3-10（a）。&11A011A111A2&1EN1EN2AEN2BY0Y1Y2Y3Y4Y5Y6Y7&

20、(10)(11)(12)(13)(14)(15)(9)(7)(1)(2)(3)(4)(5)(6)圖3-10（c）所示符號圖中，輸入輸出低電平有效用極性指示符表示，同時極性指示符又標(biāo)明了信號方向。74138的三個輸入使能（又稱選通ST）信號之間是與邏輯關(guān)系，高電平有效，和低電平有效。只有在所有使能端都為有效電平（ =100）時，74138才對輸入進行譯碼，相應(yīng)輸出端為低電平，即輸出信號為低電平有效。在100時，譯碼器停止譯碼，輸出無效電平（高電平）。A0A1A2Y1Y0Y2Y3Y4Y5Y6Y7EN1EN2AEN2BBIN/OCT00121234567EN&12345679101112131415

21、 （b） （a） （c） 圖3-10 3線/8線譯碼器74138（a）邏輯圖（b）方框圖（c）符號圖EN1 EN2A EN2B A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 0 X X X X X 1 1 1 1 1 1 1 1 X 1 X X X X 1 1 1 1 1 1 1 1 X X 1 X X X 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 0 1 0 1 0 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1

22、 0 1 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 0表3-7 譯碼器74138真值表 集成譯碼器的擴展應(yīng)用集成譯碼器通過給使能端施加恰當(dāng)?shù)目刂菩盘枺涂梢詳U展其輸入位數(shù)。以下用74138為例，說明集成譯碼器擴展應(yīng)用的方法。圖3-11中，用兩片74138實現(xiàn)4線/16線的譯碼器。A2A1A0EN1EN2AEN2BY0Y774138-1A2A1A0EN1EN2AEN2BY0Y774138-2A1A2A0A31Y0Y7Y8Y15 圖3-11 74138擴展成4/16線譯碼器2） 顯示譯碼器 顯示譯碼器是將輸入二進制碼轉(zhuǎn)換成顯示器

23、件所需要的驅(qū)動信號，數(shù)字電路中，較多地采用七段字符顯示器。 七段字符顯示器 在數(shù)字系統(tǒng)中，經(jīng)常要用到字符顯示器。目前，常用字符顯示器有發(fā)光二極管LED字符顯示器和液態(tài)晶體LCD字符顯示器。 發(fā)光二極管是用砷化鎵，磷化鎵等材料制造的特殊二極管。在發(fā)光二極管正向?qū)〞r，電子和空穴大量復(fù)合，把多余能量以光子形式釋放出來，根據(jù)材料不同發(fā)出不同波長的光。發(fā)光二極管既可以用高電平點亮，也可以用低電平驅(qū)動，分別如圖3-12（a）和（b）所示。LED“0”R+VCCLEDR“1” （a） （b） 圖3-12 發(fā)光二極管驅(qū)動電路（a）高電平驅(qū)動（b）低電平驅(qū)動其中限流電阻一般幾百到幾千歐姆，由發(fā)光亮度（電流）決

24、定。 將七個發(fā)光二極管封裝在一起，每個發(fā)光二極管做成字符的一個段，就是所謂的7段LED字符顯示器。根據(jù)內(nèi)部連接的不同，LED顯示器有共陰和共陽之分，如圖3-13所示。由圖可知，共陰LED顯示器適用于高電平驅(qū)動，共陽LED顯示器適用于低電平驅(qū)動。由于集成電路的高電平輸出電流小，而低電平輸出電流相對比較大，采用集成門電路直接驅(qū)動LED時，較多地采用低電平驅(qū)動方式。abcdefgabg公共電極abg公共電極 （a） （b） （c） 圖3-13 7段字符顯示器（a）字段排列（b）共陰極LED（c）共陽極LED液晶7段字符顯示器LCD利用液態(tài)晶體有外加電場和無外加電場時不同的光學(xué)特性來顯示字符。無外加電

25、場時，液晶排列整齊，入射光大部分反射回來，液晶呈透明狀態(tài)。外加電場時，液晶因電離而打破分子規(guī)則排列，入射光散射，僅一小部分反射回來，液晶呈混濁狀態(tài)，顯示暗灰色。LCD字符顯示器的7段透明電極做成如圖3-13（a）形狀，并有一公共電極稱為背電極也做成此形狀。透明電極和背電極之間加電場，LCD顯示此透明電極形狀。為防止液晶疲勞，提高液晶壽命，顯示字符時應(yīng)在透明電極和公共電極之間加50500Hz的交變電場。通常用異或門來產(chǎn)生所需交變電場，如圖3-14所示。VIaVO0V=1VIa+-VO透明電極公共電極 圖3-14 LCD顯示驅(qū)動電路及波形 集成7段顯示譯碼器7448集成顯示譯碼器有多種型號，有TT

26、L集成顯示譯碼器，也有CMOS集成顯示譯碼器；有高電平輸出有效的，也有低電平輸出有效的；有推挽輸出結(jié)構(gòu)的，也有集電極開路輸出結(jié)構(gòu)；有帶輸入鎖存的，有帶計數(shù)器的集成顯示譯碼器。就7段顯示譯碼器而言，它們的功能大同小異，主要區(qū)別在于輸出有效電平。7段顯示譯碼器7448是輸出高電平有效的譯碼器，其真值表如表3-8。LT RBI DCBA RBO Ya Yb Yc Yd Ye Yf Yg 輸 入輸 出BI /顯示字符1 1 0 0 0 0 1 1 1 1 1 1 1 0 1 X 0 0 0 1 1 0 1 1 0 0 0 0 1 X 0 0 1 0 1 1 1 0 1 1 0 1 1 X 0 0 1

27、1 1 1 1 1 1 0 0 1 1 X 0 1 0 0 1 0 1 1 0 0 1 1 1 X 0 1 0 1 1 1 0 1 1 0 1 1 1 X 0 1 1 0 1 0 0 1 1 1 1 1 1 X 0 1 1 1 1 1 1 1 0 0 0 0 1 X 1 0 0 0 1 1 1 1 1 1 1 1 1 X 1 0 0 1 1 1 1 1 0 0 1 1 1 X 1 0 1 0 1 0 0 0 1 1 0 1 1 X 1 0 1 1 1 0 0 1 1 0 0 1 1 X 1 1 0 0 1 0 1 1 0 0 1 1 1 X 1 1 0 1 1 1 0 0 1 0 1 1 1

28、X 1 1 1 0 1 0 0 0 1 1 1 1 1 X 1 1 1 1 1 0 1 1 0 0 0 0 X X X X X X 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 X X X X X 1 1 1 1 1 1 1 1 表3-8 7段顯示譯碼器7448真值表 7448除了有實現(xiàn)7段顯示譯碼器基本功能的輸入（DCBA）和輸出（YaYg）端外，7448還引入了燈測試輸入端（）和動態(tài)滅零輸入端（），以及既有輸入功能又有輸出功能的消隱輸入/動態(tài)滅零輸出（/）端。 由7448真值表可獲知7448所具有的邏輯功能：（1）7段譯碼功能（ = 1， =

29、1） 在燈測試輸入端（）和動態(tài)滅零輸入端（）都接無效電平時，輸入DCBA經(jīng)7448譯碼，輸出高電平有效的7段字符顯示器的驅(qū)動信號，顯示相應(yīng)字符。除DCBA = 0000外，也可以接低電平，見表3-8中116行。（2）消隱功能（ = 0）此時/端作為輸入端，該端輸入低電平信號時，表3-8倒數(shù)第3行，無論和輸入什么電平信號，不管輸入DCBA為什么狀態(tài)，輸出全為“0”，7段顯示器熄滅。該功能主要用于多顯示器的動態(tài)顯示。 （3）燈測試功能（ = 0）此時/端作為輸出端，端輸入低電平信號時，表3-13最后一行，與及DCBA輸入無關(guān)，輸出全為“1”，顯示器7個字段都點亮。該功能用于7段顯示器測試，判別是否

30、有損壞的字段。 （4）動態(tài)滅零功能（ = 1，= 0）此時/端也作為輸出端，端輸入高電平信號，端輸入低電平信號，若此時DCBA = 0000，表3-8倒數(shù)第2行，輸出全為“0”，顯示器熄滅，不顯示這個零。DCBA0，則對顯示無影響。該功能主要用于多個7段顯示器同時顯示時熄滅高位的零。 （b） 1&Ya(13)1&1&1&1&1&1&Ye(9)Yb(12)Yc(11)Yd(10)Yf(15)Yg(14)&1&11A(7)B(1)C(2)D(6)LT(3)RBI(5)BI /BRO(4)BIN/7SEGT1CT=0G21V201248a20,21b20,21c20,21d20,21e20,21f2

31、0,21g20,2112673549101112131415YaYbYcYdYeYfYgABCDLTBI/RBORBI1& （a） （c） 圖3-15 7段顯示譯碼器7448（a）邏輯圖（b）方框圖（c）符號圖 圖3-15給出了7448的邏輯圖，方框圖和符號圖。由符號圖可以知道，4號端具有輸入和輸出雙重功能。作為輸入（）低電平時，G21為0，所有字段輸出置0，即實現(xiàn)消隱功能。作為輸出（），相當(dāng)于LT，及CT0的與非關(guān)系，即=1，=0，DCBA=0000時輸出低電平，可實現(xiàn)動態(tài)滅零功能。3號（LT）端有效低電平時，V20=1，所有字段置1，實現(xiàn)燈測試功能。 CMOSBCD七段字符顯示譯碼器451

32、1 4511為CMOS 7段顯示譯碼器，具有鎖存/譯碼/驅(qū)動功能。其管腳名稱和功能如圖3-16所示，為燈測試端，為燈熄滅端，LE為鎖存使能端。表3-9列出了4511的邏輯功能。從表3-9可以知道， = 0（低電平有效）時，所有字段亮，實現(xiàn)燈測試功能。 = 0（低電平有效）時，所有字段熄滅，實現(xiàn)消隱功能。在和均為高電平時，4511實現(xiàn)BCD譯碼顯示功能。此時，鎖存使能LE端（高電平有效）信號決定譯碼顯示內(nèi)容。LE = 1，顯示LE上跳時鎖存入4511內(nèi)鎖存器的輸入BCD碼字符，以后輸入變化顯示內(nèi)容不變；LE = 0，顯示輸入端此時輸入的BCD碼相對應(yīng)的字符，但只能顯示字符“0”“9”。利用451

33、1的鎖存功能，多個7段譯碼器可以實現(xiàn)數(shù)據(jù)線共享。 圖3-16（b）所示符號圖中，總限定符號是BCD/7SEG，也就是說只能對BCD碼進行譯碼顯示。關(guān)聯(lián)信號V11為1，即外部輸入為0時，受影響輸出YaYg置1，實現(xiàn)燈測試功能。關(guān)聯(lián)信號G10為0，即外部輸入為0時，受影響輸出YaYg置0，實現(xiàn)滅燈功能?？刂菩盘朇9為1，即LE為0時，受影響單元9D（寄存器）寄存輸入數(shù)據(jù)；C9為0時，寄存器數(shù)據(jù)不變。符號圖描述的功能與表3-9一致。LT BI LE DCBA Ya Yb Yc Yd Ye Yf Yg 輸 入輸 出顯示字符1 1 0 0 0 0 0 1 1 1 1 1 1 0 1 1 0 0 0 0

34、1 0 1 1 0 0 0 0 1 1 0 0 0 1 0 1 1 0 1 1 0 1 1 1 0 0 0 1 1 1 1 1 1 0 0 1 1 1 0 0 1 0 0 0 1 1 0 0 1 1 1 1 0 0 1 0 1 1 0 1 1 0 1 1 1 1 0 0 1 1 0 0 0 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 0 0 0 0 1 1 0 1 0 0 0 1 1 1 1 1 1 1 1 1 0 1 0 0 1 1 1 1 0 0 1 1 1 1 0 1 0 1 0 0 0 0 0 0 0 0 1 1 0 1 0 1 1 0 0 0 0 0 0 0 1 1

35、0 1 1 0 0 0 0 0 0 0 0 0 1 1 0 1 1 0 1 0 0 0 0 0 0 0 1 1 0 1 1 1 0 0 0 0 0 0 0 0 1 1 0 1 1 1 1 0 0 0 0 0 0 0 1 1 1 X X X X * *1 0 X X X X X 0 0 0 0 0 0 0 0 X X X X X X 1 1 1 1 1 1 1 表3-9 7段顯示譯碼器4511真值表 *取決于LE上跳時BCD輸入YaYbYcYdYeYfYgABCDLTBILE71263459101112131514BCD/7SEGT1V11G10C99D1248a10,11b10,11c10,1

36、1d10,11e10,11f10,11g10,1134571261312111091514 (a) (b) 圖3-16 CMOS7段譯碼器4511（a）方框圖（b）符號圖 顯示譯碼器應(yīng)用 在多個7段顯示器顯示字符時，通常不希望顯示高位的“0”，例如，四位十進制顯示時，數(shù)12應(yīng)顯示為“ 12”而不是“0012”，即要把高位的兩個“0”消隱掉。具有此功能的譯碼顯示電路如圖3-17。圖中高位動態(tài)滅零輸出作為低位動態(tài)滅零輸入。由于最高位動態(tài)滅零輸入接低電平， 7448-1輸入DCBA=0000，顯示熄滅，同時7448-1滅零輸出=0使7448-2處于動態(tài)滅零狀態(tài)，7448-2輸入DCBA=0000，顯

37、示也熄滅；雖然7448-3動態(tài)滅零輸入也是低電平，但輸入DCBA0000，所以顯示字符“1”，且動態(tài)滅零輸出為高電平；7448-4的=1，顯示字符“2”，若7448-4輸入DCBA=0000則可以顯示這個“0”。LTRBIRBOYaYgD C B ALTRBIRBOYaYgD C B ALTRBIRBOYaYgD C B ALTRBIRBOYaYgD C B A0100000000000100107448-17448-27448-37448-4 圖3-17 高位“0”消隱的四位譯碼顯示電路BILTRBIDCBA7448-37LTRBIDCBA7448-27LTRBIDCBA7448-17DCB

38、A111ST3ST2ST1BI BI BI ST1ST2ST3 圖3-18 三位字符動態(tài)顯示電路圖3-18給出了三位字符動態(tài)顯示電路及相應(yīng)的選通信號（ST），同一時間只有一個選通信號有效（高電平），輸入BCD碼數(shù)據(jù)線共用。ST1=1，7448-1譯碼驅(qū)動對應(yīng)顯示器，其它兩個譯碼器工作在消隱狀態(tài)對應(yīng)顯示器熄滅，此時數(shù)據(jù)線輸入個位顯示字符的BCD碼。ST2=1，中間譯碼器工作，輸入DCBA應(yīng)是百位顯示字符的BCD碼。依此類推，每個字符顯示器只在相應(yīng)ST為1時點亮，這種工作方式稱為動態(tài)掃描方式。2. 數(shù)據(jù)分配器和數(shù)據(jù)選擇器（1） 數(shù)據(jù)分配器數(shù)據(jù)分配是指信號源輸入的二進制數(shù)據(jù)按需要分配到不同的輸出通道

39、，如圖3-19所示，實現(xiàn)這種邏輯功能的組合邏輯器件稱為數(shù)據(jù)分配器，M（=2N）輸出通道需要N位二進制信號來選擇輸出通道，稱為N位地址（信號）。數(shù)據(jù)輸入0號輸出通道1號輸出通道2號輸出通道3號輸出通道通道選擇輸入 圖3-19 數(shù)據(jù)分配器示意圖由通用譯碼器功能可以知道，二進制譯碼器在使能條件下的每一個輸出函數(shù)都是一個最小項，例如三線-八線譯碼器Y0為 （EN = 1）其中，?？紤]到3線/8線74138輸出低電平有效，其輸出函數(shù)可寫成以下形式 （EN = 1）。若將使能端作為數(shù)據(jù)輸入端，即 ，則輸出 。74138的A2A1A0相當(dāng)于圖3-28中的通道選擇信號，也稱作為地址。輸入某一地址，相應(yīng)的mi = 1 ，該地址對應(yīng)的通道輸出數(shù)據(jù)Yi = D。如圖3-20所示，地址A2A1A0 = 000時，數(shù)據(jù)由通道0輸出，其它輸出端為邏輯常量1；改變地址，數(shù)據(jù)也改變輸出通道，實現(xiàn)數(shù)據(jù)分配功能。 A2A1A0EN1EN2AEN2B1D000Y0Y1Y2Y3Y4Y5Y6Y71111111D74138 圖3-20 74138用作為數(shù)據(jù)分配器（2） 數(shù)據(jù)選擇器數(shù)據(jù)選擇器的邏輯功能與數(shù)據(jù)分配器的邏輯功能相反，是將多個數(shù)據(jù)源輸入的數(shù)據(jù)有選擇地送到公共輸