計算機組成原理復習題課件

1、復習題一、填空題1、CPU與外設(shè)之間的數(shù)據(jù)傳送方式有程序控制方式、 和 三種方式 。 答案 中斷方式；DMA方式2、 在中斷服務(wù)程序中，進行中斷處理之前，應先，才允許中斷嵌套，只有中斷優(yōu)先級的中斷源請求中斷，才能被響應。 答案 開中斷，更高 3、 一存儲器芯片有13條地址引腳、8條數(shù)據(jù)引腳，請問該存儲器芯片內(nèi)有 個字節(jié)單元。 答案 8K4、 某種存儲器芯片有12條地址引腳、4條數(shù)據(jù)引腳，若要利用此類芯為某系統(tǒng)擴展16K*8位存儲器，請問需要片這樣的存儲器芯片。 答案 85、 具有電可擦除的只讀存儲器是_。 答案 E2PROM6、假定某數(shù)x=1001010B，在計算機內(nèi)部的表示為10110110

2、，則該數(shù)所用的編碼方法是_。 答案 補碼7、在計算機系統(tǒng)中，多個系統(tǒng)部件之間信息傳送的公共通路稱為_。就其所傳送的信息的性質(zhì)而言，在公共通路上傳送的信息包括_、_和_信息。 答案 總線；數(shù)據(jù)；地址；控制8、用二進制代碼表示的計算機語言稱為_，用助記符編寫的語言稱為_。 答案 機器語言；匯編語言9、三級存儲器系統(tǒng)是指_、_、_這三級。 答案 高速緩存；內(nèi)存；外存10、一般而言，CPU至少有_、_、_、_、_和累加器六個寄存器。 答案 程序計數(shù)器（PC）；指令寄存器（IR）；地址寄存器（MAR）；數(shù)據(jù)緩沖寄存器（MDR）；程序狀態(tài)字寄存器（PSW）11、只讀存儲器ROM可分為_、_、_和_四種。

3、答案 ROM，PROM，EPROM，E2PROM12、單處理器系統(tǒng)中的總線可以分為三類：CPU內(nèi)部連接各寄存器及運算部件之間的總線稱為_；中、低速I/O設(shè)備之間相互連接的總線稱為 _；同一臺計算機系統(tǒng)內(nèi)的高速功能部件之間相互連接的總線稱為_。 答案 內(nèi)部總線，I/O總線，系統(tǒng)總線13、設(shè)有7位信息碼0110101，則低位增設(shè)偶校驗位后的代碼為_，而則低位增設(shè)奇校驗位后的代碼為_。 答案 01101010，0110101114、微機系統(tǒng)中，I/O端口的編址方式有編址和編址兩種。 答案 單獨，統(tǒng)一15、馮諾依曼型計算機的工作原理是_并按_順序執(zhí)行，這也是CPU_工作的關(guān)鍵。 答案 存儲程序，地址、

4、自動化16、假定T表示一級門延遲，一個異或門的延遲為3T，不考慮線延遲，則8位全先行進位加法器的關(guān)鍵路徑延遲為_。 答案 6T17、生成多項式G(X)=X4+X1+X0對應的二進制編碼為_，以此多項式進行CRC編碼，其校驗位的位數(shù)是_位。 答案 10011，418、影響并行加法器速度的關(guān)鍵因素是_。 答案 進位信號的傳遞問題19、兩個BCD 碼相加，當結(jié)果大于9時，修正的方法是將結(jié)果_，并產(chǎn)生進位輸出。 答案 加上620、計算機中的存儲器是用來存放_的，隨機訪問存儲器的訪問速度與_無關(guān)。 答案 程序和數(shù)據(jù)，存儲位置21、主存儲器的性能指標主要是_、_、存儲周期和存儲器帶寬。 答案 存儲容量，存

5、儲時間22、表示存儲器容量時KB=_，MB=_；表示硬盤容量時KB=_，MB=_。 答案 210字節(jié)，220字節(jié)，103字節(jié)，106字節(jié)23、指令編碼中，操作碼用來指定_，n位操作碼最多可以表示_條指令。 答案 操作的類型，2n24、寄存器間接尋址方式指令中，給出的是_所在的寄存器號。 答案 操作數(shù)地址25、指令系統(tǒng)是計算機硬件所能識別的，它是計算機_之間的接口。 答案 軟件和硬件26、目前的CPU包括_、_、cache和總線。 答案 運算器、控制器27、在程序執(zhí)行過程中，控制器控制計算機的運行總是處于_、分析指令和_的循環(huán)之中。 答案 取指令，執(zhí)行指令28、順序執(zhí)行時PC的值_，遇到轉(zhuǎn)移和調(diào)

6、用指令時，后繼指令的地址（即PC的內(nèi)容）是從指令寄存器中的_取得的。 答案 自動加1，地址字段29、控制器在生成各種控制信號時，必須按照一定的_進行，以便對各種操作實施時間上的控制。 答案 時序30、微控制器的核心部件是存儲微程序的_，它一般由_構(gòu)成。 答案 CM，只讀存儲器31、任何指令周期的第一步必定是_周期。 答案 取指32、 在同一微周期中_的微命令，稱之為互斥的微命令；在同一微周期中_的微命令，稱之為相容的微命令；顯然，_不能放在一起譯碼。 答案 不可能同時出現(xiàn)，可以同時出現(xiàn)，相容的微命令33、單處理器系統(tǒng)中的總線可以分為三類：CPU內(nèi)部連接各寄存器及運算部件之間的總線稱為_；中、低

7、速I/O設(shè)備之間相互連接的總線稱為_；同一臺計算機系統(tǒng)內(nèi)的高速功能部件之間相互連接的總線稱為_?！?2題】34、碼值80H：若表示真值0，則為_；若表示128，則為_；若表示127，則為_；若表示真值0，則為_。 答案 移碼，補碼，反碼，原碼；35、在浮點加減運算中，主要的操作內(nèi)容及步驟是_、_、_。 答案 對階、尾數(shù)加減、結(jié)果規(guī)格化36、微指令分成_和 _兩類，_微指令可以同時執(zhí)行若干個微操作，所以執(zhí)行指令的速度比_微指令快。 答案 水平，垂直，水平，垂直；37、同步方式下，總線操作有固定的時序，設(shè)備之間_應答信號，數(shù)據(jù)的傳輸在_的時鐘信號控制下進行。 答案 沒有，一個公共38、總線控制主要

8、解決_問題。集中式仲裁有_、_、和_。 答案 總線的使用權(quán)，串行鏈接方式，計數(shù)器定時查詢方式，獨立請求方式39、設(shè)機器字長為8位，1的補碼用定點整數(shù)表示時為_，用定點小數(shù)表示時為_。 答案 11111111，1.0000000；40、輸入設(shè)備和輸出設(shè)備統(tǒng)稱為_，通常通過_與主機相連。 答案 外設(shè)，輸入/輸出接口41、廣泛使用的_和_都是半導體_存儲器。前者的速度比后者快，但_不如后者高，它們的共同缺點是斷電后_保存信息。 答案 SRAM，DRAM，隨機讀寫，集成度，不能二、單選題1、在原碼不恢復余數(shù)除法中，（ B ）。 A、余數(shù)為正商0 B、余數(shù)為正商1 C、余數(shù)與除數(shù)同號商0 D、余數(shù)與除數(shù)

9、異號商12、在補碼不恢復余數(shù)除法中，（ C ）。 A、余數(shù)為正商0 B、余數(shù)為正商1 C、余數(shù)與除數(shù)同號商1 D、余數(shù)與除數(shù)異號商13、計算機中的所有信息都以二進制表示的原因是（ D ）。 A、信息處理方便 B、運算速度快 C、節(jié)約元器件 D、物理器件特性所致4、引入八進制和十六進制的目的是（ D ）。 A、節(jié)約元件 B、實現(xiàn)方便 C、可以表示更大范圍的數(shù) D、用于等價地表示二進制，便于閱讀和書寫5、減少指令中地址個數(shù)的辦法是采用（ D ）。A、寄存器尋址 B、寄存器間接尋址 C、變址尋址 D、隱地址6、下列編碼中，零的表示形式是唯一的編碼是（ C ）。 A、反碼 B、原碼 C、補碼 D、原碼

10、和補碼7、在下列存儲器中，按隨機存取方式工作的存儲器是（ A ）。A、主存 B、光盤 C、磁盤 D、磁帶8、動態(tài)RAM利用（ A ）。 A、電容存儲信息 B、觸發(fā)器存儲信息 C、門電路存儲信息 D、寄存器存儲信息9、在下列有關(guān)補碼和移碼關(guān)系的敘述中，錯誤的是（ B ）。 A、相同位數(shù)的補碼和移碼表示具有相同的表數(shù)范圍 B、零的補碼和移碼表示相同 C、同一個數(shù)的補碼和移碼表示，其數(shù)值部分相同，而符號位相反 D、一般用移碼表示浮點數(shù)的階，而補碼表示定點整數(shù)10、計算機內(nèi)部的帶符號數(shù)大多用補碼表示，以下是一些關(guān)于補碼特點的敘述： 零的表示是唯一的符號位可以和數(shù)值部分一起參加運算和其真值的對應關(guān)系簡單

11、、直觀減法可用加法來實現(xiàn)以上敘述中，哪些選項是補碼表示的特點？（ D ） A、 B、 C、 D、11、在浮點加減運算中,對階的原則是（ B ）。 A、大階向小階對齊 B、小階向大階對齊 C、被加數(shù)向加數(shù)對齊 D、加數(shù)向被加數(shù)對齊 12、鍵盤接口通常采用（ D ）。 A、直接程序傳送接口 B、程序查詢接口 C、DMA接口 D、中斷接口13、CPU響應中斷請求是在（ C ）。 A、一個時鐘周期結(jié)束時 B、一個總線周期結(jié)束時 C、一條指令結(jié)束時 D、一段程序結(jié)束時14、設(shè)寄存器位數(shù)為8位，機器數(shù)采用補碼形式（含一位符號位），則十進制數(shù)-26存放在寄存器中的內(nèi)容為（ C ） A、26H B、9BH C

12、、E6H D、5AH15、微程序存放在（ B ）。 A、主存中 B、CM中 C、堆棧中 D、磁盤中16、DMA傳送通常在（ B ）。A、外設(shè)與CPU之間進行 B、外設(shè)與主存之間進行 C、外設(shè)與主機之間進行 D、外設(shè)與寄存器之間進行 17、CPU可以直接訪問的存儲器是（ B ）。A、光盤 B、主存 C、磁盤 D、磁帶18、若浮點數(shù)尾數(shù)用補碼表示，則下列數(shù)中為規(guī)格化尾數(shù)形式的是（ D ） A、1.1100000B B、0.0111000BC、0.0101000B D、1.0001000B19、若浮點數(shù)尾數(shù)用原碼表示，則下列數(shù)中為規(guī)格化尾數(shù)形式的是（ A ） A、1.1100000B B、0.011

13、1000C、0.0101000B D、1.0001000B20、用于表示浮點數(shù)階碼的編碼通常是（ D ） A、原碼 B、補碼 C、反碼 D、移碼21、下面有關(guān)機器字長的敘述中，錯誤的是（ D ） A、機器字長是指CPU中定點運算數(shù)據(jù)通路的寬度 B、機器字長一般與CPU中寄存器的位數(shù)有關(guān) C、機器字長決定了數(shù)的表示范圍和表示精度 D、機器字長對計算機硬件的造價沒有影響22、下面是關(guān)于計算機中存儲容量單位的敘述，其中錯誤的是（ C ） A、最小的計量單位為位（bit），表示一位“0”或“1”B、最基本的計量單位是字節(jié)（Byte），一個字節(jié)等于8bC、一臺計算機的編址單位、指令字長和數(shù)據(jù)字長都一樣，

14、且是字節(jié)的整數(shù)倍D、主存容量為1KB，其含義是主存中能存放1024個字節(jié)的二進制信息23、靜態(tài)RAM利用（ B ）。 A 、電容存儲信息 B、觸發(fā)器存儲信息 C、門電路存儲信息 D、讀電流存儲信息24、主設(shè)備通常指（ D ）。 A、發(fā)送信息的設(shè)備 B、接收信息的設(shè)備 C、主要的設(shè)備 D、掌握總線權(quán)的設(shè)備25、假定下列字符編碼中含有奇偶校驗位，但沒有發(fā)生數(shù)據(jù)錯誤，那么采用奇校驗的字符編碼是（ C ）。 A、01010011 B、01100110 C、10110000 D、0011010126、假設(shè)某個需要校驗的數(shù)據(jù)的長度為10位，采用CRC校驗，若約定的生成多項式為X3+1，則對應的CRC碼的位

15、數(shù)是（ C ）。A、3 B、4 C、13 D、1427、假設(shè)要傳送的數(shù)據(jù)信息為1110001B，若約定的生成多項式為G（X）=X3+1，則對應的CRC碼為（ A ）。A、1110001110B B、1110001010B C、1110001001B D、1110001101B28、CPU響應DMA請求是在（ B ）。 A、一個時鐘周期結(jié)束時 B、一個總線周期結(jié)束時 C、一條指令結(jié)束時 D、一段程序結(jié)束時29、串行接口是指（ C ）。A、接口與系統(tǒng)總線之間串行傳送 B、接口的兩側(cè)串行傳送 C、接口與外設(shè)之間串行傳送 D、接口的內(nèi)部串行傳送 30、在大量數(shù)據(jù)傳送中常用且有效的校驗法是 ( D )。

16、A、海明碼校驗 B、偶校驗 C、奇校驗 D、CRC校驗31、CPU中能進行算術(shù)和邏輯運算的最基本運算部件是（ D ）。 A、多路選擇器 B、移位器 C、加法器 D、ALU32、ALU的核心部件是（ C ） A、多路選擇器 B、移位器C、加法器 D、寄存器33、某一DRAM芯片其容量為16K1，除電源線、接地線和刷新線外，該芯片的最小引腳數(shù)目應為( B )。 A、16 B、12 C、18 D、11 34、由2K4的芯片組成容量為4KB的存儲器需要( B )片這樣的存儲芯片。A、2 B、4 C、8 D、1635、在獨立編址方式下，下面的說法( C )是正確的。 A、一個具體地址只能對應輸入/輸出設(shè)

17、備 B、一個具體地址只能對應內(nèi)存單元C、一個具體地址既可對應輸入/輸出設(shè)備，又可對應內(nèi)存單元 D、只對應輸入/輸出設(shè)備或者只對應內(nèi)存單元36、在統(tǒng)一編址方式下，下面的說法( D )是正確的。 A、一個具體地址只能對應輸入/輸出設(shè)備 B、一個具體地址只能對應內(nèi)存單元C、一個具體地址既可對應輸入/輸出設(shè)備，又可對應內(nèi)存單元 D、只對應輸入/輸出設(shè)備或者只對應內(nèi)存單元37、操作數(shù)在CPU中的尋址方式是（ A ） A. 寄存器尋址 B. 寄存器間接尋址 C. 變址尋址 D. 基址尋址38、計算機主存儲器中存放信息的部件是（ C ） A. 地址寄存器 B. 讀寫線路 C. 存儲體 D. 地址譯碼線路39

18、、下列敘述錯誤的是（ C ） A. 總線能夠被多個部件使用 B. 多個部件能夠在不同的時間使用總線 C. 總線只是一組連線，不包含控制電路 D. 并行總線一次可以傳送多位二進制信息40、目前制約計算機處理速度的主要因素是（ D ） A. CPU的主頻 B. 存儲器的工作速度 C. I/O設(shè)備的工作速度 D. 總線的傳輸速度41、在表示存儲器容量時，1K8表示（ C ） A. 有1000個存儲單元，每個單元為8bit B. 存儲器中有8000個存儲器單元 C. 有1k個存儲器單元，每個單元可存一個字節(jié) D. 訪問時需要20位地址線42、8位補碼整數(shù)X的表示范圍是（ B ） A. -127X127

19、 B. -128 X127 C. -127X 128 D. 0 X 25543、尾數(shù)規(guī)格化是指（ C ） A. 小數(shù)點后的第1位數(shù)必為1 B. 小數(shù)點后第1位數(shù)比為0 C. 尾數(shù)的表示范圍為1/2|M|1 D. 尾數(shù)的表示范圍為1/2|M|144、單地址指令是指（ D ） A.指令只需要一個操作數(shù) B. 指令所需要的操作數(shù)從該地址開始的多個單元 C. 指令中提供的地址只是用于存放結(jié)果 D. 指令隱含提供了所需的其他操作數(shù)45、假定指令地址碼給出的是操作數(shù)本身，則該操作數(shù)采用的是（ A ）尋址方式 A、立即 B、直接 C、基址 D、相對46、下列說法錯誤的是（ A ） A. I/O接口與主存儲器

20、相連 B. I/O接口與I/O設(shè)備相連 相連 C. I/O接口與系統(tǒng)總線D. I/O設(shè)備可以進行信息的轉(zhuǎn)換47、SP的內(nèi)容是（ D ）A. 堆棧的起始地址 B. 堆棧的底部 C. 堆棧的最大地址 D. 堆棧的頂部 48、下面有關(guān)半導體存儲器組織的敘述中，錯誤的是（ D ）。A、存儲器的核心部分是存儲體，由若干存儲單元構(gòu)成B、存儲單元由若干個存放0或1的存儲元件構(gòu)成C、一個存儲單元有一個編號，就是存儲單元的地址D、同一個存儲器中，每個存儲單元的寬度可以不同49、堆棧的存取原則是（ B ）A. 先進先出 B. 后進先出 C. 后進后出 D. 隨機存取50、計算機中不能通過編程訪問的是（ A ） A

21、. 暫存器 B. 變址寄存器 C. 主存儲器 D. 通用寄存器51、PC寄存器的內(nèi)容（ C ）A. 總是自動增量計數(shù) B. 發(fā)生轉(zhuǎn)移時自動增量計數(shù) C. 順序執(zhí)行時自動增量計數(shù) D. 總是自動減量計數(shù)52、下列情況不會發(fā)生溢出的是（ A ）A. 正數(shù)與負數(shù)相加 B. 負數(shù)與負數(shù)相加 C. 正數(shù)減負數(shù) D. 負數(shù)減正數(shù)53、若SRAM芯片的容量為10244位，則地址和數(shù)據(jù)引腳的數(shù)目分別是（ A ）。A、10,4 B、5,4 C、10,8 D、5,854、用雙符號位來表示運算結(jié)果時，下列說法不正確的是（ B ）A. 第1符號位表示結(jié)果的符號 B. 第2符號位表示結(jié)果的符號C. 兩個符號位相同表示沒

22、有發(fā)生溢出 D. 兩個符號位不相同表示發(fā)生了溢出55、下列幾種存儲器中，（ A ）是易失性存儲器。A、cache B、EPROM C、Flash Memory D、CD-ROM56、下面有關(guān)半導體存儲器的敘述中，錯誤的是（ A ）。A、半導體存儲器都采用隨機存取方式進行讀寫B(tài)、ROM芯片屬于半導體隨機存儲器芯片C、SRAM是半導體靜態(tài)隨機訪問存儲器，可用作cacheD、DRAM是半導體動態(tài)隨機訪問存儲器，可用作主存57、通常采用行、列地址引腳復用的半導體存儲器芯片是（ B ）。 A、SRAM B、DRAM C、EPROM D、 Flash Memory58、地址總線A15(高位)A0(低位)，

23、用4K4的存儲芯片組成16KB存儲器，則加至各存儲芯片上的地址線是（ C ）。A、A15A0B、A9A0C、A11A0D、A15A459、在下述存儲器中，允許隨機訪問的存儲器是（ D ）。A、磁帶 B、磁盤 C、磁鼓 D、半導體存儲器60、在下列存儲器中，存取時間的長短與信息所在的位置有關(guān)的是（ C ）。A、主存 B、高速緩存 C、磁帶 D、固存61、磁表面存儲器所記錄的信息（ A ）。A、能長期保存B、不能長期保存C、讀出后，原存信息即被破壞D、讀出若干次后要重寫62、CPU可直接編程訪問的存儲器是（ A ）。A、主存儲器B、虛擬存儲器C、磁盤存儲器D、磁帶存儲器63、若CPU的地址線為16

24、根，則能夠直接訪問的存儲區(qū)最大容量為（ C ）。A、1MB、640KC、64KD、384K64、磁盤常采用（ C ）。A、隨機存取方式 B、順序序存取方式C、直接存取方式 D、只讀不寫方式65、表示主存容量，通常以（ B ）為單位。A、數(shù)據(jù)塊數(shù)B、字節(jié)數(shù) C、扇區(qū)數(shù) D、記錄項數(shù)66、在浮點運算中，左規(guī)操作是將（ B ）。A、尾數(shù)增大，階碼增大 B、尾數(shù)增大，階碼減小C、尾數(shù)減小，階碼增大 D、尾數(shù)減小，階碼減小67、采用隱式I/O指令，是指用（ B ）實現(xiàn)I/O操作。A、I/O指令 B、傳送指令 C、通道指令 D、硬件自動68、半導體存儲器常采用（ D ）。A、直接存取方式 B、順序存取方式

25、C、半順序存取方式 D、隨機存取方式 69、下列數(shù)中最小的數(shù)是（ B ）。A （1010010）2 B （00101000）BCD C （512）8 D（235）1670、在定點運算器中，無論采用雙符號位還是采用單符號位，都必須要有溢出判斷電路，它一般用（ C ）來實現(xiàn) A 與非門 B 或非門 C 異或門 D 與或非門71、立即尋址是指（ B ）A 指令中直接給出操作數(shù)地址 B 指令中直接給出操作數(shù)C 指令中間接給出操作數(shù) D 指令中間接給出操作數(shù)地址72、假定用若干16K1位的存儲器芯片組成一個64K8位的存儲器，芯片內(nèi)各單元連續(xù)編址，則地址BFF0H所在的芯片的最小地址為（ C ）。A、4

26、000H B、6000H C、8000H D、A000H73、輸入輸出指令的功能是（ C ）A、在主存與CPU之間進行數(shù)據(jù)傳送B、在主存與I/O端口之間進行數(shù)據(jù)傳送C、在CPU與I/O端口之間進行數(shù)據(jù)傳送D、在I/O端口與I/O端口之間進行數(shù)據(jù)傳送74、某一SRAM芯片，其容量為10248位，除電源端和接地端外，連同片選和讀/寫信號該芯片引腳的最小數(shù)目為（ B ）A 23 B 20 C 17 D 1975、在主存和CPU之間增加Cache的目的是（ C ）。A 擴大主存的容量 B 增加CPU中通用寄存器的數(shù)量C 解決CPU和主存之間的速度匹配 D 代替CPU中寄存器工作76、計算機系統(tǒng)的輸入輸

27、出接口是（ B ）之間的交接界面。 A CPU與存儲器 B 主機與外圍設(shè)備 C 存儲器與外圍設(shè)備D CPU與系統(tǒng)總線 77、總線控制機構(gòu)為解決N個部件使用總線時優(yōu)先次序的裁決，集中式獨立請求，需另外增加控制線根數(shù)為( B )。A、3 B、2N+1 C、2+ D、N+278、假定指令地址碼給出的是操作數(shù)的存儲地址， 則該操作數(shù)采用的是（ B ）尋址方式。 A、立即 B、直接 C、基址 D、相對79、假定指令地址碼給出的是操作數(shù)所在的寄存器的編號，則該操作數(shù)采用的是（ C ）尋址方式。 A、間接 B、直接 C、寄存器 D、寄存器間接80、寄存器間接尋址方式的操作數(shù)存放在（ B ）中。A、通用寄存器

28、 B、存儲單元 C、程序計數(shù)器 D、堆棧81計算機中表示地址時，采用( D ) A原碼； B補碼； C反碼； D無符號數(shù)。82在CPU的寄存器中，_B_對用戶是完全透明的。 A程序計數(shù)器； B指令寄存器； C狀態(tài)寄存器； D通用寄存器。83DMA接口_B_。A可以用于主存與主存之間的數(shù)據(jù)交換； B內(nèi)有中斷機制； C內(nèi)有中斷機制，可以處理異常情況； D內(nèi)無中斷機制84直接尋址的無條件轉(zhuǎn)移指令功能是將指令中的地址碼送入_A_。APC； B地址寄存器； C累加器； DALU。85三種集中式總線控制中，_A_方式對電路故障最敏感。A串行鏈接； B計數(shù)器定時查詢； C獨立請求； D以上都不對。86以下敘

29、述_A_是錯誤的。A一個更高級的中斷請求一定可以中斷另一個中斷處理程序的執(zhí)行； BDMA和CPU必須分時使用總線； CDMA的數(shù)據(jù)傳送不需CPU控制； DDMA中有中斷機制。87零地址指令采用( B )。A、立即尋址B、堆棧尋址 C、間接尋址 D、變址尋址88當采用雙符號位時，發(fā)生溢出的特征是：雙符號位為(B) A、00B、10C、11D、都不是89、同步控制是( C )。A、只適用于CPU控制的方式 B、只適用于外部設(shè)備控制的方式C、由統(tǒng)一時序信號控制的方式 D、所有指令執(zhí)行時間都相同的方式90、下列陳述中，正確的是（ A ）。 A、程序中斷過程是由硬件和中斷服務(wù)程序共同完成的B、每條指令的

30、執(zhí)行過程中，每個總線周期要檢查一次有無中斷請求C、檢測有無DMA請求，一般安排在一條指令執(zhí)行過程的末尾D、中斷服務(wù)程序的最后一條指令是無條件轉(zhuǎn)移指令91、在補碼一位乘法中，A補是累加和，X補是被乘數(shù)，Y補是乘數(shù)，當判斷位YnYn+1=01時，執(zhí)行的運算是( B )。A、1/2（A補+Y補） B、1/2（A補+X補）C、1/2（A補Y補） D、1/2（A補X補）92、字長12位，用定點補碼規(guī)格化小數(shù)表示時，所能表示的正數(shù)范圍是( C ) 。A、2-12(12-12) B、2-11(12-11)C、1/2(12-11) D、(1/2+2-11)(12-11)93、下列陳述中，正確的是( B )。A

31、、定點補碼運算時，其符號位不參加運算。B、浮點運算可由階碼運算和尾數(shù)運算兩部分聯(lián)合實現(xiàn)C、浮點數(shù)的正負由階碼的正負符號決定 D、浮點數(shù)的尾數(shù)部分只進行乘法和除法運算 94、指令系統(tǒng)中采用不同尋址方式的目的主要是（D ）。 A、可直接訪問外存 B、提供擴展操作碼并降低指令譯碼難度C、實現(xiàn)存儲程序和程序控制 D、縮短指令長度，擴大尋址空間，提高編程靈活性 95、計算機操作的最小時間單位是 ( A )。A、時鐘周期 B、指令周期 C、CPU周期 D、微指令周期96、下列說法中，錯誤的是 ( C )。A、變址尋址時，有效數(shù)據(jù)存放在主存中 B、堆棧的工作原則是先進后出C、堆棧指針SP的內(nèi)容表示當前堆棧內(nèi)

32、所存儲的數(shù)據(jù)個數(shù) D、內(nèi)存中指令的尋址和數(shù)據(jù)的尋址是交替進行的97、CPU內(nèi)通用寄存器的位數(shù)取決于( B )。A、存儲器字長 B、機器字長C、指令的長度 D、CPU的管腳數(shù)98、在采用 ( A )對設(shè)備進行編址情況下，不需要專門的I/O指令組。A、統(tǒng)一編址法 B、單獨編址法C、兩者都是 D、兩者都不是99、用移碼表示浮點數(shù)的階碼，其好處是（ B ）。A、便于求階差 B、便于用比較電路比較階的大小C、提高運算精度D、便于判別溢出100、在定點數(shù)運算中產(chǎn)生溢出的原因是 ( C ) 。A、參加運算的操作數(shù)超出了機器的表示范圍B、運算過程中最高位產(chǎn)生了進位或借位C、運算的結(jié)果超出了機器的表示范圍D、寄

33、存器的位數(shù)太少，不得不舍棄最低有效位101、計算機的存儲器采用分級存儲體系的主要目的是（ D ）。 A、便于讀/寫數(shù)據(jù) B、減小機箱的體積C、便于系統(tǒng)升級 D、解決存儲容量、價格和存取速度之間的矛盾102、單地址指令中為了完成兩個數(shù)的算術(shù)運算，除地址碼指明的一個操作數(shù)外，另一個數(shù)常需采用 ( C ）指定。A、堆棧尋址方式 B、立即尋址方式C、隱含尋址方式 D、間接尋址方式103、在取指令之后，程序計數(shù)器中存放的是（ B ）。A、當前指令的地址 B、不轉(zhuǎn)移時下一條指令的地址C、程序中指令的數(shù)量 D、指令的長度104、下列陳述中，正確的是( A )。A、具有專門輸入/輸出指令的計算機，外設(shè)可以單獨

34、編址B、統(tǒng)一編址方法下，不可訪問外設(shè)C、訪問存儲器的指令，只能訪問存儲器，一定不能訪問外設(shè)D、只有輸入/輸出指令才可以訪問外設(shè)105、CPU取出一條指令并執(zhí)行該指令的時間被稱為（ D ）。A、時鐘周期 B、CPU周期 C、機器周期 D、指令周期 106、微型機系統(tǒng)中，主機和高速硬盤進行數(shù)據(jù)交換一般采用 ( B )。A、程序中斷控制方式 B、直接存儲器存?。―MA）方式C、程序直接控制方式 D、通道控制方式107、下列陳述中，正確的是( D )。A、CPU響應中斷期間仍執(zhí)行原程序B、在中斷過程中，若又有中斷源提出中斷，CPU立即響應C、在中斷響應中，保護斷點、保護現(xiàn)場應由用戶編程完成D、在中斷響

35、應中，保護斷點是由中斷響應自動完成的108、計算機系統(tǒng)的輸入輸出接口是（ B ）之間的交接界面。A、CPU與存儲器 B、主機與外圍設(shè)備C、存儲器與外圍設(shè)備 D、CPU與系統(tǒng)總線109、假定一個同步總線的工作頻率為33MHZ，總線中有32位數(shù)據(jù)線，每個總線時鐘傳輸一次數(shù)據(jù)，則該總線的最大數(shù)據(jù)傳輸率為（ B ）。A、66MB/s B、132MB/s C、528MB/s D、1056MB/s110、CPU輸出數(shù)據(jù)的速度遠遠高于打印機的打印速度。為解決這一矛盾，可采用（ C ）。A、并行技術(shù) B、通道技術(shù) C、緩沖技術(shù) D、虛擬技術(shù)111、半導體EPROM中寫入的內(nèi)容，可以通過(A )擦除。A、紫外線

36、照射 B、電信號C、口令D、DOS命令112、在存儲器分層體系結(jié)構(gòu)中，存儲器速度從最快到最慢的排列順序是（ D ）。A、寄存器主存cache輔存 B、寄存器主存輔存cacheC、寄存器cache輔存主存 D、寄存器cache主存輔存113、程序查詢方式 、中斷方式和DMA方式的優(yōu)先級排列次序為( D )。A、程序查詢方式 、中斷方式、DMA方式B、中斷方式、程序查詢方式 、DMA方式C、DMA方式、程序查詢方式 、中斷方式D、DMA方式、中斷方式、程序查詢方式114、寄存器中的值有時是地址，有時是數(shù)據(jù)，它們在形式上沒有差別，只有通過( C )才能識別它是數(shù)據(jù)還是地址。A、寄存器編號 B、判別程

37、序C、指令操作碼或?qū)ぶ贩绞轿?D、時序信號115、完整的計算機系統(tǒng)應包括 ( D )。A、運算器、存儲器、控制器 B、外部設(shè)備和主機C、主機和實用程序 D、配套的硬件設(shè)備和軟件系統(tǒng)116、下列說法中正確的是 ( C ) 。A、采用變形補碼進行加減運算可以避免溢出B、只有定點數(shù)運算才有可能溢出，浮點數(shù)運算不會產(chǎn)生溢出C、只有帶符號數(shù)的運算才有可能溢出D、只有將兩個正數(shù)相加時才有可能產(chǎn)生溢出117、需要定時刷新的半導體存儲器芯片是( B )。A、SRAM B、DRAM C、EPROM D、Flash Memory 118、單級中斷系統(tǒng)中，中斷服務(wù)程序內(nèi)的執(zhí)行順序是（ A ）。、保護現(xiàn)場 、開中斷

38、、關(guān)中斷 、保存斷點 、中斷事件處理 、恢復現(xiàn)場 、中斷返回A、 B、C、 D、119、假設(shè)用表示單總線結(jié)構(gòu)的ALU 運算器，表示雙總線結(jié)構(gòu)的ALU 運算器，表示三總線結(jié)構(gòu)的ALU 運算器。若三種運算器都執(zhí)行定點加法操作，則操作時間快慢的排序是( D )。A、 B、C、D、 120、在( A )的計算機系統(tǒng)中，外設(shè)可以和主存儲器單元統(tǒng)一編址。A、單總線 B、雙總線 C、三總線 D、以上三種都可以121、某計算機字長為8位，其CPU中有一個8位加法器。已知無符號數(shù)x=69，y=38，現(xiàn)要在該加法器中完成x+y的運算，此時該加法器的兩個輸入端信息和輸入的低位進位信息分別為（ A ）。A、01000

39、101B，00100110B，0 B、01000101B，00100110B，1 C、01000101B，11011010B，0 D、01000101B，11011010B，1 122、某計算機字長為8位，其CPU中有一個8位加法器。已知無符號數(shù)x=69，y=38，現(xiàn)要在該加法器中完成x-y的運算，此時該加法器的兩個輸入端信息和輸入的低位進位信息分別為（ B ）。A、01000101B，00100110B，0 B、01000101B，11011001B，1 C、01000101B，11011010B，0 D、01000101B，11011010B，1123、8位補碼定點整數(shù)10010101B右

40、移一位后的值為（ D ）。A、01001010B B、01001011B C、10001010B D、11001010B124、假定一次ALU運算用1個時鐘周期，移位一次用1個時鐘周期，則最快的32位原碼一位乘法所需要的時鐘周期數(shù)大約為（ B ）。A、32 B、64 C、96 D、100125、以下關(guān)于Booth補碼一位乘法算法要點的描述中，錯誤的是（ D ）。A、符號位和數(shù)值位一起參加運算，無須專門的符號生成部件B、通過循環(huán)執(zhí)行“加/減”和“移位”操作得到乘積C、由乘數(shù)最低兩位決定對部分積和被乘數(shù)進行何種運算D、移位時，將進位位、部分積和乘積部分一起進行算術(shù)右移126、某8位計算機中，假定x

41、和y是兩個帶符號整數(shù)變量，用補碼表示，x=63 ,y=-31,則x-y的機器數(shù)及其相應的溢出標志OF分別是（ B ）。A、5DH、0 B、5EH、0 C、5DH、1 D、5EH、1127、假定主存地址空間大小為1024MB,按字節(jié)編址，每次讀寫操作最多可以一次存取32位。不考慮其他因素，則存儲器地址寄存器MAR和存儲器數(shù)據(jù)寄存器MDR的位數(shù)至少應分別為（ B ）。A、30、8 B、30、32 C、 28、8 D、28、32128、用存儲容量為16K1位的存儲器芯片組成一個64K8位的存儲器，則在字方向和位方向上分別擴展了（ B ）倍。A、4和2 B、4和8 C、2和4 D、8和4129、若變址

42、寄存器編號為X，形式地址為D，則變址尋址方式的有效地址為（ A ）。A、RX+D B、RX+ RD C、MRX+D D、MRX+ MD130、通常將在部件之間進行數(shù)據(jù)傳送的指令稱為傳送指令。以下有關(guān)各類傳送指令功能的敘述中，錯誤的是（ D ）。A、出/入棧指令（Push/Pop）完成CPU和棧頂之間的數(shù)據(jù)傳送B、訪存指令（Load/Store）完成CPU和存儲單元之間的數(shù)據(jù)傳送C、I/O指令（In/Out）完成CPU和I/O端口之間的數(shù)據(jù)傳送D、寄存器傳送指令（Move）完成CPU和寄存器之間的數(shù)據(jù)傳送131、CPU中控制器的功能是（ D ）。A、產(chǎn)生時序信號B、控制從主存取出一條指令C、完成

43、指令操作碼譯碼D、完成指令操作碼譯碼，并產(chǎn)生操作控制信號132、下列寄存器中，對匯編語言程序員不透明的是（ B ）。A、存儲器地址寄存器（MAR） B、程序計數(shù)器（PC）C、存儲器數(shù)據(jù)寄存器（MDR） D、指令寄存器（IR）133、下列有關(guān)控制器各部件功能的描述中，錯誤的是（ D ）。A、控制單元是其核心部件，用于對指令操作碼譯碼并生成操作控制信號B、PC為程序計數(shù)器，用于存放將要執(zhí)行的指令的地址C、通過將PC按當前指令長度增量，可實現(xiàn)指令的按序執(zhí)行D、IR稱為指令寄存器，用來存放當前指令的操作碼134、下列有關(guān)總線的敘述中，錯誤的是（ D ）A、總線是一組共享的信息傳輸線B、系統(tǒng)總線中有地址

44、、數(shù)據(jù)和控制3組傳輸線C、同步總線一定有時鐘信號線，用于總線操作的定時D、系統(tǒng)總線始終由CPU控制和管理三、判斷題1、利用大規(guī)模集成電路技術(shù)把計算機的運算部件和控制部件做在一塊集成電路芯片上，這樣的一塊芯片叫做單片機。（ ）2、在計算機中，所表示的數(shù)有時會發(fā)生溢出，其根本原因是計算機的字長有限。（ ）3、在浮點運算器中，階碼部件可實現(xiàn)加、減、乘、除四種運算。（ ）4、個人微機使用過程中，突然斷電RAM中保存的信息全部丟失，而ROM中保存的信息不受影響。（ ）5、因為單管動態(tài)隨機存儲器是破壞性讀出，所以必須不斷地刷新。（ ）6、CPU中通常都設(shè)置若干個寄存器，這些寄存器與主存統(tǒng)一編址。訪問這些寄存器的指令格式與訪問存儲器是相同的。（ ）7、浮點運算指令對用于科學計算的計算機是很必要的，可以提高機器的運算速度。（ ）8、機器的主頻最快，機器的速度就最快。（ ）9、大多數(shù)微型機的總線由地址總線、數(shù)據(jù)總線和控制總線組成，因此它們是三總線結(jié)構(gòu)的。（ ）10、鍵盤屬于輸入設(shè)備，但顯示器上顯示的內(nèi)容既有機器輸出的結(jié)果，又有用戶通過鍵盤輸入的內(nèi)容，所以顯示器既是輸入設(shè)備，又是輸出設(shè)備。（ ）11、計算機“運算速度”指標的含義是指每秒鐘能執(zhí)行多少條指令。（ ）