可編程邏輯器件的現(xiàn)狀及發(fā)展趨勢

1、可編程邏輯器件的現(xiàn)狀及發(fā)展趨勢摘要：現(xiàn)代電子產(chǎn)品正在以前所未有的革新速度，向著功能多樣化、功 耗最低化的方向迅速發(fā)展。它及傳統(tǒng)電子產(chǎn)品在設計上顯著區(qū)別之一就 是大量使用大規(guī)模可編程邏輯器件，以提高性能、縮小產(chǎn)品體積、降低 產(chǎn)品消耗；區(qū)別之二就是廣泛運用現(xiàn)代計算機技術(shù)，提高電子設計自動 化程度，縮短開發(fā)周期，提高產(chǎn)品的競爭力。所以可編程邏輯器件是吸 收現(xiàn)代科學的最新成果形成了一門新的技術(shù)。關鍵字：可編程邏輯器件；FPGA： CPLD引言PLD (Programmable Logic Device)是可編程邏輯器件的總稱，PLD 基本上可完成任何數(shù)字器件的功能，從高性能CPU,到簡單集成電路，均

2、可以用PLD實現(xiàn)。通過傳統(tǒng)的原理圖輸入，或時硬件語言的描述可以自 由地設計具備某種功能的數(shù)字系統(tǒng)。利用軟件仿真功能，可以檢驗設計 的正確性；利用PLD的在線修改能力，可以在在不必改動硬件電路的基 礎上進行修改設計。具備設計時間短，PCB面積小，系統(tǒng)的可靠性強等優(yōu) 點。1可編程邏輯器件的概述90年代后PLD技術(shù)有了飛速的發(fā)展，現(xiàn)在己經(jīng)發(fā)展到CPLD、FPGA 和基于SOC的PLD。PLD技術(shù)也已經(jīng)摻入到H動控制、航空等各個領域。 國際上生產(chǎn)FPGA/CPLD的主流公司，并且在國內(nèi)占有市場份額較大的主 要有Xilinx、Altera、Lattice三家公司生產(chǎn)。CPLD基于EPROM或者Flash

3、工藝，基于乘積項（Product Term）結(jié) 構(gòu)。由可編程邏輯單元（LMC）圍繞中心的可編程互連矩陣單元組成，具 有復雜的I/O單元互連結(jié)構(gòu)，用戶課根據(jù)需要完成特定的電路設計，使 其具有某種特定功能。目前，CPLD不僅具備電擦除特性，而且具備邊緣 掃描和在線可編程等高級特性。FPGA通常包含3類可編程資源：可編程邏輯功能塊、可編程I/O塊 和可編程內(nèi)部互連。可編程邏輯功能塊是實現(xiàn)用戶功能的基本單元，它 們通常排列成一個陣列、散布于整個芯片；可編程I/O快完成芯片上邏 輯及外部封裝腳的接口，常圍繞著陣列排列列于芯片四周；可編程內(nèi)部 互連包括各種長度的連線線段和一些可編程連接開關，它們將各個可編

4、 程邏輯塊或I/O塊連接起來，構(gòu)成特定功能的電路。PLD的設計主要通過硬件描述語言及仿真工具，硬件描述語言（VDL） 常用的有VHDL、Verilog. ABELo仿真工具目前比較流行的、主流廠家有 Altera 的 MAX-plus2 Lattice 的 ispEXPERT、 Xilinx 的 Foundation Serieso這三個軟件的基本功能相同，主要差別在于：1面向的目標器 件不一樣；2三者的性能各有優(yōu)劣。由于FPGA/CPLD的集成規(guī)模非常大，因此可利用先進的EDA工具進 行電子系統(tǒng)設計和產(chǎn)品開發(fā)，由于開發(fā)工具的通用性、設計語言的標準 化以及設計過程兒乎及所有器件的硬件結(jié)構(gòu)無關，

5、因而設計開發(fā)成功的 2 / 6到65nm,系統(tǒng)門數(shù)草果百萬門。在可編程邏輯發(fā)展的此階段邏輯器件內(nèi) 嵌了硬核高速乘法器、Gbit差分串行接口，時鐘頻率高達500MHz的 PowerPC 微處理器，軟件 MicroBlaze、Picoblaze、Nios,這實現(xiàn) 了軟件 及硬件、高速及靈活性的結(jié)合，使PLD的應用范圍從單片擴展到系統(tǒng)級。 因而S0PC是可編程邏輯器件發(fā)展的第四階段，S0PC技術(shù)在微電子工業(yè)方 面發(fā)揮著越來越大的作用3可編程邏輯器件的發(fā)展趨勢隨著市場對大量精密但相對成本較低的終端產(chǎn)品的需求日益增加，設 計工程師正利用速度更快、密度更高和相對更經(jīng)濟的IC產(chǎn)品，為FPGA 產(chǎn)品在系統(tǒng)設計

6、中開辟了全新的應用?，F(xiàn)在系統(tǒng)設計人員會使用FPGA執(zhí) 行高度復雜的時序控制功能，實現(xiàn)高速數(shù)據(jù)信道設計，甚至先進的加密 技術(shù)設計。由于掩膜的成本持續(xù)居高不下，低成本效益的用戶可編程FPGA 提供了極具吸引力的解決方案，從而替代傳統(tǒng)的ASIC以實現(xiàn)復雜的設計 功能。今天，典型的電路板設計也許只是將現(xiàn)成的處理器或DSP、一些存 儲器、幾個ASSP和一個或多個大型但成本經(jīng)濟的FPGA整合在一起。在這種情況下，各個公司正著手轉(zhuǎn)變其基礎的可編程邏輯技術(shù)和市場 重點。我認為可編程邏輯器件的發(fā)展趨勢有以下兒方面：3.1 市場領域市場重點從用于電信領域的高價位IC轉(zhuǎn)向適用于所有領域的低價位 IC,并且航空航天通

7、信和消費電子，這些都是未來發(fā)展良好的領域。3.2 更高技術(shù)、低壓、低功耗可編程邏輯器件將從高速、獨特的反熔絲技術(shù)轉(zhuǎn)向以Flash為基礎 的技術(shù)；同時，由于當今社會對便攜式應用產(chǎn)品的需求越來越大，對可 編程邏輯器件的高密度、低壓、低功耗要求越來越高。功耗需要考察四 項基本的功率成分：1.靜態(tài)功率2.動態(tài)功率3.上電（或涌入尖峰功 率）4,配置功率，總系統(tǒng)功率要求是所有四項功率成分的組合。如賽靈 思把越來越多的硬核加入了 FPGA之中，進而改進性能，提高速度降低功 耗。該趨勢是很多廠商產(chǎn)品追求的目標。3.3 IP內(nèi)核庫更完善，IP內(nèi)核的重用更加成熟由于通信系統(tǒng)越來越復雜，可編程邏輯器件的設計越來越

8、復雜，這 要求IP庫資源能夠高效的完成復雜片上系統(tǒng)設計，因而IP內(nèi)核的完善 是一個發(fā)展的趨勢。而IP內(nèi)核的重用又是SOPC發(fā)展的重要條件，可見 IP內(nèi)核豐富及重用是以后PLD追求的一個目標。3.4 更好的軟硬件統(tǒng)一語言的廣泛使用HDL和C/C+語言在設計流程中實現(xiàn)和系統(tǒng)級都具備有各自的用武之 地，問題出現(xiàn)在系統(tǒng)級和實現(xiàn)級連接之處。根據(jù)目前芯片系統(tǒng)的發(fā)展趨 勢，系統(tǒng)級語言Superlog、SysteC具有很大的發(fā)展?jié)摿?，可以對系統(tǒng)語 言進行比較研究，做出選擇，并進行相關工具的推廣以及及相關企業(yè)進 行合作等。3.5 保護知識產(chǎn)權(quán)采用最安全保密的可編程邏輯技術(shù)，以減少被攻擊的機會。以SRAM 為基礎的揮發(fā)性FPGA技術(shù)不太安全，而非揮發(fā)性FPGA則是最安全的 3.6低成本低成本關系著生產(chǎn)廠商的發(fā)展前途，要想在PLD有一席之地，低成本是必需要考慮的因素，未來的可編程器件會以最低的成本提供最多的 系統(tǒng)門3.7 ASIC及PLD的相互融合SOPC是ASCI及PLD相互融合的典型例子，同時兼有ASIC及PLD的 優(yōu)勢，避免了它們兩者的缺點是未來PLD的發(fā)展方向。4結(jié)論可編程器件的發(fā)展，使用