整理集成電路基本概念

1、精品文檔IC 集成電路基本概念1. 根據(jù)工藝和結(jié)構(gòu)的不同，可將 IC 分為哪幾類(lèi)？ 根據(jù)工藝和結(jié)構(gòu)的不同，可將 IC 分為三類(lèi)： 半導(dǎo)體IC或稱(chēng)單片(Monolithic )IC,膜IC,又可分為兩種：厚 膜電路，薄膜電路；混合IC (Hybrid IC )按器件結(jié)構(gòu)類(lèi)型分類(lèi)：雙極集成電路，金屬 -氧化物-半導(dǎo)體(MOS)集 成電路。2. 用哪些技術(shù)指標(biāo)描述集成電路工藝技術(shù)水平？ 描述集成電路工藝技術(shù)水平的五個(gè)技術(shù)指標(biāo)：集成度，特征尺寸，芯 片面積，晶片直徑，封裝。3. 為什么數(shù)字 IC 和模擬 IC 劃分集成電路規(guī)模的標(biāo)準(zhǔn)不同？ 因?yàn)閿?shù)字 IC 中重復(fù)單元很多，而模擬 IC 中基本無(wú)重復(fù)單元

2、。4. 集成電路是哪一年由誰(shuí)發(fā)明的？哪一種獲得 Nobel 物理獎(jiǎng)？ 1958 年以德克薩斯儀器公司的科學(xué)家基爾比 (Clair Kilby) 為首的研究 小組研制出了世界上第一塊集成電路，并于 1959年公布了該結(jié)果。 獲得 2000 年 Nobel 物理獎(jiǎng)。5. 為什么實(shí)現(xiàn)社會(huì)信息化的網(wǎng)絡(luò)及其關(guān)鍵部件不管是各種計(jì)算機(jī)和 / 或通訊機(jī)，它們的基礎(chǔ)都是微電子？ 因?yàn)槠浜诵牟考羌呻娐贰缀跛械膫鹘y(tǒng)產(chǎn)業(yè)與微電子技術(shù)結(jié) 合，用集成電路芯片進(jìn)行智能改造， 都可以使傳統(tǒng)產(chǎn)業(yè)重新煥發(fā)青春。電子裝備更新?lián)Q代都基于微電子技術(shù)的進(jìn)步，其靈巧(Smart)的程度都依賴(lài)于集成電路芯片的 “智慧”程度和使用程度

3、。6. 采用哪些途徑來(lái)提高集成度？ 提高微細(xì)加工技術(shù)；芯片面積擴(kuò)大 ；晶圓大直徑化；簡(jiǎn)化電路結(jié)構(gòu)7. 21世紀(jì)硅微電子芯片將沿著哪些方向繼續(xù)向前發(fā)展？1）特征尺寸繼續(xù)等比例縮小，沿著 Moore 定律繼續(xù)高速發(fā)展；2）片上芯片（SOC）:微電子由集成電路向集成系統(tǒng)（IS）發(fā)展；3）賦予微電子芯片更多的 靈氣”：微機(jī)械電子系統(tǒng)（MEMS ）和微 光電機(jī)系統(tǒng)（MOEMS），生物芯片（biochip）；4）硅基的量子器件和納米器件。8. 對(duì)如下英文單詞或縮寫(xiě)給出簡(jiǎn)要解釋?zhuān)篒C 集成電路 （Integrated Circuit， IC）SSI小規(guī)模集成電路（Small Scale IC，SSI）MSI

4、 中規(guī)模集成電路 （Medium Scale IC，MSI）LSI 大規(guī)模集成電路 （Large Scale IC，LSI）VLSI 超大規(guī)模集成電路 （Very Large Scale IC，VLSI）ULSI 特大規(guī)模集成電路 （Ultra Large Scale IC，ULSI）GSI 巨大規(guī)模集成電路 （Gigantic Scale IC，GSI）Wafer晶圓片，F(xiàn)ou ndry標(biāo)準(zhǔn)工藝加工廠或稱(chēng)代客加工廠IDM 集成器件制造商 （IDMIntegrated Device Manufactory Co.）,IP core 知識(shí)產(chǎn)權(quán)核， fabless co. 無(wú)生產(chǎn)線公司（集成電路設(shè)

5、計(jì)公司）， chipless co.無(wú)芯片公司（開(kāi)發(fā)知識(shí)產(chǎn)權(quán)核公司），mp微處理機(jī)，DSP 數(shù)字信號(hào)處理，E2PROM電可擦除可編程唯讀存儲(chǔ)器，F(xiàn)lash快閃存 儲(chǔ)器，A/D模數(shù)轉(zhuǎn)換，D/A數(shù)模轉(zhuǎn)換，SOI絕緣襯底的硅薄膜（Silicon on Insulator），SOS 蘭寶石襯底外延硅結(jié)構(gòu) （SOS-Silicon on Sapphire 結(jié)構(gòu)）第 1 章 IC 工藝1. 硅集成電路制造工藝主要由哪幾個(gè)工序組成？1）圖形轉(zhuǎn)換：將設(shè)計(jì)在掩膜版 （類(lèi)似于照相底片 ）上的圖形轉(zhuǎn)移到半導(dǎo) 體單晶片上； 2） 摻雜：根據(jù)設(shè)計(jì)的需要，將各種雜質(zhì)摻雜在需要的 位置上，形成晶體管、接觸等； 3） 制膜：

6、制作各種材料的薄膜2. 制版的目的是什么？圖形發(fā)生器（ PG-pattern generato）r 是做什么 用的設(shè)備？ 制版是通過(guò)圖形發(fā)生器完成圖形的縮小和重復(fù)。 在設(shè)計(jì)完成集成電路 的版圖以后， 設(shè)計(jì)者得到的是一組標(biāo)準(zhǔn)的制版數(shù)據(jù)， 將這組數(shù)據(jù)傳送 給圖形發(fā)生器（一種制版設(shè)備），圖形發(fā)生器（PG-pattern generatojr根 據(jù)數(shù)據(jù)，將設(shè)計(jì)的版圖結(jié)果分層的轉(zhuǎn)移到掩模版上 （掩模版為涂有感 光材料的優(yōu)質(zhì)玻璃板 ），這個(gè)過(guò)程叫初縮。3. 圖形轉(zhuǎn)換工序由哪些步驟組成？光刻與刻蝕工藝4. 為什么說(shuō)光刻（含刻蝕）是加工集成電路微圖形結(jié)構(gòu)的關(guān)鍵工藝 技術(shù)？光刻工藝包括哪些步驟？ 光刻是加工集成

7、電路微圖形結(jié)構(gòu)的關(guān)鍵工藝技術(shù)， 通常，光刻次數(shù)越 多，就意味著工藝越復(fù)雜。另 方面，光刻所能加工的線條越細(xì)，意 味著工藝線水平越高。光刻工藝是完成在整個(gè)硅片上進(jìn)行開(kāi)窗的工 作。過(guò)程如下：1） 打底膜（ HMDS 粘附促進(jìn)劑，六甲基乙硅烷 （HMDS ），2）涂光刻 膠， 3） 前烘， 4）對(duì)版 曝光， 5）顯影， 6）堅(jiān)膜， 7）刻蝕：采用 干法刻蝕（ Dry Etching）， 8）去膠：化學(xué)方法及干法去膠。5. 說(shuō)明光刻三要素的含義。 光刻三要素：光刻膠、掩膜版和光刻機(jī)6. 正性膠（光致分解 ）和負(fù)性膠 （光致聚合 ）各有什么特點(diǎn)？在 VLSI 工藝中通常使用那種光刻膠？ AZ-1350

8、系列是正膠還是負(fù)膠？ 正膠：曝光后可溶，負(fù)膠：曝光后不可溶。正膠的主要優(yōu)點(diǎn)是分辨率高， 在 VLSI 工藝中通常使用正膠。 AZ-1350 系列是正膠。光刻膠 -photoresist; 正 膠和負(fù)膠： positive and negative; 掩膜 版 -photomask;光刻機(jī)-lithography mach ine7. 常見(jiàn)的光刻方法有哪幾種？接觸與接近式光學(xué)曝光技術(shù)各有什么 優(yōu)缺點(diǎn)？1）接觸式光刻：分辨率較高，但是容易造成掩膜版和光刻膠膜的損傷。2）接近式曝光：在硅片和掩膜版之間有一個(gè)很小的間隙（1025mm）,可以大大減小掩膜版的損傷，分辨率較低3）投影式曝光Steppe:利

9、用透鏡或反射鏡將掩膜版上的圖形投影到襯 底上的曝光方法，目前用的最多的曝光方式8. 說(shuō)明圖形刻蝕技術(shù)的種類(lèi)與作用。 濕法刻蝕：利用液態(tài)化學(xué)試劑或溶液通過(guò)化學(xué)反應(yīng)進(jìn)行刻蝕的方法 干法刻蝕：主要指利用低壓放電產(chǎn)生的等離子體中的離子或游離基 （處于激發(fā)態(tài)的分子、原子及各種原子基團(tuán)等 ）與材料發(fā)生化學(xué)反應(yīng)或 通過(guò)轟擊等物理作用而達(dá)到刻蝕的目的9. 摻雜工藝有幾種？為了在N型襯底上獲得P型區(qū)，需摻何種雜質(zhì)？ 為了在 P 型襯底上獲得 N 型區(qū)，需摻何種雜質(zhì)？熱擴(kuò)散與離子注入 工藝各有什么優(yōu)缺點(diǎn)？摻雜工藝分為熱擴(kuò)散法摻雜和離子注入法摻雜。為了在 N 型襯底 上獲得P型區(qū)，需摻皿價(jià)元素硼雜質(zhì)。為了在 P型襯

10、底上獲得N型 區(qū)，需摻V價(jià)元素磷、砷雜質(zhì)。所謂熱擴(kuò)散摻雜就是利用原子在高溫 下的擴(kuò)散運(yùn)動(dòng)， 使雜質(zhì)原子從濃度很高的雜質(zhì)源向硅中擴(kuò)散并形成一 定的分布。工藝相對(duì)簡(jiǎn)單， 但摻雜濃度控制精確度差、位置準(zhǔn)確度也 差。離子注入是將具有很高能量的雜質(zhì)離子射入半導(dǎo)體襯底中的摻雜 技術(shù)，摻雜深度由注入雜質(zhì)離子的能量和質(zhì)量決定， 摻雜濃度由注入 雜質(zhì)離子的數(shù)目 （劑量 ）決定。離子注入技術(shù)以其摻雜濃度控制精確、 位置準(zhǔn)確等優(yōu)點(diǎn)， 正在取代熱 擴(kuò)散摻雜技術(shù)，成為 VLSI 工藝流程中摻雜的主要技術(shù)。 但需昂貴 的設(shè)備和退火工藝。 由于高能粒子的撞擊， 導(dǎo)致硅結(jié)構(gòu)的晶格發(fā)生損 傷。為恢復(fù)晶格損傷，在離子注入后要進(jìn)行

11、退火處理，根據(jù)注入的雜 質(zhì)數(shù)量不同，退火溫度在450C 950C之間，摻雜濃度大則退火溫度 高，反之則低。在退火的同時(shí)， 摻入的雜質(zhì)同時(shí)向硅體內(nèi)進(jìn)行再分布， 如果需要，還要進(jìn)行后續(xù)的高溫處理以獲得所需的結(jié)深和分布。11. 通常用什么方法制作 SiO2 薄膜？ 熱氧化法：干氧氧化，水蒸汽氧化， 濕氧氧化，干氧濕氧干氧 （簡(jiǎn) 稱(chēng)干濕干 ）氧化法；氫氧合成氧化；化學(xué)氣相淀積法；熱分解淀積法； 濺射法12. 分別說(shuō)明物理氣相沉積和化學(xué)氣相沉積在 IC 工藝中的兩個(gè)應(yīng)用 實(shí)例。CVD（CVD-Chimical Vapor Depositiom） 是通過(guò)氣態(tài)物質(zhì)的化學(xué)反應(yīng)在 襯底上淀積一層薄膜材料的過(guò)程，

12、 具有淀積溫度低、 薄膜成分和厚度 易于控制、均勻性和重復(fù)性好、臺(tái)階覆蓋優(yōu)良、適用范圍廣、設(shè)備簡(jiǎn) 單等一系列優(yōu)點(diǎn)。 較為常見(jiàn)的 CVD 薄膜包括有： 二氧化硅 （通常直 接稱(chēng)為氧化層）， 氮化硅 ， 多晶硅， 難熔金屬與這類(lèi)金屬之其硅 化物 。PVD（PVD-Physical Vapor Depositio n）主要是一種物理制程而非化學(xué)制 程。此技術(shù)一般使用氬等鈍氣體， 在高真空中將氬離子加速以撞擊濺 鍍靶材后，可將靶材原子一個(gè)個(gè)濺擊出來(lái)， 并使被濺擊出來(lái)的材質(zhì) （通 常為鋁、鈦或其合金）如雪片般沉積在晶圓表面。13. 何謂場(chǎng)區(qū)和有源區(qū)？ 一種很厚的氧化層，位于芯片上不做晶體管、電極接觸的區(qū)

13、域，稱(chēng)為 場(chǎng)區(qū)。有源區(qū)是制作晶體管的區(qū)域。14. IC 的后工序包括哪些步驟。 后工序包括：劃片、粘片、壓焊引線、封裝、成品測(cè)試、老化篩選、打印包裝。15.說(shuō)明下列英文單詞或縮寫(xiě)的含義：PG圖形發(fā)生器(pattern generato)，Stepper投影式曝光，UV紫外光 (Ultraviolet)， DUV 深紫外光(Deep)， EUV 極紫外光(Extra)， CVD 化學(xué)氣相沉積，PVD物理氣相沉積，APCVD常壓化學(xué)氣相淀積 (Atmosphere Pressure) LPCVD 低壓化學(xué)氣相淀積(Low)，PECVD 等 離子增強(qiáng)化學(xué)氣相淀積(Plasma Enhancement

14、 Chemical Vapor Deposition)， DIP 雙列直插式圭寸裝(dual-in-line package， PGA 插針 網(wǎng)格陣列圭寸裝(Pin Grid Array Package), BGA球柵陣列圭寸裝(Ball Grid Array), SOP小外型封裝(small out-line), SOJ J型引線小外型封裝 (Small Out-Line J-Leaded Package, QFP 四邊出腳扁平封裝(quad flat package), PLCC 塑料J型有引線片式載體圭寸裝 (plastic leaded chip carrier), SMT 表面安裝式

15、圭寸裝(Surface Mounted Technology。集成電路的基本制造工藝 流程1. 雙極型IC的隔離技術(shù)主要有幾種類(lèi)型。pn結(jié)隔離和絕緣介質(zhì)隔離2. 標(biāo)準(zhǔn)隱埋集電極隔離工藝SBC Stan dard Buried CollectorProcess3. pn結(jié)隔離技術(shù)有何特點(diǎn)？ N+埋層擴(kuò)散起何作用？利用反偏pn結(jié)的高阻抗特性達(dá)到電隔離的目的。它要求隔離槽必須 接電路最低電位，由于集成電路中的晶體管是三結(jié)四層結(jié)構(gòu)， 集成電路中各元件的端點(diǎn) 都從上表面引出， 并在上表面實(shí)現(xiàn)互連， 為了減小晶體管集電極的串 聯(lián)電阻rCS,減小寄生PNP管的影響，在制作元器件的外延層和村底 之間需要作N+

16、隱埋層提供IC的低阻通路。N+埋層擴(kuò)散起的作用是： 減小集電極串聯(lián)電阻，減小寄生 PNP 管的影響。為進(jìn)一步降低集電 極串聯(lián)電阻 rCS 集電極接觸區(qū)加磷穿透擴(kuò)散（應(yīng)在基區(qū)擴(kuò)散之前進(jìn) 行）。4. 在隔離島上制作 NPN 型管的工藝流程最少需幾塊掩膜版？依工藝 順序?qū)懗龈餮谀ぐ娴拿Q(chēng)。最少需六塊掩膜版。第一次光刻一N+埋層擴(kuò)散，第二次光刻 一P+隔離擴(kuò)散，第三次光刻 P型基區(qū)擴(kuò)散，第四次光刻一N+發(fā)射區(qū)擴(kuò)散，第五次光刻一引線接 觸，第六次光刻 金屬化內(nèi)連線：反刻鋁，5. 對(duì)通隔離技術(shù)有何特點(diǎn)？ 對(duì)通隔離技術(shù)可減小隔離槽的實(shí)際寬度。6 . 簡(jiǎn)述 P 阱硅柵 CMOS 工藝流程，每次光刻的目地是什么？1、光刻 I-阱區(qū)光刻，刻出阱區(qū)注入孔2、阱區(qū)注入及推進(jìn)，形成阱區(qū)3、去除SiO2，長(zhǎng)薄氧，長(zhǎng)Si3N44、光 II- 有源區(qū)光刻5、 光III-N管場(chǎng)區(qū)光刻，N管場(chǎng)區(qū)注入，以提高場(chǎng)開(kāi)啟 VTF，減少 閂鎖效應(yīng)及