IC測(cè)試基本原理

1、本系列一共四章，下面是第一部分，主要討論芯片開發(fā)和生產(chǎn)過程中的ic測(cè)試基本原理， 內(nèi)容覆蓋了基本的測(cè)試原理，影響測(cè)試決策的基本因素以及ic測(cè)試中的常用術(shù)語。  第一章 數(shù)字集成電路測(cè)試的基本原理  器件測(cè)試的主要目的是保證器件在惡劣的環(huán)境條件下能完全實(shí)現(xiàn)設(shè)計(jì)規(guī)格書所規(guī)定的功能及性能指標(biāo)。用來完成這一功能的自動(dòng)測(cè)試設(shè)備是由計(jì)算機(jī)控制的。因此，測(cè)試工程師必須對(duì)計(jì)算機(jī)科學(xué)編程和操作系統(tǒng)有詳細(xì)的認(rèn)識(shí)。測(cè)試工程師必須清楚了解測(cè)試設(shè)備與器件之間的接口，懂得怎樣模擬器件將來的電操作環(huán)境，這樣器件被測(cè)試的條件類似于將來應(yīng)用的環(huán)境。  首先有一點(diǎn)必須明確的是，測(cè)

2、試成本是一個(gè)很重要的因素，關(guān)鍵目的之一就是幫助降低器件的生產(chǎn)成本。甚至在優(yōu)化的條件下，測(cè)試成本有時(shí)能占到器件總體成本的40%左右。良品率和測(cè)試時(shí)間必須達(dá)到一個(gè)平衡， 以取得最好的成本效率。  第一節(jié) 不同測(cè)試目標(biāo)的考慮  依照器件開發(fā)和制造階段的不同，采用的工藝技術(shù)的不同，測(cè)試項(xiàng)目種類的不同以及待測(cè)器件的不同，測(cè)試技術(shù)可以分為很多種類。  器件開發(fā)階段的測(cè)試包括:  ·  特征分析：保證設(shè)計(jì)的正確性，決定器件的性能參數(shù);  ·  產(chǎn)品測(cè)試：確保器件的規(guī)格和功能正確的

3、前提下減少測(cè)試時(shí)間提高成本效率  ·  可靠性測(cè)試：保證器件能在規(guī)定的年限之內(nèi)能正確工作;  ·  來料檢查：保證在系統(tǒng)生產(chǎn)過程中所有使用的器件都能滿足它本身規(guī)格書要求，并能正確工作。  制造階段的測(cè)試包括:  ·  圓片測(cè)試：在圓片測(cè)試中，要讓測(cè)試儀管腳與器件盡可能地靠近，保證電纜，測(cè)試儀和器件之間的阻抗匹配，以便于時(shí)序調(diào)整和矯正。因而探針卡的阻抗匹配和延時(shí)問題必須加以考慮。  ·  封裝測(cè)試：器件插座和測(cè)試頭之間的電線引起

4、的電感是芯片載體及封裝測(cè)試的一個(gè)首要的考慮因素。  ·  特征分析測(cè)試，包括門臨界電壓、多域臨界電壓、旁路電容、金屬場(chǎng)臨界電壓、多層間電阻、金屬多點(diǎn)接觸電阻、擴(kuò)散層電阻、接觸電阻以及fet寄生漏電等參數(shù)測(cè)試。  通常的工藝種類包括:  ·  ttl  ·  ecl  ·  cmos  ·  nmos  ·  others  通常的測(cè)試項(xiàng)目

5、種類:  ·  功能測(cè)試：真值表，算法向量生成。  ·  直流參數(shù)測(cè)試：開路/短路測(cè)試，輸出驅(qū)動(dòng)電流測(cè)試，漏電電源測(cè)試，電源電流測(cè)試，轉(zhuǎn)換電平測(cè)試等。  ·  交流參數(shù)測(cè)試：傳輸延遲測(cè)試，建立保持時(shí)間測(cè)試，功能速度測(cè)試，存取時(shí)間測(cè)試，刷新/等待時(shí)間測(cè)試，上升/下降時(shí)間測(cè)試 。  第二節(jié) 直流參數(shù)測(cè)試  直流測(cè)試是基于歐姆定律的用來確定器件電參數(shù)的穩(wěn)態(tài)測(cè)試方法。比如，漏電流測(cè)試就是在輸入管腳施加電壓，這使輸入管腳與電源或地之間的電阻上有電

6、流通過，然后測(cè)量其該管腳電流的測(cè)試。輸出驅(qū)動(dòng)電流測(cè)試就是在輸出管腳上施加一定電流，然后測(cè)量該管腳與地或電源之間的電壓差。  通常的dc測(cè)試包括 :  ·  接觸測(cè)試（短路-開路）：這項(xiàng)測(cè)試保證測(cè)試接口與器件正常連接。接觸測(cè)試通過測(cè)量輸入輸出管腳上保護(hù)二極管的自然壓降來確定連接性。二級(jí)管上如果施加一個(gè)適當(dāng)?shù)恼蚱秒娏鳎?jí)管的壓降將是0.7v左右，因此接觸測(cè)試就可以由以下步驟來完成：  1.所有管腳設(shè)為0v，  2.待測(cè)管腳上施加正向偏置電流”i”，  3.測(cè)量由”i”引起的電壓，  4.如果該

7、電壓小于0.1v，說明管腳短路，  5.如果電壓大于1.0v，說明該管腳開路，  6.如果電壓在0.1v和1.0v之間，說明該管腳正常連接。  ·  漏電（iil,iih,ioz）：理想條件下，可以認(rèn)為輸入及三態(tài)輸出管腳和地之間是開路的。但實(shí)際情況，它們之間為高電阻狀態(tài)。它們之間的最大的電流就稱為漏電流，或分別稱為輸入漏電流和輸出三態(tài)漏電流。漏電流一般是由于器件內(nèi)部和輸入管腳之間的絕緣氧化膜在生產(chǎn)過程中太薄引起的，形成一種類似于短路的情形，導(dǎo)致電流通過。  ·  三態(tài)輸出漏電ioz是當(dāng)管腳狀態(tài)為

8、輸出高阻狀態(tài)時(shí)，在輸出管腳使用vcc（vdd）或gnd（vss）驅(qū)動(dòng)時(shí)測(cè)量得到的電流。三態(tài)輸出漏電流的測(cè)試和輸入漏電測(cè)試類似，不同的是待測(cè)器件必須被設(shè)置為三態(tài)輸出狀態(tài)  ·  轉(zhuǎn)換電平(vil，vih)。轉(zhuǎn)換電平測(cè)量用來決定器件工作時(shí)vil和vih的實(shí)際值。(vil是器件輸入管腳從高變換到低狀態(tài)時(shí)所需的最大電壓值，相反，vih是輸入管腳從低變換到高的時(shí)候所需的最小電壓值)。這些參數(shù)通常是通過反復(fù)運(yùn)行常用的功能測(cè)試，同時(shí)升高（vil）或降低（vih）輸入電壓值來決定的。那個(gè)導(dǎo)致功能測(cè)試失效的臨界電壓值就是轉(zhuǎn)換電平。這一參數(shù)加上保險(xiǎn)量就是vil或vih規(guī)格。

9、保險(xiǎn)量代表了器件的抗噪聲能力。  ·  輸出驅(qū)動(dòng)電流(vol，voh，iol，ioh)。輸出驅(qū)動(dòng)電流測(cè)試保證器件能在一定的電流負(fù)載下保持預(yù)定的輸出電平。vol和voh規(guī)格用來保證器件在器件允許的噪聲條件下所能驅(qū)動(dòng)的多個(gè)器件輸入管腳的能力。  ·  電源消耗（icc，idd，iee）。該項(xiàng)測(cè)試決定器件的電源消耗規(guī)格，也就是電源管腳在規(guī)定的電壓條件下的最大電流消耗。電源消耗測(cè)試可分為靜態(tài)電源消耗測(cè)試和動(dòng)態(tài)電源消耗測(cè)試。靜態(tài)電源消耗測(cè)試決定器件在空閑狀態(tài)下時(shí)最大的電源消耗，而動(dòng)態(tài)電源消耗測(cè)試決定器件工作時(shí)的最大電源消耗。

10、  第三節(jié) 交流參數(shù)測(cè)試  交流參數(shù)測(cè)試測(cè)量器件晶體管轉(zhuǎn)換狀態(tài)時(shí)的時(shí)序關(guān)系。交流測(cè)試的目的是保證器件在正確的時(shí)間發(fā)生狀態(tài)轉(zhuǎn)換。輸入端輸入指定的輸入邊沿，特定時(shí)間后在輸出端檢測(cè)預(yù)期的狀態(tài)轉(zhuǎn)換。  常用的交流測(cè)試有傳輸延遲測(cè)試，建立和保持時(shí)間測(cè)試，以及頻率測(cè)試等。  傳輸延遲測(cè)試是指在輸入端產(chǎn)生一個(gè)狀態(tài)（邊沿）轉(zhuǎn)換和導(dǎo)致相應(yīng)的輸出端的狀態(tài)（邊沿）轉(zhuǎn)換之間的延遲時(shí)間。該時(shí)間從輸入端的某一特定電壓開始到輸出端的某一特定電壓結(jié)束。一些更嚴(yán)格的時(shí)序測(cè)試還會(huì)包括以下的這些項(xiàng)目：  三態(tài)轉(zhuǎn)換時(shí)間測(cè)試-  tlz，thz: 從輸出使

11、能關(guān)閉到輸出三態(tài)完成的轉(zhuǎn)換時(shí)間。  tzl，tzh: 從輸出使能開始到輸出有效數(shù)據(jù)的轉(zhuǎn)換時(shí)間。  存儲(chǔ)器讀取時(shí)間  從內(nèi)存單元讀取數(shù)據(jù)所需的時(shí)間。測(cè)試讀取時(shí)間的步驟一般如下所示：  1.往單元a寫入數(shù)據(jù)0，  2.往單元b寫入數(shù)據(jù)1，  3.保持read為使能狀態(tài)并讀取單元a的值，  4.地址轉(zhuǎn)換到單元b，  5.轉(zhuǎn)換時(shí)間就是從地址轉(zhuǎn)換開始到數(shù)據(jù)變換之間的時(shí)間。 第三章 芯片基礎(chǔ) 基于dsp的測(cè)試技術(shù) 利用基于數(shù)字信號(hào)處理( dsp)的測(cè)試技術(shù)來測(cè)試混合信號(hào)芯片與傳統(tǒng)的測(cè)試技術(shù)相比有許多優(yōu)勢(shì)。這些優(yōu)勢(shì)包括

12、： 由于能并行地進(jìn)行參數(shù)測(cè)試，所以能減少測(cè)試時(shí)間； 由于能把各個(gè)頻率的信號(hào)分量區(qū)分開來(也就是能把噪聲和失真從測(cè)試頻率或者其它頻率分量中分離出來)，所以能增加測(cè)試的精度和可重復(fù)性。 能使用很多數(shù)據(jù)處理函數(shù)，比如說求平均數(shù)等，這對(duì)混合信號(hào)測(cè)試非常有用        采樣和重建 采樣用于把信號(hào)從連續(xù)信號(hào)(模擬信號(hào))轉(zhuǎn)換到離散信號(hào)(數(shù)字信號(hào))，重建用于實(shí)現(xiàn)相反的過程。自動(dòng)測(cè)試設(shè)備(ate)依靠采樣和重建給待測(cè)芯片( dut)施加激勵(lì)信號(hào)并測(cè)量它們的響應(yīng)。測(cè)試中包含了數(shù)學(xué)上的和物理上的采樣和重建。圖1中說明了在測(cè)試一個(gè)音頻接口芯片時(shí)

13、用到的各種采樣和重建方法。 純數(shù)學(xué)理論上，如果滿足某些條件，連續(xù)信號(hào)在采樣之后可以通過重建完全恢復(fù)到原始信號(hào)，而沒有任何信號(hào)本質(zhì)上的損失。不幸的是，現(xiàn)實(shí)世界中總不能如此完美，實(shí)際的連續(xù)信號(hào)和離散信號(hào)之間的轉(zhuǎn)換總會(huì)有信號(hào)的損失。 我們周圍物理世界上的許多信號(hào)，比如說聲波、光束、溫度、壓力在自然界都是模擬的信號(hào)?，F(xiàn)今基于信號(hào)處理的電子系統(tǒng)都必須先把這些模擬信號(hào)轉(zhuǎn)換為能與數(shù)字存儲(chǔ)，數(shù)字傳輸和數(shù)學(xué)處理兼容的離散數(shù)字信號(hào)。接下來可以把這些離散數(shù)字信號(hào)存儲(chǔ)在計(jì)算機(jī)陣列之中用數(shù)字信號(hào)處理函數(shù)進(jìn)行必要的數(shù)學(xué)處理。         

14、                                                  

15、            采樣和重建在混合信號(hào)測(cè)試中的應(yīng)用        重建是采樣的反過程。此過程中，被采樣的波形(脈沖數(shù)字信號(hào))通過一個(gè)數(shù)模轉(zhuǎn)換器( dac)和反鏡象濾波器一樣的硬件電路轉(zhuǎn)換為連續(xù)信號(hào)波形。重建會(huì)在各個(gè)采樣點(diǎn)之間填補(bǔ)上丟失的波形。dac和濾波器的組合就是一個(gè)重建的過程，可以用圖2所示的沖擊響應(yīng)p(t)來表示。        

16、60;                                                 

17、60;            由一個(gè)數(shù)據(jù)序列重建連續(xù)時(shí)間波形 混合信號(hào)測(cè)試介紹 最常見的混合信號(hào)芯片有：模擬開關(guān)，它的晶體管電阻隨著數(shù)字信號(hào)變化；可編程增益放大器(pgas)，能用數(shù)字信號(hào)調(diào)節(jié)輸入信號(hào)的放大倍數(shù)；數(shù)模轉(zhuǎn)換電路(d/as or dacs)；模數(shù)轉(zhuǎn)換電路(a/ds or adcs)；鎖相環(huán)電路( plls)，常用于生成高頻基準(zhǔn)時(shí)鐘或者從異步數(shù)據(jù)流中恢復(fù)同步時(shí)鐘。 終端應(yīng)用和考慮 許多的應(yīng)用，比如說移動(dòng)電話，硬盤驅(qū)動(dòng)器，調(diào)制解調(diào)器， 馬達(dá)控制器以及多媒體音頻/視頻產(chǎn)品等，都使

18、用了放大器，濾波器，開關(guān)，數(shù)模/模數(shù)轉(zhuǎn)換以及其它專用模擬和數(shù)字電路等多種混合信號(hào)電路。盡管測(cè)試器件內(nèi)部每個(gè)獨(dú)立電路非常重要，同樣系統(tǒng)級(jí)的測(cè)試也非常重要。系統(tǒng)級(jí)測(cè)試保證電路在整體上能滿足終端應(yīng)用的要求。為了測(cè)試大規(guī)模的混合信號(hào)電路，我們必須對(duì)該電路的終端應(yīng)用有基本的了解。圖3所示是數(shù)字移動(dòng)電話的模塊圖，此系統(tǒng)擁有許多復(fù)雜的混合信號(hào)部件，是混合信號(hào)應(yīng)用很好的一個(gè)例子。                    &#

19、160;                      復(fù)雜混合信號(hào)應(yīng)用的簡(jiǎn)單模塊圖：數(shù)字移動(dòng)電話系統(tǒng)基本的混合信號(hào)測(cè)試 直流參數(shù)測(cè)試 接觸性測(cè)試(短路開路測(cè)試)用于保證測(cè)試儀到芯片接口板的所有電性連接正常。 漏電流測(cè)試是指測(cè)試模擬或數(shù)字芯片高阻輸入管腳電流，或者是把輸出管腳設(shè)置為高阻狀態(tài)，再測(cè)量輸出管腳上的電流。盡管芯片不同，漏電流大小會(huì)不同，但在通常情況下，漏電流應(yīng)該小于1ua。漏電流主

20、要用于檢測(cè)以下幾種缺陷：芯片內(nèi)部不同層之間的短路或者漏電，dc偏差或者其他參數(shù)偏移等。這些缺陷最終會(huì)導(dǎo)致芯片不能正常工作。過大的漏電流也會(huì)引起器件的早期失效使終端系統(tǒng)故障。 通常會(huì)進(jìn)行兩次漏電流測(cè)試，第一次是給待測(cè)管腳施加高電壓(和電源電壓相近的電壓)， 另一次是給待測(cè)管腳施加接近零電壓(或芯片負(fù)電源電壓)。 這兩種測(cè)試分別稱作高電平漏電流測(cè)試(iih)和低電平漏電流測(cè)試(iil)。 電源電流測(cè)試 測(cè)試芯片每個(gè)電源管腳消耗的電流是發(fā)現(xiàn)芯片是否存在災(zāi)難性缺陷的最快方法之一。每個(gè)電源管腳被設(shè)置為預(yù)定的電壓，接下來用自動(dòng)測(cè)試設(shè)備的測(cè)量單元測(cè)量這些電源管腳上的電流。這些測(cè)試一般在測(cè)試程序的開始時(shí)進(jìn)行，

21、以快速有效地選出那些完全失效的芯片。電源測(cè)試也用于保證芯片的功耗能滿足終端應(yīng)用的要求。 dac和adc測(cè)試規(guī)格 dac和 adc芯片必須執(zhí)行一些特定的靜態(tài)和動(dòng)態(tài)參數(shù)檢測(cè)。下一面一一介紹這些指標(biāo)： dac靜態(tài)參數(shù)指標(biāo) 分辨率(resolution)是指dac輸出端所能變化的最小值。         滿量程范圍(fsr), 是指dac輸出信號(hào)幅度的最大范圍，不同的dac有不同的滿量程范圍。該范圍可以是正和/或負(fù)電流，正和/或負(fù)電壓。         

22、 最小有效位(lsb)大小是指輸入代碼變化最小數(shù)值時(shí)輸出端模擬量的變化。          差分非線性度(dnl)用于測(cè)量小信號(hào)非線性誤差。計(jì)算方法：本輸入代碼和其前一輸入代碼之間模擬量的變化減去1個(gè)最小有效位(lsb)大小。          單調(diào)性是指如果增加輸入代碼其輸出模擬量也會(huì)保持相應(yīng)的增加或反之的特性。該特性對(duì)使用在反饋環(huán)電路之中的dac非常重要，它能保證反饋環(huán)不會(huì)被死鎖在兩個(gè)輸入代碼之間。   

23、0;     整體非線性度(inl)是指對(duì)一個(gè)輸入代碼所有非線性度的累計(jì)。這一參數(shù)可以通過測(cè)量該代碼相應(yīng)的輸出模擬量與起終點(diǎn)間直線之間的偏差來完成。           偏差(offset)是指dac的輸入代碼為0時(shí)dac輸出模擬量與理想輸出的偏差。           增益誤差(gain error)是指dac的輸入代碼為最大時(shí)dac實(shí)際輸出模擬量與理想輸出的偏差。 

24、0;        精度(accuracy)是指dac的輸出與理想情況的偏差，包括了所有以上的這些錯(cuò)誤，有時(shí)用百分比來表示。一般情況不直接測(cè)量該參數(shù)，通過靜態(tài)錯(cuò)誤的計(jì)算而得出其結(jié)果。           adc靜態(tài)參數(shù)規(guī)格 滿量程范圍(fsr)的定義與dac的一樣。          偏差(offset error)是指保證輸出代碼為0時(shí)的理想輸入模擬量與實(shí)

25、際輸入模擬量的偏差。計(jì)算方法：輸出第一個(gè)代碼發(fā)生變化時(shí)adc的實(shí)際輸入模擬值減去1/2個(gè)最小有效位(lsb)大小再減去理想的0代碼輸入模擬值。          adc的增益誤差(gain error)是指滿量程輸入時(shí)輸出代碼的誤差。計(jì)算方法：滿量程輸出代碼加上1 1/2最小有效位(lsb)時(shí)輸入值與滿量程輸出代碼時(shí)輸入之間的差值，再加上偏差(offset error)。          最小有效位(lsb)大小是

26、通過測(cè)量最小的和最大的轉(zhuǎn)換點(diǎn)后計(jì)算得到的。理想情況下，模擬輸入變化一個(gè)lsb值，將引起輸出端變化一個(gè)代碼。         差分非線性度(dnl)用于測(cè)量小信號(hào)非線性誤差。計(jì)算方法：兩個(gè)轉(zhuǎn)換點(diǎn)之間的模擬輸入量之差減去一個(gè)最小有效位(lsb)值。          無丟碼(no missing code)是指該adc在實(shí)際情況下能產(chǎn)生多少位輸出。一個(gè)14位的adc可能被說明為”無丟碼位數(shù)為12(no missing c

27、odes to 12 bits)”，這就表明此adc在輸入變化時(shí)，其輸出端的低兩位代碼不會(huì)發(fā)生變化，而只是其它的高12位代碼能發(fā)生變化。          整體非線性度(inl)是指一個(gè)指定代碼中點(diǎn)實(shí)際輸入和理想傳輸函數(shù)線上輸入之間的偏差。          adc的測(cè)量精度概念與dac的相似。 dac動(dòng)態(tài)參數(shù)指標(biāo) 信噪比( snr)是通過給dac施加一個(gè)滿量程的正弦波數(shù)字代碼再分析其輸出波形頻率特性而得到的。dac

28、的輸出經(jīng)過濾波濾除基波分量以及所有諧波分量后剩下部分就是噪聲。snr就是基波分量與所有噪聲分量之和的比值。          信號(hào)與噪聲諧波比(sndr或sinad)跟snr的計(jì)算方法一樣，只是諧波分量也計(jì)算在噪聲內(nèi)。          全諧波失真(thd)和sinad相似，但它只包含諧波分量不包括噪聲。在這個(gè)比值計(jì)算中，基波分量是分母而不是分子。dac的輸入為一個(gè)正弦波的數(shù)字代碼；其輸出是階梯狀的正弦波輸出，需要通

29、過一個(gè)濾波器進(jìn)行平滑處理。經(jīng)濾波后的輸出波形再在頻域進(jìn)行分析，尋找與基波頻率相關(guān)的諧波分量。          互調(diào)失真(im)用于由兩種頻率互調(diào)而產(chǎn)生的非諧波分量的失真。這種失真是由待測(cè)芯片的非線性度而引起的。測(cè)試該參數(shù)時(shí)：先給待測(cè)dac輸入兩個(gè)頻率分量的波形數(shù)字代碼，再計(jì)算輸出波形中的兩個(gè)頻率之和及之差信號(hào)分量。          最大轉(zhuǎn)換速率(maximum conversion rates)是芯片規(guī)格書指標(biāo)之

30、一。當(dāng)dac的輸入變化時(shí)，其輸出端需要一段時(shí)間才能得到穩(wěn)定的相應(yīng)輸出值。最長(zhǎng)的穩(wěn)定時(shí)間就是最大轉(zhuǎn)換速率。          建立時(shí)間(settling)是指輸出值達(dá)到并穩(wěn)定在預(yù)定值的+-1/2lsb范圍或某些別的規(guī)定范圍之內(nèi)所需的時(shí)間。 adc動(dòng)態(tài)參數(shù)指標(biāo) 信噪比(snr)的概念與運(yùn)算放大器的概念一樣。和thd測(cè)量類似，給adc輸入端加一個(gè)純正弦波，通過adc芯片的采樣之后，輸出一組數(shù)字代碼。再用數(shù)字信號(hào)處理算法提取其中的snr信息。snr的單位是db。    &#

31、160;     總諧波失真(thd)的概念與運(yùn)算放大器的概念一樣，但他們的方法不一樣。給adc輸入一個(gè)純正弦波，輸出是一組由正弦波采樣而來的數(shù)字代碼，我們?cè)侔堰@些代碼與理想正弦波特性進(jìn)行比較。使用數(shù)字信號(hào)處理算法提取其中的總諧波失真信息。單位是db。          信號(hào)與噪聲諧波比( sndr或sinad)是基波分量與噪聲及諧波失真分量總和的比值，單位是db。        

32、60; 互調(diào)失真(im)用于測(cè)試由兩種頻率互調(diào)而產(chǎn)生的非諧波分量的失真。這種失真是由待測(cè)芯片的非線性度而引起的。測(cè)試該參數(shù)時(shí)：先給待測(cè)adc輸入兩個(gè)頻率分量模擬波形，再計(jì)算輸出數(shù)字代碼中的兩個(gè)頻率之和及之差信號(hào)分量。          動(dòng)態(tài)范圍(dynam range)是指adc輸入信號(hào)幅度的最大值與最小值的比值，單位是db. 理想adc的動(dòng)態(tài)范圍是20log(2bits-1)。          無雜波動(dòng)態(tài)范圍(

33、sfdr)是指基波或載玻分量與其它非基波和載波的最大雜波的頻率分量(可以是諧波或失真波)的比值，單位是db。         到此為止，我們討論了相對(duì)簡(jiǎn)單的存儲(chǔ)器和邏輯芯片的測(cè)試技術(shù)，也介紹了復(fù)雜芯片的特殊測(cè)試要求。在接下來的最后一章，我們將介紹射頻/無線芯片的測(cè)試。 第二章芯片測(cè)試原理討論在芯片開發(fā)和生產(chǎn)過程中芯片測(cè)試的基本原理，一共分為四章，下面將要介紹的是第二章。我們?cè)诘谝徽陆榻B了芯片的基本測(cè)試原理，描述了影響芯片測(cè)試方案選擇的基本因素，定義了芯片測(cè)試過程中的常用術(shù)語。本文將討論怎么把這些原理應(yīng)用到存儲(chǔ)器和邏

34、輯芯片的測(cè)試上。接下來的第三章將介紹混合信號(hào)芯片的測(cè)試，第四章會(huì)介紹射頻/無線芯片的測(cè)試。     存儲(chǔ)器和邏輯芯片的測(cè)試     存儲(chǔ)器芯片測(cè)試介紹     存儲(chǔ)器芯片是在特定條件下用來存儲(chǔ)數(shù)字信息的芯片。存儲(chǔ)的信息可以是操作代碼，數(shù)據(jù)文件或者是二者的結(jié)合等。根據(jù)特性的不同，存儲(chǔ)器可以分為以下幾類，如表1所示：                   存儲(chǔ)器的種類與特性    存儲(chǔ)器術(shù)語的定義 &#

35、160;   在討論存儲(chǔ)器芯片測(cè)試之前，有必要先定義一些相關(guān)的術(shù)語。     寫入恢復(fù)時(shí)間(write recovery time):一個(gè)存儲(chǔ)單元在寫入操作之后和正確讀取之前中間必須等待的時(shí)間。     保持時(shí)間(hold time):輸入數(shù)據(jù)電平在鎖存時(shí)鐘之后必須保持的時(shí)間間隔。     pause test:存儲(chǔ)器內(nèi)容保持時(shí)間的測(cè)試。     刷新時(shí)間(refresh time):存儲(chǔ)器刷新的最大時(shí)間間隔。     建立時(shí)間(setup time):輸入數(shù)據(jù)電平在鎖存時(shí)鐘之前必須穩(wěn)

36、定保持的時(shí)間間隔。     上升和下降時(shí)間(rise and fall times)：功能速度測(cè)試是通過重復(fù)地進(jìn)行功能測(cè)試，同時(shí)改變芯片測(cè)試的周期或頻率來完成的。測(cè)試的周期通常使用二進(jìn)制搜索的辦法來進(jìn)行改變。這些測(cè)試能夠測(cè)出芯片的最快運(yùn)行速度。     寫入恢復(fù)(write recovery):一個(gè)存儲(chǔ)單元在寫入操作之后和下一個(gè)存儲(chǔ)單元能正確讀取之前中間必須等待的時(shí)間。     讀取時(shí)間(access time):通常是指在讀使能，片選信號(hào)或地址改變到輸出端輸出新數(shù)據(jù)的所需的最小時(shí)間。讀取時(shí)間取決于存儲(chǔ)器讀取時(shí)的流程。  

37、  存儲(chǔ)器芯片測(cè)試中的功能測(cè)試     存儲(chǔ)器芯片必須經(jīng)過許多必要的測(cè)試以保證其功能正確。這些測(cè)試主要用來確保芯片不包含一下類型的錯(cuò)誤：     存儲(chǔ)單元短路：存儲(chǔ)單元與電源或者地段路     存儲(chǔ)單元開路：存儲(chǔ)單元在寫入時(shí)狀態(tài)不能改變相鄰單元短路：根據(jù)不同的短路狀態(tài)，相鄰的單元會(huì)被寫入相同或相反的數(shù)據(jù)地址     開路或短路：這種錯(cuò)誤引起一個(gè)存儲(chǔ)單元對(duì)應(yīng)多個(gè)地址或者多個(gè)地址對(duì)應(yīng)一個(gè)存儲(chǔ)單元。這種錯(cuò)誤不容易被檢測(cè)，因?yàn)槲覀円淮沃荒軝z查輸入地址所對(duì)應(yīng)的輸出響應(yīng)，很難確定是哪一個(gè)物理地址被真正讀取。 

38、0;   存儲(chǔ)單元干擾：它是指在寫入或者讀取一個(gè)存儲(chǔ)單元的時(shí)候可能會(huì)引起它周圍或者相鄰的存儲(chǔ)單元狀態(tài)的改變,也就是狀態(tài)被干擾了。     存儲(chǔ)器芯片測(cè)試時(shí)用于錯(cuò)誤檢測(cè)的測(cè)試向量     測(cè)試向量是施加給存儲(chǔ)器芯片的一系列的功能，即不同的讀和寫等的功能組合。它主要用于測(cè)試芯片的功能錯(cuò)誤。常用的存儲(chǔ)器測(cè)試向量如下所示，分別介紹一下他們的執(zhí)行方式以及測(cè)試目的.     全”0”和全”1”向量: 4n行向量     執(zhí)行方式：對(duì)所有單元寫”1”再讀取驗(yàn)證所有單元。對(duì)所有單元寫”0”再讀取驗(yàn)證所有單元。  

39、;   目的：檢查存儲(chǔ)單元短路或者開路錯(cuò)誤。也能檢查相鄰單元短路的問題。     棋盤格(checkerboard)向量：4n行向量     執(zhí)行方式：先運(yùn)行0-1棋盤格向量，也就是第一個(gè)單元寫1，第二個(gè)單元寫0，第三個(gè)單元再寫1，依此類推，直到最后一個(gè)單元，接下來再讀取并驗(yàn)證所有單元。再運(yùn)行一個(gè)1-0棋盤格向量，就是對(duì)所有單元寫入跟0-1棋盤格完全相反的數(shù)據(jù)，再讀取并驗(yàn)證所有單元。     目的：這是功能測(cè)試，地址解碼和單元干擾的一個(gè)最基本最簡(jiǎn)單的測(cè)試向量。它還能檢查連續(xù)地址錯(cuò)誤或者干擾錯(cuò)誤，也通常用它作為時(shí)間測(cè)量時(shí)的向量

40、。     patterns marching向量：5n行向量     執(zhí)行方式：先對(duì)所有單元寫0.讀取第一個(gè)單元，再對(duì)第一個(gè)單元寫1。再讀取第二個(gè)單元，再對(duì)第二個(gè)單元寫1，依此類推，直到最后一個(gè)單元。最后再重復(fù)上述操作，只是寫入數(shù)據(jù)相反。     目的：這是功能測(cè)試，地址解碼和單元干擾的一個(gè)最基本最簡(jiǎn)單的測(cè)試向量。它還能檢查連續(xù)地址錯(cuò)誤或者干擾錯(cuò)誤，也通常用它作為時(shí)間測(cè)量時(shí)的向量。     walking向量:2n2 行向量     執(zhí)行方式：先對(duì)所有單元寫0,再讀取所有單元。接下來對(duì)第一個(gè)單

41、元寫1，讀取所有單元，讀完之后把第一個(gè)單元寫回0。再對(duì)第二個(gè)單元寫1，讀取所有單元，讀完之后把第二個(gè)單元寫回0。依次類推，重復(fù)到最后一個(gè)單元。等上述操作完成之后，再重復(fù)上述操作，只不過寫入的數(shù)據(jù)相反。     目的：檢查所有的地址解碼錯(cuò)誤。它的缺點(diǎn)是它的運(yùn)行時(shí)間太長(zhǎng)。假設(shè)讀寫周期為500ns，對(duì)一個(gè)4k的ram進(jìn)行wakling向量測(cè)試就需要16秒的測(cè)試時(shí)間。如果知道存儲(chǔ)器的結(jié)構(gòu)，我們可以只進(jìn)行行或者列的walking以減少測(cè)試時(shí)間。     galloping寫入恢復(fù)向量：122n行向量     執(zhí)行方式：對(duì)所有單元寫0。再對(duì)第一個(gè)

42、單元寫1（基本單元），讀取第二個(gè)單元, 然后返回來讀取第一個(gè)單元。再對(duì)第二個(gè)單元寫0，讀第二個(gè)單元。接下來再在其它所有單元和基本單元之間重復(fù)這個(gè)操作。等第一個(gè)單元作為基本單元的操作完成之后，再把第二個(gè)單元作為基本單元，再作同樣的操作。依此類推，直到所有單元都被當(dāng)過基本單元。最后，再重復(fù)上述過程，但寫入數(shù)據(jù)相反。     目的：這是功能測(cè)試，地址解碼測(cè)試和干擾測(cè)試一個(gè)極好的向量。如果選擇適當(dāng)?shù)臅r(shí)序，它還可以很好地用于寫入恢復(fù)測(cè)試。同時(shí)它也能很好地用于讀取時(shí)間測(cè)試。     其他的測(cè)試向量都類似于以上這些向量，都基于相同的核心理念。    

43、; 動(dòng)態(tài)隨機(jī)讀取存儲(chǔ)器(dram)     動(dòng)態(tài)隨機(jī)讀取存儲(chǔ)器(dram)的測(cè)試有以下的一些特殊要求：     1.行地址和列地址在相同的地址線上輸入（行列地址復(fù)用）。他們分別通過ras和cas信號(hào)來鎖存。     2.需要在固定的時(shí)間間隔內(nèi)對(duì)芯片進(jìn)行刷新。     3.dram能夠進(jìn)行頁操作。因此需要保持行地址不變而改變列地址（或者相反）。邏輯測(cè)試介紹     邏輯芯片功能測(cè)試用于保證被測(cè)器件能夠正確完成其預(yù)期的功能。為了達(dá)到這個(gè)目的，必須先創(chuàng)建測(cè)試向量或者真值表，才能進(jìn)檢測(cè)代測(cè)器件的錯(cuò)誤。一

44、個(gè)真值表檢測(cè)錯(cuò)誤的能力有一個(gè)統(tǒng)一的標(biāo)準(zhǔn)，被稱作故障覆蓋率。測(cè)試向量與測(cè)試時(shí)序結(jié)合在一起組成了邏輯功能測(cè)試的核心。     測(cè)試向量     測(cè)試向量也稱作測(cè)試圖形或者真值表由輸入和輸出狀態(tài)組成，代表被測(cè)器件的邏輯功能。輸入和輸出狀態(tài)是由字符來表示的，通常1/0用來表示輸入狀態(tài)，l/h/z用來表示輸出狀態(tài)，x用來表示沒有輸入也不比較輸出的狀態(tài)。事實(shí)上可以用任何一套字符來表示真值表，只要測(cè)試系統(tǒng)能夠正確解釋和執(zhí)行每個(gè)字符相應(yīng)的功能。     測(cè)試向量是存儲(chǔ)在向量存儲(chǔ)器里面的，每行單獨(dú)的向量代表一個(gè)單一測(cè)試周期的“原始“數(shù)據(jù)。從向量存儲(chǔ)器里

45、輸入的數(shù)據(jù)與時(shí)序，波形格式以及電壓數(shù)據(jù)結(jié)合在一起，通過pin electronic電路施加給待測(cè)器件。待測(cè)器件的輸出通過pin electronic上的比較電路在適當(dāng)?shù)牟蓸訒r(shí)間與存儲(chǔ)在向量存儲(chǔ)器里的數(shù)據(jù)進(jìn)行比較。這種測(cè)試被稱作存儲(chǔ)響應(yīng)。     除了待測(cè)器件的輸入輸出數(shù)據(jù)，測(cè)試向量還可能包含測(cè)試系統(tǒng)的一些運(yùn)作指令。比如說，要包含時(shí)序信息等，因?yàn)闀r(shí)序或者波形格式等可能需要在周期之間實(shí)時(shí)切換。輸入驅(qū)動(dòng)器可能需要被打開或者關(guān)閉，輸出比較器也可能需要選擇性地在周期之間開關(guān)。許多測(cè)試系統(tǒng)還支持像跳轉(zhuǎn)，循環(huán)，向量重復(fù)，子程序等微操作指令。不同的測(cè)試儀，其測(cè)試儀指令的表示方式可能會(huì)不一樣

46、，這也是當(dāng)把測(cè)試程序從一個(gè)測(cè)試平臺(tái)轉(zhuǎn)移到另一個(gè)測(cè)試平臺(tái)時(shí)需要做向量轉(zhuǎn)換的原因之一。     比較復(fù)雜的芯片，其測(cè)試向量一般是由芯片設(shè)計(jì)過程中的仿真數(shù)據(jù)提取而來。仿真數(shù)據(jù)需要重新整理以滿足目標(biāo)測(cè)試系統(tǒng)的格式，同時(shí)還需要做一些處理以保證正確的運(yùn)行。通常來說測(cè)試向量并不是由上百萬行的獨(dú)立向量簡(jiǎn)單構(gòu)成的。測(cè)試向量或者仿真數(shù)據(jù)可以由設(shè)計(jì)工程師，測(cè)試工程師或者驗(yàn)證工程師來完成，但是要保證成功的向量生成，都必須對(duì)芯片本身和測(cè)試系統(tǒng)有非常全面地了解。     測(cè)試資源的消耗     當(dāng)開發(fā)一個(gè)功能測(cè)試時(shí)，待測(cè)器件各方面的性能與功能都要考慮到。以下這些

47、參數(shù)都要仔細(xì)地進(jìn)行測(cè)試或設(shè)置：     vdd min/max (待測(cè)器件電源電壓)     vil/vih (輸入電壓)     vol/voh (輸出電壓)     iol/ioh (輸出電流負(fù)載)     vref (iol/ioh轉(zhuǎn)換電平)     測(cè)試頻率(測(cè)試使用的周期)     輸入信號(hào)時(shí)序(時(shí)鐘/建立時(shí)間/保持時(shí)間/控制)     輸入信號(hào)波形格式     輸出時(shí)序(在周期內(nèi)何時(shí)對(duì)輸出進(jìn)行采樣) &#

48、160;   向量順序(向量文件內(nèi)的start/stop位置)     上述的這些資源說明了功能測(cè)試會(huì)占用測(cè)試系統(tǒng)的大部分資源。功能測(cè)試主要由兩大塊組成，一是測(cè)試向量文件，另外一塊是包含測(cè)試指令的主測(cè)試程序。測(cè)試向量代表了測(cè)試待測(cè)器件所需的輸入輸出邏輯狀態(tài)。主測(cè)試程序包含了保證測(cè)試儀硬件能產(chǎn)生必要的電壓，波形和時(shí)序等所必需的信息。（如圖所示）                       功能測(cè)試    當(dāng)功

49、能測(cè)試執(zhí)行的時(shí)候，測(cè)試系統(tǒng)把輸入波形施加給待測(cè)器件，并一個(gè)周期一個(gè)周期，一個(gè)管腳一個(gè)管腳地監(jiān)控輸出數(shù)據(jù)。如果有任何的輸出數(shù)據(jù)不符合預(yù)期的邏輯狀態(tài)，電壓或者時(shí)序，該測(cè)試結(jié)果被記錄為錯(cuò)誤。     到現(xiàn)在我們討論了相對(duì)簡(jiǎn)單的存儲(chǔ)器和數(shù)字芯片測(cè)試的基本測(cè)試技術(shù)。在此文接下來的兩章里，我們將討論測(cè)試更為復(fù)雜的混合信號(hào)和射頻/無線芯片的獨(dú)特要求。1 引言        本系列一共四章，下面是第一部分，主要討論芯片開發(fā)和生產(chǎn)過程中的ic測(cè)試基本原理，內(nèi)容覆蓋了基本的測(cè)試原理，影響測(cè)試決策的基本因素以及ic測(cè)試中的常用術(shù)語。   

50、;2 數(shù)字集成電路測(cè)試的基本原理       器件測(cè)試的主要目的是保證器件在惡劣的環(huán)境條件下能完全實(shí)現(xiàn)設(shè)計(jì)規(guī)格書所規(guī)定的功能及性能指標(biāo)。用來完成這一功能的自動(dòng)測(cè)試設(shè)備是由計(jì)算機(jī)控制的，因此，測(cè)試工程師必須對(duì)計(jì)算機(jī)科學(xué)編程和操作系統(tǒng)有詳細(xì)的認(rèn)識(shí)，測(cè)試工程師必須清晰了解測(cè)試設(shè)備與器件之間的接口，懂得怎樣模擬器件將來的電操作環(huán)境，這樣器件被測(cè)試的條件類似于將來的應(yīng)用環(huán)境。首先有一點(diǎn)必須明顯的是，測(cè)試成本是一個(gè)很重要的因素，關(guān)鍵目的之一就是幫助降低器件的生產(chǎn)成本，甚至在優(yōu)化的條件下，測(cè)試成本有時(shí)能占到器件總體成本的40左右，良品率和測(cè)試時(shí)間必須達(dá)到一個(gè)平衡，以取

51、得最好的成本效率。       2.1 不同測(cè)試目標(biāo)的考慮       依照器件開發(fā)和制造階段的不同，采用的工藝技術(shù)的不同，測(cè)試項(xiàng)目種類的不同以及待測(cè)器件的不同，測(cè)試技術(shù)可以分為很多種類。       器件開發(fā)階段的測(cè)試包括：特征分析：保證設(shè)計(jì)的正確性，決定器件的性能參數(shù)；       產(chǎn)品測(cè)試：確保器件的規(guī)格和功能正確的前提下減少測(cè)試時(shí)間提高成本效率； 可靠性測(cè)試：保證器件能在規(guī)定的年限之內(nèi)正確工作；   

52、0;   來料檢查：保證在系統(tǒng)生產(chǎn)過程中所有使用的器件都能滿足它本身規(guī)格書要求，并能正確工作。       制造階段的測(cè)試包括：       圓片測(cè)試：在圓片測(cè)試中，要讓測(cè)試衣管腳與器件盡可能地靠近，保證電纜，測(cè)試衣和器件之間的阻抗匹配，以便于時(shí)序調(diào)整和矯正。因而探針卡的阻抗匹配和延時(shí)問題必須加以考慮。封裝測(cè)試：器件插座和測(cè)試頭之間的電線引起的電感是芯片載體及封裝測(cè)試的一個(gè)首要的考慮因素。       特征分析測(cè)試，包括門臨界電壓、多域臨界電壓、旁路電容、金屬場(chǎng)臨界

53、電壓、多層間電阻，金屬多點(diǎn)接觸電阻、擴(kuò)散層電阻，接觸電阻以及fet寄生漏電等參數(shù)測(cè)試。通常的工藝種類包括：       ttl、ecl、cmos、nmos、others       通常的測(cè)試項(xiàng)目種類：       功能測(cè)試：真值表、算法向量生成       直流參數(shù)測(cè)試：開路/短路測(cè)試，輸出驅(qū)動(dòng)電流測(cè)試、漏電電源測(cè)試、電源電流測(cè)試、轉(zhuǎn)換電平測(cè)試等。       交流參數(shù)測(cè)試：傳輸延遲測(cè)試，建立保

54、持時(shí)間測(cè)試、功能速度測(cè)試、存取時(shí)間測(cè)試、刷新/等待時(shí)間測(cè)試，上升/下降時(shí)間測(cè)試。2.2 直流參數(shù)測(cè)試       直流測(cè)試是基于歐姆定律的用來確定器件電參數(shù)的穩(wěn)態(tài)測(cè)試方法。比如，漏電流測(cè)試就是在輸入管腳施加電壓，這使輸入管腳與電源或地之間的電阻上有電流通過，然后測(cè)量其該管腳電流的測(cè)試，輸出驅(qū)動(dòng)電流測(cè)試就是在輸出管腳上施加一定電流，然后測(cè)量該管腳與地或電源之間的電壓差。       通常的dc測(cè)試包括：       接觸測(cè)試（短路開路）：這項(xiàng)測(cè)試保證測(cè)試接口與器件正常連接，接觸

55、測(cè)試通過測(cè)量輸入輸出管腳上保護(hù)二極管的自然壓降來確定連接性。二極管上如果施加一個(gè)適當(dāng)?shù)恼蚱秒娏?，二極管的壓降將是0.7v左右，因此接觸測(cè)試就可以由以下步驟來完成：       （1）所有管腳設(shè)為0v，       （2）待測(cè)管腳上施加正向偏置電流"i"，       （3）測(cè)量"i"引起的電壓，       （4）如果該電壓小于0.1v，說明管腳短路，     &

56、#160; （5）如果電壓大于1.0v，說明該管腳開路，       （6）如果電壓在0.1v到1.0v之間，說明該管腳正常連接。        漏電（iil，iih，ioz）：理想條件下，可以認(rèn)為輸入及三態(tài)輸出管腳和地之間是開路的，但實(shí)際情況，它們之間為高電阻狀態(tài)，它們之間的最大的電流就稱為漏電流?；蚍謩e稱為輸入漏電流和輸出三態(tài)漏電流，漏電流一般是由于器件內(nèi)部和輸入管腳之間的絕緣氧化膜在生產(chǎn)過程中太薄引起的，形成一種類似于短路的情形，導(dǎo)致電流通過。       三態(tài)輸出漏電ioz是當(dāng)管腳狀態(tài)為輸出高阻狀態(tài)時(shí)，在輸出管腳使用