試驗(yàn)二十一---集成計(jì)數(shù)器

1、實(shí)驗(yàn)二集成技術(shù)器實(shí)驗(yàn)二十一-集成計(jì)數(shù)器一、實(shí)驗(yàn)?zāi)康氖煜ぜ蓡卧?jì)數(shù)的使用。二、電路介紹實(shí)驗(yàn)使用的集成單元是二進(jìn)制計(jì)數(shù)器，型號(hào) 74LS93，它是由四個(gè)主從觸發(fā)器和附加選通電 路組成，如果使用該計(jì)數(shù)器的最大計(jì)數(shù)器長(zhǎng)度（四位二進(jìn)制），可將Bin輸入同Qa輸出連接， 由Ain輸入計(jì)數(shù)脈沖。74LS93的邏輯圖外引線 排列如圖3.21.1所示。圖3.21.174LS93邏輯圖典型參數(shù)：f=32MHz p=30Mw置零/計(jì)數(shù)功能表置零輸入輸出R1R2QdQaQbQc1100000X計(jì)數(shù)X0計(jì)數(shù)00計(jì)數(shù)三、實(shí)驗(yàn)內(nèi)容與方法四位數(shù)二進(jìn)制計(jì)數(shù)器的最長(zhǎng)計(jì)數(shù)周期是 16 適當(dāng)改變74LS93的外引線，可以得到不同長(zhǎng)

2、度 的計(jì)數(shù)周期。1、二一十六進(jìn)制計(jì)數(shù)器090A8接單脈沖接邏輯電平圖 3.21.2表 3.21.1入CP數(shù)輸二進(jìn)制碼輸出十進(jìn)制數(shù)入CP數(shù)輸二進(jìn)制碼輸出十）進(jìn)制數(shù)QcQBQAJ Z)(ADDc! 1B0819210131114121513161417151A B C DiQi & Qp接單脈神Ain 71LS93BinRiRs圖 3.21.3二一六進(jìn)制計(jì)數(shù)器表 3.21.2輸入二進(jìn)制碼CP數(shù)QDQcQBQA012345也 74LS93Bin接電平顯示Ri圖 3.21.4二十進(jìn)制計(jì)數(shù)器表 3.21.3輸入二進(jìn)制碼CP數(shù)QDQcQBQA0123456789接顯不電平I/? 74LSOO圖 3

3、.21.5二 進(jìn)制計(jì)數(shù)器表 3.21.4輸入二進(jìn)制碼CP數(shù)QcQBQA0123456接顯示電平1/2 74LS00圖 3.21.6二一十四進(jìn)制計(jì)數(shù)器表 3.21.5輸入C數(shù)人:p二進(jìn)制碼輸 出十進(jìn)制數(shù)輸 入CP數(shù)二進(jìn)制碼輸 出十進(jìn)制 數(shù)QDQcQBQAQDQcQBQA071829310411512613（1）按圖3.21.2將7-4LS93插入實(shí)驗(yàn)箱面板上的IC插座，然后連接線路，Qd、Qc、Qb、Qa分別接到LED四路顯示。Ri、R2分別接到邏輯開關(guān)，輸入 Bin和QA連接構(gòu)成四位二進(jìn)制計(jì)數(shù)器，在輸入 Ain端接至手動(dòng)單脈沖， Vcc和GND接5V正負(fù)極。檢查無誤，然后開啟電源。（2）按照置零計(jì)數(shù)功能表，測(cè)試Ri、R2端的邏輯功能。（3）先清零，然后按表3.21.1的要求，在Ain輸入端送入手控單脈沖。Qa、QB、QC和QD的邏輯狀態(tài)填入表內(nèi)，觀察其計(jì)數(shù)周期。2、計(jì)數(shù)周期為6、10、7、14的二進(jìn)制計(jì)數(shù)器。參照步驟1的方法，對(duì)以下計(jì)數(shù)器電路進(jìn)行測(cè)試，并將Qd、Qc、Qb、Qa的邏輯狀態(tài)，填入相應(yīng)的表格。3、設(shè)計(jì)兩個(gè)計(jì)數(shù)周期分別為9和15的二進(jìn)制計(jì)數(shù)器。利用74LS93四位二進(jìn)制計(jì)數(shù)器，應(yīng)用計(jì)數(shù)原理來設(shè)計(jì)兩個(gè)計(jì)數(shù)周期俄日9和15的計(jì)數(shù)器，畫出邏輯圖并作出真值表。四、實(shí)驗(yàn)報(bào)告要求1、集成電路計(jì)數(shù)器74LS93是同步還是異步