《計(jì)算機(jī)組成與系統(tǒng)結(jié)構(gòu)》課程練習(xí)

1、計(jì)算機(jī)組成與系統(tǒng)結(jié)構(gòu)課程練習(xí)一、填空題1、計(jì)算機(jī)的運(yùn)算精度與機(jī)器的 有關(guān)，為解決精度與硬件成本的矛盾，大多數(shù)計(jì)算機(jī)使用_ 。答： 字長(zhǎng) 變字長(zhǎng)運(yùn)算2、計(jì)算機(jī)硬件直接能執(zhí)行的程序是 程序，高級(jí)語言編寫的源程序必須經(jīng)過_ _翻譯，計(jì)算機(jī)才能執(zhí)行。答： 機(jī)器語言 語言處理程序3、 在帶符號(hào)數(shù)的編碼方式中，零的表示是唯一的有 和 。答： 補(bǔ)碼 移碼4、若x1補(bǔ)10110111， x2原1.01101 ，則數(shù)x1的十進(jìn)制數(shù)真值是 ，x2的十進(jìn)制數(shù)真值是 。答： -73 -0.718755、設(shè)某浮點(diǎn)數(shù)的階碼為8位（最左一位為符號(hào)位），用移碼表示；尾數(shù)為24位（最左一位為符號(hào)位），采用規(guī)格化補(bǔ)碼表示，則該浮

2、點(diǎn)數(shù)能表示的最大正數(shù)的階碼為 ，尾數(shù)為 ；規(guī)格化最大負(fù)數(shù)的階碼為 ，尾數(shù)為 。（用二進(jìn)制編碼回答）答： 11111111 011111111111111111111111 11111111 1000000000000000000000006、設(shè)有效信息位的位數(shù)為N, 校驗(yàn)位數(shù)為K，則能夠檢測(cè)出一位出錯(cuò)并能自動(dòng)糾錯(cuò)的海明校驗(yàn)碼應(yīng)滿足的關(guān)系是 。答： 2K1NK7、在補(bǔ)碼加減運(yùn)算中，符號(hào)位與數(shù)據(jù) 參加運(yùn)算，符號(hào)位產(chǎn)生的進(jìn)位 。答： 按同樣規(guī)則一起 自動(dòng)丟失8、在浮點(diǎn)運(yùn)算過程中，如果運(yùn)算結(jié)果的尾數(shù)部分不是 形式，則需要進(jìn)行規(guī)格化處理。設(shè)尾數(shù)采用補(bǔ)碼表示形式，當(dāng)運(yùn)算結(jié)果 時(shí)，需要進(jìn)行右規(guī)操作；當(dāng)運(yùn)算結(jié)

3、果 時(shí)，需要進(jìn)行左規(guī)操作。答： 規(guī)格化 溢出 不是規(guī)格化數(shù)9、浮點(diǎn)運(yùn)算器由 和 兩部分組成，它們本身都是定點(diǎn)運(yùn)算器，其中要求能夠進(jìn)行 運(yùn)算；要求能夠進(jìn)行 運(yùn)算。答： 階碼部件 尾數(shù)部件 加減 加減乘除10、Cache使用的是 存儲(chǔ)芯片。答： SRAM11、主存由 構(gòu)成，虛存由 構(gòu)成。答： DRAM 硬盤12、Cache存儲(chǔ)器的主要作用是解決 。答： CPU與主存間速度匹配問題13、存儲(chǔ)器的取數(shù)時(shí)間是衡量主存 的重要指標(biāo)，它是從 到 的時(shí)間。答： 速度 把要訪問的存儲(chǔ)單元的地址，加載到存儲(chǔ)器芯片的地址引腳上14、SRAM與DRAM中速度高的是 ，集成度高的是 。答： SRAM DRAM15、某存

4、儲(chǔ)器數(shù)據(jù)總線寬度為32位，存取周期為250ns，則其帶寬是 。答： 128Mbit/s16、在指令編碼中，操作碼用于表示 ，n位操作碼最多可以表示 條指令。地址碼用于表示 。答： 指令應(yīng)執(zhí)行的操作和應(yīng)具有的功能 2n 與操作數(shù)據(jù)相關(guān)的地址信息17、在寄存器尋址方式中，指令的地址碼部分給出的是 ，操作數(shù)存放在 。答： 某一寄存器的編號(hào) 寄存器中18、采用存儲(chǔ)器間接尋址方式的指令中，指令的地址碼中字段中給出的是 所在的存儲(chǔ)器單元地址，CPU需要訪問內(nèi)存 次才能獲得操作數(shù)。答： 是操作數(shù)的有效地址EA 219、操作數(shù)直接出現(xiàn)在指令的地址碼字段中的的尋址方式稱為 尋址；操作數(shù)所在的內(nèi)存單元地址直接出現(xiàn)

5、在指令的地址碼字段中的的尋址方式稱為 尋址。答： 立即尋址 直接尋址20、相對(duì)尋址方式中，操作數(shù)的地址是由 與 之和產(chǎn)生的。答： PC當(dāng)前的內(nèi)容 形式地址部分給出的位移量21、控制器的主要功能包括 、 和 等三個(gè)功能。答： 控制指令的正確執(zhí)行 控制程序和教據(jù)的輸入及結(jié)果的輸出 異常情況和特殊請(qǐng)求的處理法22、一般而言，CPU中至少有 、 、 、 、 和 六個(gè)寄存器。答： 程序計(jì)數(shù)器PC 、 地址寄存器MAR 、 數(shù)據(jù)緩沖寄存器MDR（MBR） 、 指令寄存器IR 、 累加寄存器AC 、 程序狀態(tài)寄存器PSR23、微指令的編碼方式有 、 和 等三種。答： 直接控制法 最短編碼法 字段直接編碼法2

6、4、CPU周期也稱為 周期，一個(gè)CPU周期包括若干個(gè) 。答： 機(jī)器周期 節(jié)拍25、在程序執(zhí)行過程中，控制器控制計(jì)算機(jī)的運(yùn)行總是處于 、分析指令和 的循環(huán)之中。答： 取指令 執(zhí)行指令26、微程序控制器的核心部件是 ，它一般由 構(gòu)成。答： 控制存儲(chǔ)器 ROM27、在同一微周期中 的微命令被稱為互斥微命令，而在同一微周期中 的微命令被稱為相容微命令。顯然， 的微命令不能放在一起譯碼。答： 不允許同時(shí)出現(xiàn)的微命令 允許同時(shí)出現(xiàn)的微命令 相容的微命令28、由于微程序設(shè)計(jì)的靈活性，只要簡(jiǎn)單地改變 ，就可改變微程序控制的機(jī)器指令系統(tǒng)。答： 微程序29、在鏈?zhǔn)讲樵兒酮?dú)立請(qǐng)求兩種總線控制判優(yōu)方式中，響應(yīng)時(shí)間最快

7、的是 方式；對(duì)電路故障最敏感的是 方式。答： 獨(dú)立請(qǐng)求 鏈?zhǔn)讲樵?0、在單總線、雙總線、三總線3種系統(tǒng)中，從信息流傳送效率的角度看， 的工作效率最低；從吞吐量來看， 最強(qiáng)。答： 單總線 三總線31、在單總線結(jié)構(gòu)的計(jì)算機(jī)系統(tǒng)中，每個(gè)時(shí)刻只能有兩個(gè)設(shè)備進(jìn)行通信，在這兩個(gè)設(shè)備中，獲得總線控制權(quán)的設(shè)備叫 ，由它指定并與之通信的設(shè)備叫 。答： 主設(shè)備 從設(shè)備32、為了減輕總線的負(fù)擔(dān)，總線上的部件大都具有 。答： 緩沖器33、在地址和數(shù)據(jù)線分時(shí)復(fù)用的總線中，為了使總線或設(shè)備能區(qū)分地址信號(hào)和數(shù)據(jù)信號(hào)，所以必須有 控制信號(hào)。答： 地址有效34、標(biāo)準(zhǔn)微機(jī)總線中，PC/AT總線是 位總線，EISA總線是 位總線，

8、PCI總線是 位總線。答： 16 32 32位或64位35、USB端口通過使用 ，可以使一臺(tái)微機(jī)連接的外部設(shè)備數(shù)多達(dá) 臺(tái)。答： 集線器 12736、計(jì)算機(jī)的外圍設(shè)備大致分為輸入設(shè)備、輸出設(shè)備、 、 、 和其他輔助設(shè)備。答： 外存儲(chǔ)器 終端 其它含義的I/O設(shè)備37、顯示器的刷新存儲(chǔ)器（或稱顯示緩沖存儲(chǔ)器）的容量是由 、 決定的。答： 分辨率 灰度級(jí)或色彩數(shù)38、顯示適配器作為CRT與CPU的接口，由 存儲(chǔ)器、 控制器和ROM BIOS 三部分組成。先進(jìn)的 控制器具有 加速能力。答： 顯示緩沖 顯示 顯示 圖形39、CPU對(duì)輸入輸出設(shè)備的訪問，采用按地址訪問的形式。對(duì)I/O設(shè)備編址的方法，目前采

9、用方式主要有： 和 ，其中 需要有專門的I/O指令支持。答： I/O獨(dú)立編址方式 存儲(chǔ)器統(tǒng)一編址方式 I/O獨(dú)立編址方式40、主機(jī)與外圍設(shè)備之間的數(shù)據(jù)交換方式有 、 、 和 等幾種。答： 直接程序控制方式 程序中斷方式 DMA I/O通道方式41、接口接收到中斷響應(yīng)信號(hào)INTA后，要將 傳送給CPU。答： 中斷類型編碼（中斷識(shí)別編碼）42、DMA控制器和CPU分時(shí)使用總線的方式有 、 和 三種。答： CPU暫停方式 周期挪用方式 交替訪問內(nèi)存方式43、通道的工作過程可分為 、 和, 三部分。答： CPU使用廣義指令進(jìn)入管理程序，組織一個(gè)通道程序，并啟動(dòng)通道。44、在I/O控制方式中，主要由程序

10、實(shí)現(xiàn)的控制方式是 方式。答： 程序控制方式45、中斷處理過程可以 進(jìn)行， 的設(shè)備可以中斷 的中斷服務(wù)程序。答： 嵌套 優(yōu)先級(jí)別高 優(yōu)先級(jí)別低46、I/O通道是一個(gè)特殊功能的 ，它有自己的 ，專門負(fù)責(zé)數(shù)據(jù)輸入輸出的傳輸控制，CPU只負(fù)責(zé) 功能。答： I/O控制器 指令執(zhí)行部件 啟、停I/O通道，查詢通道及I/O設(shè)備狀態(tài)，控制I/O通道進(jìn)行某些操作47、程序中斷I/O方式與DMA方式除了應(yīng)用場(chǎng)合及響應(yīng)時(shí)間不同以外，兩者的主要區(qū)別在于 。答： 程序中斷I/O方式是以CPU為中心，采用軟硬結(jié)合，以軟件為主的方式，控制設(shè)備與主機(jī)之間的數(shù)據(jù)傳送 ，DMA方式是以主存為中心，采用硬件手段，控制設(shè)備與主存間直

11、接進(jìn)行數(shù)據(jù)傳送。二、單選題1、在計(jì)算機(jī)系統(tǒng)中，硬件在功能實(shí)現(xiàn)上比軟件強(qiáng)的是_C_。A. 靈活性強(qiáng) B. 實(shí)現(xiàn)容易 C. 速度快 D. 成本低2、完整的計(jì)算機(jī)系統(tǒng)包括兩大部分，它們是_ C _。A. 運(yùn)算器與控制器 B. 主機(jī)與外設(shè)C. 硬件與軟件 D. 硬件與操作系統(tǒng)3、現(xiàn)代計(jì)算機(jī)組織結(jié)構(gòu)是以_ B _為中心，其基本結(jié)構(gòu)遵循馮·諾依曼思想。A. 寄存器 B. 存儲(chǔ)器 C. 運(yùn)算器 D. 控制器4、馮?諾依曼存儲(chǔ)程序的思想是指_ C _。A. 只有數(shù)據(jù)存儲(chǔ)在存儲(chǔ)器B. 只有程序存儲(chǔ)在存儲(chǔ)器C. 數(shù)據(jù)和程序都存儲(chǔ)在存儲(chǔ)器D. 數(shù)據(jù)和程序都不存儲(chǔ)在存儲(chǔ)器5、某機(jī)字長(zhǎng)64位，其中1位符號(hào)位，

12、63位尾數(shù)。若用定點(diǎn)小數(shù)表示，則最大正小數(shù)為 B 。A. (12-64) B. (12-63) C. 264 D. 2636、設(shè)x補(bǔ)=1.x1x2x3x4x5x6x7x8，當(dāng)滿足 A 時(shí)，x1/2成立。A. x11, x2x8至少有一個(gè)為1 B. x10, x2x8至少有一個(gè)為1C. x11，x2x8任意 D. x10, x2x8任意7、在某8位定點(diǎn)機(jī)中，寄存器內(nèi)容為10000000，若它的數(shù)值等于128，則它采用的數(shù)據(jù)表示為 B 。A. 原碼 B. 補(bǔ)碼 C. 反碼 D. 移碼8、在下列機(jī)器數(shù)中，哪種表示方式下零的表示形式是唯一的 B 。A. 原碼 B. 補(bǔ)碼 C. 反碼 D. 都不是9、下

13、列論述中，正確的是 D 。A. 已知x原求x補(bǔ)的方法是：在x原的末位加1B. 已知x補(bǔ)求x補(bǔ)的方法是：在x補(bǔ)的的末位加1C. 已知x原求x補(bǔ)的方法是：將尾數(shù)連同符號(hào)位一起取反，再在末位加1D. 已知x補(bǔ)求x補(bǔ)的方法是：將尾數(shù)連同符號(hào)位一起取反，再在末位加110、IEEE754標(biāo)準(zhǔn)規(guī)定的32位浮點(diǎn)數(shù)格式中，符號(hào)位為1位，階碼為8位，尾數(shù)為23位，則它所能表示的最大規(guī)格化正數(shù)為 A 。A. (2223)×2127 B. (1223)×2127C. (2223)×2255 D. 212722311、浮點(diǎn)數(shù)的表示范圍取決于 A 。A. 階碼的位數(shù) B. 尾數(shù)的位數(shù)C. 階

14、碼采用的編碼 D. 尾數(shù)采用的編碼12、在24×24點(diǎn)陣的漢字字庫(kù)中，一個(gè)漢字的點(diǎn)陣占用的字節(jié)數(shù)為 D 。A. 2 B. 9 C. 24 D. 7213、假定下列字符碼中有奇偶校驗(yàn)位，但沒有數(shù)據(jù)錯(cuò)誤，采用奇校驗(yàn)的編碼是 B 。A. 10011010 B. 11010000 C. 11010111 D. 1011100014、在循環(huán)冗余校驗(yàn)中，生成多項(xiàng)式G(x)應(yīng)滿足的條件不包括 D 。A. 校驗(yàn)碼中的任一位發(fā)生錯(cuò)誤，在與G(x)作模2除時(shí)，都應(yīng)使余數(shù)不為0B. 校驗(yàn)碼中的不同位發(fā)生錯(cuò)誤時(shí)，在與G(x)作模2除時(shí)，都應(yīng)使余數(shù)不同C. 用G(x)對(duì)余數(shù)作模2除，應(yīng)能使余數(shù)循環(huán)D. 不同的

15、生成多項(xiàng)式所得的CRC碼的碼距相同，因而檢錯(cuò)、校錯(cuò)能力相同15、運(yùn)算器的核心部分是 C 。A. 數(shù)據(jù)總線 B. 累加寄存器 C. 算術(shù)邏輯運(yùn)算單元 D. 多路開關(guān)16、在浮點(diǎn)運(yùn)算中下面的論述正確的是 C 。A. 對(duì)階時(shí)應(yīng)采用向左規(guī)格化B. 對(duì)階時(shí)可以使小階向大階對(duì)齊，也可以使大階向小階對(duì)齊C. 尾數(shù)相加后可能會(huì)出現(xiàn)溢出，但可采用向右規(guī)格化的方法得出正確結(jié)論D. 尾數(shù)相加后不可能得出規(guī)格化的數(shù)17、當(dāng)采用雙符號(hào)位進(jìn)行數(shù)據(jù)運(yùn)算時(shí)，若運(yùn)算結(jié)果的雙符號(hào)位為01，則表明運(yùn)算 B 。A. 無溢出 B. 正溢出 C. 負(fù)溢出 D. 不能判別是否溢出18、補(bǔ)碼加法運(yùn)算的規(guī)則是 B 。A. 操作數(shù)用補(bǔ)碼表示，符

16、號(hào)位單獨(dú)處理B. 操作數(shù)用補(bǔ)碼表示，連同符號(hào)位一起相加C. 操作數(shù)用補(bǔ)碼表示，將加數(shù)變補(bǔ)，然后相加D. 操作數(shù)用補(bǔ)碼表示，將被加數(shù)變補(bǔ)，然后相加19、原碼乘除法運(yùn)算要求 C 。A. 操作數(shù)必須都是正數(shù) B. 操作數(shù)必須具有相同的符號(hào)位C. 對(duì)操作數(shù)符號(hào)沒有限制 D. 以上都不對(duì)20、下面對(duì)浮點(diǎn)運(yùn)算器的描述中正確的是 A 。A. 浮點(diǎn)運(yùn)算器由階碼部件和尾數(shù)部件實(shí)現(xiàn)。B. 階碼部件可實(shí)現(xiàn)加、減、乘、除四種運(yùn)算。C. 階碼部件只能進(jìn)行階碼的移位操作。D. 尾數(shù)部件只能進(jìn)行乘法和加法運(yùn)算。21、若浮點(diǎn)數(shù)的階碼和尾數(shù)都用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是 C 。A. 階符與數(shù)符相同為規(guī)格化數(shù)

17、。B. 階符與數(shù)符相異為規(guī)格化數(shù)。C. 數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù)。D. 數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù)。22、已知x補(bǔ)1.01010，y補(bǔ)1.10001，下列答案正確的是 D 。A. x補(bǔ)y補(bǔ)1.11011 B. x補(bǔ)y補(bǔ)0.11011C. x補(bǔ)y補(bǔ)0.11011 D. x補(bǔ)y補(bǔ)1.1100123、下列敘述中概念正確的是 D 。A. 定點(diǎn)補(bǔ)碼運(yùn)算時(shí)，其符號(hào)位不參加運(yùn)算。B. 浮點(diǎn)運(yùn)算中，尾數(shù)部分只進(jìn)行乘法和除法運(yùn)算。C. 浮點(diǎn)數(shù)的正負(fù)由階碼的正負(fù)符號(hào)決定。D. 在定點(diǎn)小數(shù)一位除法中，為了避免溢出，被除數(shù)的絕對(duì)值一定要小于除數(shù)的絕對(duì)值。24、計(jì)算機(jī)系統(tǒng)中，硬件能夠直

18、接識(shí)別的指令是 A 。A. 機(jī)器指令 B. 匯編語言指令 C. 高級(jí)語言指令 D. 特權(quán)指令25、指令系統(tǒng)中采用不同的尋址方式的主要目的是 B 。A. 增加內(nèi)存的容量 B. 縮短指令長(zhǎng)度，擴(kuò)大尋址范圍C. 提高訪問內(nèi)存的速度 D. 簡(jiǎn)化指令譯碼電路26、在相對(duì)尋址方式中，若指令中地址碼為X，則操作數(shù)的地址為 B 。A. X B. (PC)X C. X段基址 D. 變址寄存器X27、在指令的地址字段中直接指出操作數(shù)本身的尋址方式，稱為 B 。A. 隱含地址 B. 立即尋址 C. 寄存器尋址 D. 直接尋址28、支持實(shí)現(xiàn)程序浮動(dòng)的尋址方式稱為 B 。A. 變址尋址 B. 相對(duì)尋址 C. 間接尋址

19、D. 寄存器間接尋址29、在一地址指令格式中，下面論述正確的是 C 。A. 只能有一個(gè)操作數(shù)，它由地址碼提供B. 一定有兩個(gè)操作數(shù)，另一個(gè)是隱含的C. 可能有一個(gè)操作數(shù)，也可能有兩個(gè)操作數(shù)D. 如果有兩個(gè)操作數(shù)，另一個(gè)操作數(shù)一定在堆棧中。30、在堆棧中，保持不變的是 C 。A. 棧頂 B. 堆棧指針 C. 棧底 D. 棧中的數(shù)據(jù)31、在變址寄存器尋址方式中，若變址寄存器的內(nèi)容是4E3CH，給出的偏移量是63H則它對(duì)應(yīng)的有效地址是 D 。A. 63H B. 4D9FH C. 4E3CH D. 4E9FH32、設(shè)寄存器R的內(nèi)容(R)1000H，內(nèi)存單元1000H的內(nèi)容為2000H，內(nèi)存單元2000

20、H的內(nèi)容為3000H，PC的值為4000H。若采用相對(duì)尋址方式，2000H (PC) 訪問的操作數(shù)是 C 。A. 1000H B. 2000H C. 3000H D. 4000H33、程序控制類指令的功能是 D 。A. 進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算B. 進(jìn)行主存與CPU之間的數(shù)據(jù)傳送C. 進(jìn)行CPU和IO設(shè)備之間的數(shù)據(jù)傳送D. 改變程序執(zhí)行的順序34、算術(shù)右移指令執(zhí)行的操作是 B 。A. 符號(hào)位填0，并順次右移1位，最低位移至進(jìn)位標(biāo)志位B. 符號(hào)位不變，并順次右移l位，最低位移至進(jìn)位標(biāo)志位C. 進(jìn)位標(biāo)志位移至符號(hào)位，順次右移1位，最低位移至進(jìn)位標(biāo)志位D. 符號(hào)位填1，并順次右移1位，最低位移至進(jìn)位標(biāo)

21、志位35、下列幾項(xiàng)中，不符合RISC指令系統(tǒng)的特點(diǎn)是 B 。A. 指令長(zhǎng)度固定，指令種類少B. 尋址方式種類盡量多，指令功能盡可能強(qiáng)C. 增加寄存器的數(shù)目，以盡量減少訪存次數(shù)D. 選取使用頻率最高的一些簡(jiǎn)單指令以及很有用但不復(fù)雜的指令36、需要定期刷新的存儲(chǔ)芯片是_ B _。A. EPROM B. DRAM C. SRAM D. EEPROM37、_ A _存儲(chǔ)芯片是易失性的。A. SRAM B. UV-EPROM C. NV-RAM D. EEPROM38、有RAS和CAS引腳的存儲(chǔ)芯片是_ B _。A. EPROM B. DRAM C. SRAM D. 三者都是39、下面敘述不正確的是_C

22、 _。A半導(dǎo)體隨機(jī)存儲(chǔ)器可隨時(shí)存取信息，掉電后信息丟失。B. 在訪問隨機(jī)存儲(chǔ)器時(shí)，訪問時(shí)間與單元的物理位置無關(guān)。C. 內(nèi)存儲(chǔ)器中存儲(chǔ)的信息均是不可改變的。D. 隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器可以統(tǒng)一編址。40、動(dòng)態(tài)RAM與靜態(tài)RAM相比，其優(yōu)點(diǎn)是_C _。A. 動(dòng)態(tài)RAM的存儲(chǔ)速度快。B. 動(dòng)態(tài)RAM不易丟失數(shù)據(jù)。C. 在工藝上，比靜態(tài)RAM的存儲(chǔ)密度高。D. 控制比靜態(tài)RAM簡(jiǎn)單。41、某512×8位RAM芯片采用一位讀/寫線控制讀寫，該芯片的引腳至少有_ C _。A. 17條 B. 19條 C. 21條 D. 522條42、某存儲(chǔ)器按字節(jié)編址，要求數(shù)據(jù)傳輸率達(dá)到8×106字節(jié)秒

23、，則應(yīng)選用存儲(chǔ)周期為 _D_的存儲(chǔ)芯片。A. 800ns B. 250ns C. 200ns D. 120ns43、程序計(jì)數(shù)器的功能是_ D _。A. 存放微指令地址 B. 計(jì)算程序長(zhǎng)度C. 存放指令 D. 存放下條機(jī)器指令的地址44、從主存取出一條指令并執(zhí)行該指令的所有時(shí)間稱為_ D _。A. 時(shí)鐘周期 B. 節(jié)拍 C. 機(jī)器周期 D. 指令周期45、的程序被執(zhí)行時(shí)，首先要將從內(nèi)存中讀出的指令存放到_ D _。A. 程序計(jì)數(shù)器 B. 地址寄存器C. 指令譯碼器 D. 指令寄存器46、的部件中，不屬于控制器的是_ B _。A. 程序計(jì)數(shù)器 B. 數(shù)據(jù)緩沖器C. 指令譯碼器 D. 指令寄存器47

24、、定下一條微指令的地址而采用的斷定方式的基本思想是_ C _。A. 用程序計(jì)數(shù)器PC來產(chǎn)生后繼微指令地址B. 用微程序計(jì)數(shù)器PC來產(chǎn)生后繼微指令地址C. 通過微指令順序控制字段由設(shè)計(jì)者指定或由設(shè)計(jì)者指定的判別字段控制產(chǎn)生后繼微指令地址。D. 通過指令中指定一個(gè)專門字段來控制產(chǎn)生后繼微指令地址48、制信號(hào)序列的最小單位是_ C _。A. 微程序 B. 微指令 C. 微命令 D. 機(jī)器指令49、控制器中，機(jī)器指令與微指令的關(guān)系是_ B _。A. 每一條機(jī)器指令由一條微指令來執(zhí)行B. 每一條機(jī)器指令由一段用微指令編成的微程序來解釋執(zhí)行C. 一段機(jī)器指令組成的程序可由一條微指令來執(zhí)行D. 一條微指令由

25、若干條機(jī)器指令組成50、算機(jī)一般通過總線來組織，下述總線結(jié)構(gòu)的計(jì)算機(jī)中， D 操作速度最快， A 的操作速度最慢。A單總線結(jié)構(gòu) B雙總線結(jié)構(gòu)C三總線結(jié)構(gòu) D多總線結(jié)構(gòu)51、線結(jié)構(gòu)的計(jì)算機(jī)系統(tǒng)中，采用 D 方法，對(duì)提高系統(tǒng)的吞吐率最有效。A多端口存儲(chǔ)器 B提高主存的工作速度C交叉編址存儲(chǔ)器 D高速緩沖存儲(chǔ)器52、地址總線的作用是 C 。A用于選擇存儲(chǔ)器單元B用于選擇I/O設(shè)備C用于指定存儲(chǔ)器單元和I/O設(shè)備接口寄存器的地址D決定數(shù)據(jù)總線上數(shù)據(jù)的傳輸方向53、制常用于 A 中，作為其主要的控制方式。A單總線結(jié)構(gòu)計(jì)算機(jī)中，CPU訪問主存與外圍設(shè)備 B微型機(jī)中的CPU控制C采用組合邏輯控制方式實(shí)現(xiàn)的C

26、PU D微程序控制器54、接產(chǎn)生總線請(qǐng)求的總線部件是 B 。A任何外設(shè) B具有DMA接口的外設(shè)C高速外設(shè) D需要與主機(jī)批量交換數(shù)據(jù)的外設(shè)55、信之所以比異步通信具有較高的傳輸速率是因?yàn)?B 。A同步通信不需要應(yīng)答信號(hào)B同步通信用一個(gè)公共的時(shí)鐘進(jìn)行操作同步C同步通信方式的總線長(zhǎng)度較短D同步通信中，各部件存取時(shí)間比較接近56、成數(shù)據(jù)總線、地址總線、控制總線3類是根據(jù) B 來分的。A總線所處的位置 B總線所傳送信息的內(nèi)容C總線的傳送方式 D總線所傳送信息的方向57、調(diào)計(jì)算機(jī)系統(tǒng)中各個(gè)部件的工作，需要有一種器件來提供統(tǒng)一的時(shí)鐘標(biāo)準(zhǔn)，這個(gè)器件是 C 。A總線緩沖器 B總線控制器C時(shí)鐘發(fā)生器 D操作命令產(chǎn)

27、生器58、的外圍設(shè)備是指_ D _。A. 輸入/輸出設(shè)備 B. 外存儲(chǔ)器C. 遠(yuǎn)程通信設(shè)備 D. 除了CPU 和內(nèi)存以外的其它設(shè)備59、顯示器顯示圖形圖像的原理是圖形圖像_ A _。A. 由點(diǎn)陣組成 B. 由線條組成 C. 由色塊組成 D. 由方格組成60、以顯示256種顏色的彩色顯示器，其每個(gè)像素對(duì)應(yīng)的顯示存儲(chǔ)單元的長(zhǎng)度（位數(shù)）為_ B _。A. 16位 B. 8位 C. 256位 D. 9位61、器的灰度級(jí)為16，則每個(gè)像素的顯示數(shù)據(jù)位數(shù)至少是_ A _。A. 4位 B. 8位 C. 16位 D. 24位62、的主要參數(shù)之一是分辨率，以下描述中含義正確的是_ B _。A. 顯示器的水平和垂

28、直掃描頻率B. 顯示器屏幕上光柵的列數(shù)和行數(shù)C. 可顯示的不同顏色的總數(shù)D. 同一幅畫面允許顯示的不同顏色的最大數(shù)目63、的分辨率為1024×768像素，像素的顏色數(shù)為256，為保證一次刷新所需數(shù)據(jù)都存儲(chǔ)在顯示緩沖存儲(chǔ)器中，顯示緩沖存儲(chǔ)器的容量至少為_ B _。A. 512KB B. 1MB C. 256KB D. 2MB64、接口中的數(shù)據(jù)緩沖器的作用是 A 。A. 用來暫存外圍設(shè)備和CPU之間傳送的數(shù)據(jù)B. 用來暫存外圍設(shè)備的狀態(tài)C. 用來暫存外圍設(shè)備的地址D. 以上都不是65、響應(yīng)過程中，保護(hù)程序計(jì)數(shù)器的作用是 B 。A. 使CPU能找到中斷處理程序的入口地址B. 使中斷返回后，

29、能回到斷點(diǎn)處繼續(xù)原程序的執(zhí)行C. 使CPU和外圍設(shè)備能并行工作D. 為了實(shí)現(xiàn)中斷嵌套66、方式用來實(shí)現(xiàn) D 。A. CPU和內(nèi)存之間的數(shù)據(jù)傳送B. 外圍設(shè)備和外圍設(shè)備之間的數(shù)據(jù)傳送C. CPU和外圍設(shè)備之間的數(shù)據(jù)傳送D. 內(nèi)存和外圍設(shè)備之間的數(shù)據(jù)傳送67、下面哪種情況會(huì)提出中斷請(qǐng)求? B 。A. 產(chǎn)生存儲(chǔ)周期竊取B. 一次I/O操作結(jié)束C. 兩個(gè)數(shù)相加D. 上述三種情況都發(fā)生68、向量地址是 C 。A. 子程序的入口地址B. 中斷服務(wù)程序的入口地址C. 中斷服務(wù)程序入口地址的地址D. 中斷向量表的起始地址69、向量中斷與非向量中斷的區(qū)別在于 D 。A. 非向量中斷是單一中斷源的中斷，而向量中斷

30、是多中斷源的中斷B. 非向量中斷只有單一中斷處理程序入口，而向量中斷有多個(gè)中斷處理程序入口C. 非向量中斷是單級(jí)中斷，而向量中斷可以實(shí)現(xiàn)多級(jí)中斷D. 非向量不能作為中斷隱指令，而向量可以形成隱指令70、采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)，就要占用 D 的時(shí)間。A. 一個(gè)指令周期B. 一個(gè)CPU周期C. 一個(gè)存儲(chǔ)周期D. 一個(gè)總線周期71、周期挪用方式常用于 A 中。A. 直接存儲(chǔ)器存取方式的輸入輸出B. 直接程序控制傳送方式的輸入輸出C. CPU的某寄存器與存儲(chǔ)器之間的直接程序控制傳送D. 程序中斷方式的輸入輸出72、在下面有關(guān)DMA概念的敘述中，正確的是 A 。A. 當(dāng)CPU在執(zhí)行指令

31、時(shí)，CPU與DMA控制器同時(shí)提出了對(duì)主存訪問的要求，這是應(yīng)首先滿足CPU的要求，以免指令執(zhí)行發(fā)生錯(cuò)誤，而DMA傳送數(shù)據(jù)是可等待的。B. DMA周期挪用方式是在CPU訪問存儲(chǔ)器總線周期結(jié)束時(shí)，插入一個(gè)DMA訪問周期。在此期間，CPU等待或執(zhí)行不需要訪問內(nèi)存的操作。C. 因?yàn)镈MA傳送是在DMA控制器控制下內(nèi)存與外設(shè)直接數(shù)據(jù)傳送，因此在這種方式中，始終不需要CPU干預(yù)。D. CPU在接到DMA請(qǐng)求后，必須盡快地在一條指令執(zhí)行后予以響應(yīng)。三、判斷題1、微處理器可以用來做微型計(jì)算機(jī)的CPU。 ×2、ENIAC計(jì)算機(jī)的主要工作原理是存儲(chǔ)程序和多道程序控制。 ×3、決定計(jì)算機(jī)運(yùn)算精度的

32、主要技術(shù)指標(biāo)是計(jì)算機(jī)的字長(zhǎng)。 4、計(jì)算機(jī)總線用于傳輸控制信息、數(shù)據(jù)信息和地址信息的設(shè)施。 5、計(jì)算機(jī)系統(tǒng)軟件是計(jì)算機(jī)系統(tǒng)的核心軟件。 6、計(jì)算機(jī)運(yùn)算速度是指每秒鐘能執(zhí)行操作系統(tǒng)的命令個(gè)數(shù)。 × 7、計(jì)算機(jī)主機(jī)由CPU、存儲(chǔ)器和硬盤組成。 × 8、計(jì)算機(jī)硬件和軟件是相輔相成、缺一不可的。 9、設(shè)x補(bǔ)0.x1x2x3x4x5x6x7，若要求x1/2成立，則需要滿足的條件是x1必須為1，x2x7至少有一個(gè)為1。 10、 一個(gè)正數(shù)的補(bǔ)碼和它的原碼相同，而與它的反碼不同。 ×11、浮點(diǎn)數(shù)的取值范圍取決于階碼的位數(shù)，浮點(diǎn)數(shù)的精度取決于尾數(shù)的位數(shù)。 12、在規(guī)格化浮點(diǎn)表示中，保

33、持其他方面不變，只是將階碼部分由移碼表示改為補(bǔ)碼表示，則會(huì)使該浮點(diǎn)表示的數(shù)據(jù)表示范圍增大。 ×13、在生成CRC校驗(yàn)碼時(shí)，采用不同的生成多項(xiàng)式，所得到CRC校驗(yàn)碼的校錯(cuò)能力是相同的。 ×14、運(yùn)算器的主要功能是進(jìn)行加法運(yùn)算。 ×15、加法器是構(gòu)成運(yùn)算器的主要部件，為了提高運(yùn)算速度，運(yùn)算器中通常都采用并行加法器。 16、在定點(diǎn)整數(shù)除法中，為了避免運(yùn)算結(jié)果的溢出，要求|被除數(shù)|除數(shù)|。 17、浮點(diǎn)運(yùn)算器中的階碼部件可實(shí)現(xiàn)加、減、乘、除運(yùn)算。 ×18、根據(jù)數(shù)據(jù)的傳遞過程和運(yùn)算控制過程來看，陣列乘法器實(shí)現(xiàn)的是全并行運(yùn)算。 19、邏輯右移執(zhí)行的操作是進(jìn)位標(biāo)志位移入

34、符號(hào)位，其余數(shù)據(jù)位依次右移1位，最低位移入進(jìn)位標(biāo)志位。×20、數(shù)據(jù)引腳和地址引腳越多芯片的容量越大。 21、存儲(chǔ)芯片的價(jià)格取決于芯片的容量和速度。 22、SRAM每個(gè)單元的規(guī)模大于DRAM的。 23、要訪問DRAM，應(yīng)首先給出RAS地址，之后再給出CAS地址。 24、當(dāng)CPU要訪問數(shù)據(jù)時(shí)，它先訪問虛存，之后再訪問主存。 ×25、EDO和FPM都是頁(yè)模式的DRAM。 26、主存與磁盤均用于存放程序和數(shù)據(jù)，一般情況下，CPU從主存取得指令和數(shù)據(jù)，如果在主存中訪問不到，CPU才到磁盤中取得指令和數(shù)據(jù)。 27、半導(dǎo)體存儲(chǔ)器是一種易失性存儲(chǔ)器，電源掉電后所存信息均將丟失。 ×

35、;28、Cache存儲(chǔ)器保存RAM存儲(chǔ)器的信息副本，所以占部分RAM地址空間。 ×29、利用堆棧進(jìn)行算術(shù)/邏輯運(yùn)算的指令可以不設(shè)置地址碼。 30、指令中地址碼部分所指定的寄存器中的內(nèi)容是操作數(shù)的有效地址的尋址方式稱為寄存器尋址。×原因：寄存器間接尋址31、一條單地址格式的雙操作數(shù)加法指令，其中一個(gè)操作數(shù)來自指令中地址字段指定的的存儲(chǔ)單元，另一個(gè)操作數(shù)則采用間接尋址方式獲得。 ×原因：另一個(gè)操作數(shù)來自累加器32、在計(jì)算機(jī)的指令系統(tǒng)中，真正必需的指令種類并不多，很多指令都是為了提高機(jī)器速度和便于編程而引入的。 33、RISC系統(tǒng)的特征是使用了豐富的尋址方式。 

36、5;原因：RISC系統(tǒng)的特征之一：指令數(shù)目較少，指令長(zhǎng)度固定，指令格式少，尋址方式種類少34、在主機(jī)中，只有存儲(chǔ)器能存放數(shù)據(jù)。 ×35、一個(gè)指令周期由若干個(gè)機(jī)器周期組成。 36、決定計(jì)算機(jī)運(yùn)算精度的主要技術(shù)指標(biāo)是計(jì)算機(jī)的字長(zhǎng)。 37、微程序設(shè)計(jì)的字段直接編譯原則是：同時(shí)出現(xiàn)在一條微指令中的微命令放在不同的字段里，而分時(shí)出現(xiàn)的微命令放在同一個(gè)字段里。 38、由于微程序控制器采用了存儲(chǔ)邏輯，結(jié)構(gòu)簡(jiǎn)單規(guī)整，電路延遲小，而組合邏輯控制器結(jié)構(gòu)復(fù)雜，電路延遲大，所以微程序控制器比組合邏輯控制器的速度快。 ×39、在CPU中，譯碼器主要用在運(yùn)算器中選多路輸入數(shù)據(jù)中的一路數(shù)據(jù)送到ALU。

37、×40、控制存儲(chǔ)器是用來存放微程序的存儲(chǔ)器，它的速度應(yīng)該比主存儲(chǔ)器的速度快。 41、由于轉(zhuǎn)移指令的出現(xiàn)而導(dǎo)致控制相關(guān)，因此CPU不能采用流水線技術(shù)。 ×42、計(jì)算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)模塊化，同時(shí)減少了信息傳輸線的數(shù)目。 43、在計(jì)算機(jī)的總線中，地址信息、數(shù)據(jù)信息和控制信息不能同時(shí)出現(xiàn)在總線上。 ×44、計(jì)算機(jī)系統(tǒng)中的所有與存儲(chǔ)器和I/O設(shè)備有關(guān)的控制信號(hào)、時(shí)序信號(hào)，以及來自存儲(chǔ)器和I/O設(shè)備的響應(yīng)信號(hào)都由控制總線來提供信息傳送通路。 45、使用三態(tài)門電路可以構(gòu)成數(shù)據(jù)總線，它的輸出電平有邏輯“1”、邏輯“0”和高阻（浮空）三種狀態(tài)。46、 USB提供的

38、4條連線中有2條信號(hào)線，每一條信號(hào)線可以連通一臺(tái)外設(shè)，因此在某一時(shí)刻，可以同時(shí)有2臺(tái)外設(shè)獲得USB總線的控制權(quán)。 ×47、組成總線時(shí)不僅要提供傳輸信息的物理傳輸線，還應(yīng)有實(shí)現(xiàn)信息傳輸控制的器件，它們是總線緩沖器和總線控制器。 48、總線技術(shù)的發(fā)展是和CPU技術(shù)的發(fā)展緊密相連的，CPU的速度提高后，總線的數(shù)據(jù)傳輸率如果不隨之提高，勢(shì)必妨礙整機(jī)性能的提高。 49、DMA控制器和CPU可以同時(shí)使用總線工作。 ×50、在計(jì)算機(jī)系統(tǒng)中，所有的數(shù)據(jù)傳送都必須由CPU控制實(shí)現(xiàn)。 ×51、一個(gè)更高優(yōu)先級(jí)的中斷請(qǐng)求可以中斷另一個(gè)中斷處理程序的執(zhí)行。52、一個(gè)通道可以連接多個(gè)外圍設(shè)備

39、控制器，一個(gè)外圍設(shè)備控制器可以管理一臺(tái)或多臺(tái)外圍設(shè)備。 53、DMA方式既能用于控制主機(jī)與高速外圍設(shè)備之間的信息傳送，也能代替中斷傳送方式。 ×54、通道程序是由通道控制字組成的，通道控制字也稱通道指令。 55、單級(jí)中斷與多級(jí)中斷的區(qū)別是單級(jí)中斷只能實(shí)現(xiàn)單中斷，而多級(jí)中斷可以實(shí)現(xiàn)多重中斷或中斷嵌套。56、在直接程序控制方式下，CPU啟動(dòng)I/O設(shè)備的指令開始執(zhí)行后，直到數(shù)據(jù)傳送完為止，CPU不能執(zhí)行別的程序。 57、DMA工作方式提高了CPU的效率，同時(shí)也提高了數(shù)據(jù)傳送的速度。這是由于DMA方式在傳送數(shù)據(jù)時(shí)不需要CPU干預(yù)，而且在一批數(shù)據(jù)傳送完畢時(shí)，也完全不需要CPU干預(yù)。 ×

40、;58、與中斷處理程序相比，CPU目前運(yùn)行的用戶應(yīng)用程序的級(jí)別最高。 ×59、采用DMA方式進(jìn)行數(shù)據(jù)傳送的設(shè)備，比不采用DMA方式進(jìn)行數(shù)據(jù)傳送的設(shè)備優(yōu)先級(jí)要高。 ×60、CPU在執(zhí)行當(dāng)前指令最后所做的檢查是否有各類中斷請(qǐng)求的次序，即為CPU處理各類中斷的次序。61、微程序控制器的設(shè)計(jì)思想和組合邏輯設(shè)計(jì)思想截然不同。它具有設(shè)計(jì)規(guī)整，調(diào)試、維修以及更改、擴(kuò)充指令方便的優(yōu)點(diǎn)，易于實(shí)現(xiàn)自動(dòng)化設(shè)計(jì)。但是，由于它增加了一級(jí)控制存儲(chǔ)器，所以指令的執(zhí)行速度比組合邏輯控制器慢。62、組合邏輯控制器采用組合邏輯技術(shù)實(shí)現(xiàn)，其微操作信號(hào)發(fā)生器是由門電路組成的復(fù)雜樹形網(wǎng)絡(luò)構(gòu)成的。微程序控制器采用存儲(chǔ)

41、邏輯實(shí)現(xiàn)，將微操作控制信號(hào)以編碼字(即微指令)的形式存放在控制存儲(chǔ)器中。四、簡(jiǎn)述題1、計(jì)算機(jī)硬件系統(tǒng)由哪些基本部件組成？它們的主要功能是什么？答：計(jì)算機(jī)的硬件系統(tǒng)通常由輸入設(shè)備、輸出設(shè)備、運(yùn)算器、存儲(chǔ)器和控制器等五大部件組成。 輸入設(shè)備的主要功能是將程序和數(shù)據(jù)以機(jī)器所能識(shí)別和接受的信息形式輸入到計(jì)算機(jī)內(nèi)。輸出設(shè)備的主要功能是將計(jì)算機(jī)處理的結(jié)果以人們所能接受的信息形式或其它系統(tǒng)所要求的信息形式輸出。存儲(chǔ)器的主要功能是存儲(chǔ)信息，用于存放程序和數(shù)據(jù)。運(yùn)算器的主要功能是對(duì)數(shù)據(jù)進(jìn)行加工處理，完成算術(shù)運(yùn)算和邏輯運(yùn)算。控制器的主要功能是按事先安排好的解題步驟，控制計(jì)算機(jī)各個(gè)部件有條不紊地自動(dòng)工作。2、馮&#

42、183;諾依曼計(jì)算機(jī)的基本思想是什么？什么叫存儲(chǔ)程序方式？答：馮·諾依曼計(jì)算機(jī)的基本思想包含三個(gè)方面：1) 計(jì)算機(jī)由輸入設(shè)備、輸出設(shè)備、運(yùn)算器、存儲(chǔ)器和控制器五大部件組成。2) 采用二進(jìn)制形式表示數(shù)據(jù)和指令。3) 采用存儲(chǔ)程序方式。存儲(chǔ)程序是指在用計(jì)算機(jī)解題之前，事先編制好程序，并連同所需的數(shù)據(jù)預(yù)先存入主存儲(chǔ)器中。在解題過程（運(yùn)行程序）中，由控制器按照事先編好并存入存儲(chǔ)器中的程序自動(dòng)地、連續(xù)地從存儲(chǔ)器中依次取出指令并執(zhí)行，直到獲得所要求的結(jié)果為止。3、早期計(jì)算機(jī)組織結(jié)構(gòu)有什么特點(diǎn)？現(xiàn)代計(jì)算機(jī)結(jié)構(gòu)為什么以存儲(chǔ)器為中心？答：早期計(jì)算機(jī)組織結(jié)構(gòu)的特點(diǎn)是：以運(yùn)算器為中心的，其它部件都通過運(yùn)算

43、器完成信息的傳遞。 隨著微電子技術(shù)的進(jìn)步，人們將運(yùn)算器和控制器兩個(gè)主要功能部件合二為一，集成到一個(gè)芯片里構(gòu)成了微處理器。同時(shí)隨著半導(dǎo)體存儲(chǔ)器代替磁芯存儲(chǔ)器，存儲(chǔ)容量成倍地?cái)U(kuò)大，加上需要計(jì)算機(jī)處理、加工的信息量與日俱增，以運(yùn)算器為中心的結(jié)構(gòu)已不能滿足計(jì)算機(jī)發(fā)展的需求，甚至?xí)绊懹?jì)算機(jī)的性能。為了適應(yīng)發(fā)展的需要，現(xiàn)代計(jì)算機(jī)組織結(jié)構(gòu)逐步轉(zhuǎn)變?yōu)橐源鎯?chǔ)器為中心。4、什么叫總線？總線的主要特點(diǎn)是什么？采用總線有哪些好處？答：總線是一組可為多個(gè)功能部件共享的公共信息傳送線路?？偩€的主要特點(diǎn)是共享總線的各個(gè)部件可同時(shí)接收總線上的信息，但必須分時(shí)使用總線發(fā)送信息，以保證總線上信息每時(shí)每刻都是唯一的、不至于沖突。

44、使用總線實(shí)現(xiàn)部件互連的好處： 可以減少各個(gè)部件之間的連線數(shù)量，降低成本； 便于系統(tǒng)構(gòu)建、擴(kuò)充系統(tǒng)性能、便于產(chǎn)品更新?lián)Q代。5、按其任務(wù)分，總線有哪幾種類型？它們的主要作用是什么？答：按總線完成的任務(wù)，可把總線分為：CPU內(nèi)部總線、部件內(nèi)總線、系統(tǒng)總線、外總線。6、計(jì)算機(jī)的主要特點(diǎn)是什么？答：計(jì)算機(jī)的主要特點(diǎn)有： 能自動(dòng)連續(xù)地工作； 運(yùn)算速度快；運(yùn)算精度高； 具有很強(qiáng)的存儲(chǔ)能力和邏輯判斷能力； 通用性強(qiáng)。7、 衡量計(jì)算機(jī)性能有哪些基本的技術(shù)指標(biāo)？以你所熟悉的計(jì)算機(jī)系統(tǒng)為例，說明它的型號(hào)、主頻、字長(zhǎng)、主存容量、所接的I/O設(shè)備的名稱及主要規(guī)格。答：衡量計(jì)算機(jī)性能的基本的技術(shù)指標(biāo)有： 基本字長(zhǎng)； 主存

45、容量； 運(yùn)算速度； 所配置的外部設(shè)備及其性能指標(biāo)； 系統(tǒng)軟件的配置。8、什么叫指令？什么叫指令系統(tǒng)？指令通常有哪幾種地址格式？答：指令也稱機(jī)器指令，是控制計(jì)算機(jī)執(zhí)行某種操作（如加、減、傳送、轉(zhuǎn)移等）的命令。指令能夠直接表示對(duì)計(jì)算機(jī)硬件實(shí)體的控制信息，是計(jì)算機(jī)硬件唯一能夠直接理解并執(zhí)行的命令，。一臺(tái)計(jì)算機(jī)所能執(zhí)行的全部指令的集合，稱為該計(jì)算機(jī)的指令系統(tǒng)或指令集。指令通常有四地址指令、三地址指令、二地址指令、一地址指令、零地址指令等格式。9、什么叫尋址方式？有哪些基本的尋址方式？簡(jiǎn)述其尋址過程。答：尋址方式就是指形成本條指令的操作數(shù)地址和下一條要執(zhí)行的指令地址的方法。根據(jù)所需的地址信息的不同，尋址

46、可分為操作數(shù)地址的尋址和指令地址的尋址兩部分?；镜膶ぶ贩绞剑?) 立即尋址：指令的地址碼部分給出的不是操作數(shù)的地址而是操作數(shù)本身，即指令所需的操作數(shù)由指令的形式地址直接給出。2) 直接尋址：指令的地址碼部分給出的形式地址A就是操作數(shù)的有效地址EA，即操作數(shù)的有效地址在指令字中直接給出。3) 間接尋址：指令的地址碼部分給出的是操作數(shù)的有效地址EA所在的存儲(chǔ)單元的地址或是指示操作數(shù)地址的地址指示字。即有效地址EA是由形式地址A間接提供的，因而稱為間接尋址。4) 寄存器尋址：指在指令地址碼中給出的是某一通用寄存器的編號(hào)（也稱寄存器地址），該寄存器的內(nèi)容即為指令所需的操作數(shù)。采用寄存器尋址方式時(shí)，有

47、效地址EA是寄存器的編號(hào)。5) 寄存器間接尋址：指令中地址碼部分所指定的寄存器中的內(nèi)容是操作數(shù)的有效地址。6) 變址尋址：指操作數(shù)的有效地址是由指令中指定的變址寄存器的內(nèi)容與指令字中的形式地址相加形成的。7) 基址尋址：指操作數(shù)的有效地址等于指令中的形式地址與基址寄存器中的內(nèi)容之和，基址寄存器中的內(nèi)容稱為基地址。8) 相對(duì)尋址：是將程序計(jì)數(shù)器 PC 的當(dāng)前內(nèi)容與指令中給出的形式地址相加形成操作數(shù)的有效地址。9) 基址加變址尋址：將基址尋址與變址尋址結(jié)合起來就形成了基址加變址尋址方式。這種尋址方式是將兩個(gè)寄存器的內(nèi)容和指令形式地址中給出的偏移量相加后得到的結(jié)果作為操作數(shù)的有效地址。其中一個(gè)寄存器

48、作為基址寄存器，另一個(gè)作為變址寄存器。10) 堆棧尋址：由堆棧支持的尋址方式，堆棧尋址是按照堆棧指示器SP的內(nèi)容確定操作數(shù)的訪存地址。10、基址尋址方式和變址尋址方式各有什么不同？答：基址尋址是面向系統(tǒng)的，主要用于將用戶程序的邏輯地址（用戶編寫程序時(shí)所使用的地址）轉(zhuǎn)換成主存的物理地址（程序在主存中的實(shí)際地址），以便實(shí)現(xiàn)程序的再定位。例如在多道程序運(yùn)行時(shí)，需要由系統(tǒng)的管理程序?qū)⒍嗟莱绦蜓b入主存。由于用戶在編寫程序時(shí)，不知道自己的程序應(yīng)該放在主存的哪一個(gè)實(shí)際物理地址中，只能按相對(duì)位置使用邏輯地址編寫程序。當(dāng)用戶程序裝入主存時(shí)，為了實(shí)現(xiàn)用戶程序的再定位，系統(tǒng)程序給每個(gè)用戶程序分配一個(gè)基準(zhǔn)地址。程序運(yùn)

49、行時(shí)，該基準(zhǔn)地址裝入基址寄存器，通過基址尋址，可以實(shí)現(xiàn)邏輯地址到物理地址的轉(zhuǎn)換。由于系統(tǒng)程序需通過設(shè)置基址寄存器為程序或數(shù)據(jù)分配存儲(chǔ)空間，所以基址寄存器的內(nèi)容通常由操作系統(tǒng)或管理程序通過特權(quán)指令設(shè)置，對(duì)用戶是透明的。用戶可以通過改變指令字中的形式地址A來實(shí)現(xiàn)指令或操作數(shù)的尋址。另外基址寄存器的內(nèi)容一般不進(jìn)行自動(dòng)增量和減量。變址尋址是面向用戶的，主要用于訪問數(shù)組、向量、字符串等成批數(shù)據(jù)，用以解決程序的循環(huán)控制問題。因此變址寄存器的內(nèi)容是由用戶設(shè)定的。在程序執(zhí)行過程中，用戶通過改變變址寄存器的內(nèi)容實(shí)現(xiàn)指令或操作數(shù)的尋址，而指令字中的形式地址A是不變的。變址寄存器的內(nèi)容可以進(jìn)行自動(dòng)增量和減量。11、

50、簡(jiǎn)述相對(duì)尋址和立即尋址的特點(diǎn)。答：相對(duì)尋址方式是將程序計(jì)數(shù)器 PC 的當(dāng)前內(nèi)容與指令中給出的形式地址相加形成操作數(shù)的有效地址。 立即尋址方式是指指令的地址碼部分給出的不是操作數(shù)的地址而是操作數(shù)本身。即指令所需的操作數(shù)由指令的形式地址直接給出。12、什么叫堆棧？堆棧操作的特點(diǎn)是什么？堆棧操作是如何尋址的？答：計(jì)算機(jī)中的堆棧是指按先進(jìn)后出（FILO）或者說后進(jìn)先出（LIFO）原則進(jìn)行存取的一個(gè)特定的存儲(chǔ)區(qū)域。 堆棧操作的特點(diǎn)是：遵循先進(jìn)后出原則進(jìn)行信息的存取。數(shù)據(jù)按順序存入堆棧稱為數(shù)據(jù)進(jìn)棧或壓入；從堆棧中按與進(jìn)棧相反的順序取出數(shù)據(jù)稱為出?；驈棾?。堆棧的壓入和彈出操作總是根據(jù)SP的內(nèi)容按地址自動(dòng)增量

51、和自動(dòng)減量方式在棧頂進(jìn)行。堆棧操作的尋址方式：通常用一個(gè)寄存器或存儲(chǔ)器單元指出棧頂?shù)牡刂?，這個(gè)寄存器或存儲(chǔ)器單元稱為堆棧指針SP，SP的內(nèi)容永遠(yuǎn)指向堆棧的棧頂。堆棧的壓入和彈出操作總是根據(jù)SP的內(nèi)容按地址自動(dòng)增量和自動(dòng)減量方式在棧頂進(jìn)行。13、 一個(gè)較完善的指令系統(tǒng)應(yīng)包括哪些類型的指令？答：一個(gè)完善的指令系統(tǒng)應(yīng)包括的基本指令有：數(shù)據(jù)傳送指令、算術(shù)邏輯運(yùn)算指令、移位操作指令、堆棧操作指令、字符串處理指令、程序控制指令、輸入/輸出指令等。一些復(fù)雜指令的功能往往是一些基本指令功能的組合。14、轉(zhuǎn)子指令與轉(zhuǎn)移指令有哪些異同？答：轉(zhuǎn)子指令與轉(zhuǎn)移指令的執(zhí)行結(jié)果都是實(shí)現(xiàn)程序的轉(zhuǎn)移，但兩者的區(qū)別在于：轉(zhuǎn)移指令

52、的功能是轉(zhuǎn)移到指令給出的轉(zhuǎn)移地址處去執(zhí)行指令，一般用于同一程序內(nèi)的轉(zhuǎn)移，轉(zhuǎn)移后不需要返回原處，因此不需要保存返回地址。轉(zhuǎn)子指令的功能是轉(zhuǎn)去執(zhí)行一段子程序，實(shí)現(xiàn)的是不同程序之間的轉(zhuǎn)移。因?yàn)樽映绦驁?zhí)行完后必須返回主程序，所以轉(zhuǎn)子指令必須以某種方式保存返回地址，以便返回時(shí)能正確返回到主程序原來的位置。15、控制器的基本功能是什么?它由哪些基本部件組成?各部件作用是什么?答：控制器的主要任務(wù)是：根據(jù)不同的指令、不同的狀態(tài)條件，在不同的時(shí)間，產(chǎn)生不同的控制信號(hào)，控制計(jì)算機(jī)的各部件自動(dòng)、協(xié)調(diào)地進(jìn)行工作。其基本功能包括：1. 控制指令的正確執(zhí)行2. 控制程序和教據(jù)的輸入及結(jié)果的輸出3. 異常情況和特殊請(qǐng)求的

53、處理控制器的基本部件包括：1. 指令部件：用于完成取指令和分析指令2. 時(shí)序控制部件：用于產(chǎn)生一系列時(shí)序信號(hào)，為各個(gè)微操作定時(shí)，以保證各個(gè)微操作的執(zhí)行順序。3. 微操作控制信號(hào)形成部件：根據(jù)指令部件提供的操作控制電位、時(shí)序部件所提供的各種時(shí)序信號(hào)，以及有關(guān)的狀態(tài)條件，產(chǎn)生機(jī)器所需要的各種微操作控制信號(hào)。4. 中斷控制邏輯：用于實(shí)現(xiàn)對(duì)異常情況和特殊請(qǐng)求的處理。5. 程序狀態(tài)寄存器PSR：用于存放程序的工作狀態(tài)（如管態(tài)、目態(tài)等）和指令執(zhí)行的結(jié)果特征（如ALU運(yùn)算的結(jié)果為零、結(jié)果為負(fù)、結(jié)果溢出等），表明系統(tǒng)的基本工作狀態(tài)。6. 控制臺(tái)：用于實(shí)現(xiàn)人與機(jī)器之間的通信聯(lián)系，如啟動(dòng)或停止機(jī)器的運(yùn)行、監(jiān)視程序

54、運(yùn)行過程、對(duì)程序進(jìn)行必要的修改或干預(yù)等。16、CPU中有哪幾個(gè)最主要的寄存器?它們的主要作用是什么?答：(1) 指令寄存器IR：指令寄存器用于存放當(dāng)前正在執(zhí)行的指令。當(dāng)指令從主存取出后，經(jīng)MDR傳送到指令寄存器中，以便實(shí)現(xiàn)對(duì)一條指令執(zhí)行的全部過程的控制。(2) 程序計(jì)數(shù)器PC：程序計(jì)數(shù)器又稱指令計(jì)數(shù)器、指令地址寄存器，用于保證程序按規(guī)定的序列正確運(yùn)行，并提供將要執(zhí)行指令的指令地址。(3) 累加寄存器AC：用于暫存操作數(shù)據(jù)和操作結(jié)果。(4) 程序狀態(tài)寄存器PSR：用于以存放程序的工作狀態(tài)（如管態(tài)、目態(tài)等）和指令執(zhí)行的結(jié)果特征（如ALU運(yùn)算的結(jié)果為零、結(jié)果為負(fù)、結(jié)果溢出等），把它所存放的內(nèi)容稱為程

55、序狀態(tài)字（PSW）。PSW表明了系統(tǒng)的基本狀態(tài)，是控制程序執(zhí)行的重要依據(jù)。(5) 地址寄存器MAR：用于存放所要訪問的主存單元的地址。它可以接受來自PC的指令地址，或接受來自地址形成部件的操作數(shù)地址。(6) 數(shù)據(jù)緩沖寄存器MDR（或MBR）：用于存放向主存寫入的信息或從主存中讀出的信息。17、什么是同步控制?什么是異步控制?什么是聯(lián)合控制?在同步控制方式中，什么是三級(jí)時(shí)序系統(tǒng)?答：同步控制方式是指任何指令的運(yùn)行或指令中各個(gè)微操作的執(zhí)行，均由確定的具有統(tǒng)一基準(zhǔn)時(shí)標(biāo)的時(shí)序信號(hào)所控制。每個(gè)時(shí)序信號(hào)的結(jié)束就意味著安排完成的工作已經(jīng)完成，隨即開始執(zhí)行后續(xù)的微操作或自動(dòng)轉(zhuǎn)向下條指令的運(yùn)行。異步控制方式不再有統(tǒng)一的周期、節(jié)拍，各個(gè)操作之間采用應(yīng)答方式銜接，前一操作完成后給出回答信號(hào)，啟動(dòng)下一個(gè)操作。聯(lián)合控制方式是同步控制與異步控制相結(jié)合的方式。通常的設(shè)計(jì)思想是：在功能部件內(nèi)部采用同步方式或以同步方式為主的控制方式，在功能部件之間采用異步方式。18、試述指令周期、CPU周期、節(jié)拍周期三者的關(guān)