簡易邏輯分析儀作品解析PPT課件

1、邏輯分析儀的原理與設計探討邏輯分析儀的原理與設計探討參考文獻：1. 謝自美主編.電子線路綜合設計.武漢：華中科技大學出版社，2006年.2. 林占江編著.電子測量技術（第2版）.北京：電子工業(yè)出版社，2007年.第1頁/共45頁一、邏輯分析儀簡介二、邏輯分析儀的基本組成及工作過程四、示波器顯示波形的原理五、2003年賽題 簡易邏輯分析儀（D題）題目六、系統(tǒng)總體設計方案七、主要單元電路的分析與設計三、邏輯分析儀的主要工作方式邏輯分析儀的原理與設計探討邏輯分析儀的原理與設計探討第2頁/共45頁一、邏輯分析儀（一、邏輯分析儀（Logic Analyzer）簡介）簡介 邏輯分析儀是數域測試最為典型的先

2、進儀器，能很好地滿邏輯分析儀是數域測試最為典型的先進儀器，能很好地滿足數域測試的各種要求足數域測試的各種要求, ,自自19731973年美國年美國HPHP公司及公司及BIOMATIONBIOMATION分別分別研制問世以來，在短短時間內得到了飛速的發(fā)展。正因為它的研制問世以來，在短短時間內得到了飛速的發(fā)展。正因為它的問世，才出現了所謂問世，才出現了所謂“數字域數字域”（簡稱數域）測量（簡稱數域）測量。由于它以。由于它以熒光屏顯示為主要方式，故又有熒光屏顯示為主要方式，故又有邏輯示波器邏輯示波器之稱。之稱。 邏輯分析儀不但能分析數字系統(tǒng)、計算機軟件和硬件，而邏輯分析儀不但能分析數字系統(tǒng)、計算機軟

3、件和硬件，而且能與計算機結合構成多種智能邏輯分析儀和個人儀器型的邏且能與計算機結合構成多種智能邏輯分析儀和個人儀器型的邏輯分析儀插件，某些邏輯分析儀還能與計算機開發(fā)系統(tǒng)、仿真輯分析儀插件，某些邏輯分析儀還能與計算機開發(fā)系統(tǒng)、仿真器、數字化電壓表、示波器等結合構成完善的儀器系統(tǒng)。器、數字化電壓表、示波器等結合構成完善的儀器系統(tǒng)。 第3頁/共45頁表1 時域、頻域和數域的比較第4頁/共45頁第5頁/共45頁一、邏輯分析儀（一、邏輯分析儀（Logic Analyzer）簡介）簡介 邏輯分析儀根據顯示方式和定時方式的類別基本可分為兩邏輯分析儀根據顯示方式和定時方式的類別基本可分為兩大類：大類：邏輯狀態(tài)

4、分析儀邏輯狀態(tài)分析儀（Logic State Analyzer，即，即LSA），），邏邏輯定時分析儀輯定時分析儀（Logic Timing Analyzer,即即LTA），但兩類分析），但兩類分析儀的基本結構是相似的，目前多數邏輯分析儀兼有狀態(tài)分析和儀的基本結構是相似的，目前多數邏輯分析儀兼有狀態(tài)分析和定時分析兩種功能。定時分析兩種功能。 邏輯分析儀不但能分析數字系統(tǒng)、計算機軟件和硬件，而邏輯分析儀不但能分析數字系統(tǒng)、計算機軟件和硬件，而且能與計算機結合構成多種智能邏輯分析儀和個人儀器型的邏且能與計算機結合構成多種智能邏輯分析儀和個人儀器型的邏輯分析儀插件，某些邏輯分析儀還能與計算機開發(fā)系統(tǒng)、

5、仿真輯分析儀插件，某些邏輯分析儀還能與計算機開發(fā)系統(tǒng)、仿真器、數字化電壓表、示波器等結合構成完善的儀器系統(tǒng)。器、數字化電壓表、示波器等結合構成完善的儀器系統(tǒng)。 第6頁/共45頁二、邏輯分析儀的基本組成及工作過程二、邏輯分析儀的基本組成及工作過程 圖1 邏輯分析儀基本組成框圖 u 待測信號經多通道送待測信號經多通道送入數據采集探頭，與設入數據采集探頭，與設定的門限電平進行比較，定的門限電平進行比較，大于門限電平為高電平大于門限電平為高電平記記“1”狀態(tài)，小于門限狀態(tài)，小于門限電平為低電平記電平為低電平記“0”狀狀態(tài)，而門限電平根據被態(tài)，而門限電平根據被測系統(tǒng)特性來設定。測系統(tǒng)特性來設定。第7頁/

6、共45頁二、邏輯分析儀的基本組成及工作過程二、邏輯分析儀的基本組成及工作過程 圖1 邏輯分析儀基本組成框圖 u 待測信號經多通道送入數據采集探頭，與設定的門限電平進待測信號經多通道送入數據采集探頭，與設定的門限電平進行比較，大于門限電平為高電平記行比較，大于門限電平為高電平記“1”狀態(tài)，小于門限電平為狀態(tài)，小于門限電平為低低電平記電平記“0”狀態(tài)，而門限電狀態(tài)，而門限電平根據被測系統(tǒng)特性來設定。平根據被測系統(tǒng)特性來設定。u在時鐘作用下按節(jié)拍將在時鐘作用下按節(jié)拍將采集的數據存入輸入寄存采集的數據存入輸入寄存器，而時鐘可以由外部輸器，而時鐘可以由外部輸入，也可以由邏輯分析儀入，也可以由邏輯分析儀內

7、部時鐘發(fā)生器產生。內部時鐘發(fā)生器產生。第8頁/共45頁二、邏輯分析儀的基本組成及工作過程二、邏輯分析儀的基本組成及工作過程 圖1 邏輯分析儀基本組成框圖 u邏輯分析儀用于觀測觸發(fā)數據或事件前后特定數據序列，因此觸發(fā)邏輯分析儀用于觀測觸發(fā)數據或事件前后特定數據序列，因此觸發(fā)識別電路在長長的數據流中去尋找特定的（置入的）識別電路在長長的數據流中去尋找特定的（置入的）觸發(fā)字或觸發(fā)事件，一旦找到就產生觸發(fā)信號件，一旦找到就產生觸發(fā)信號并送去控制數據的存貯和顯示。并送去控制數據的存貯和顯示。u觸發(fā)信號也可以由外部輸觸發(fā)信號也可以由外部輸入，在觸發(fā)信號作用下存貯入，在觸發(fā)信號作用下存貯器存貯數據，因存貯器

8、容量器存貯數據，因存貯器容量有限，按先進先出（有限，按先進先出（First-In.First-Out，即，即FIFO）原則）原則存貯，當存滿后就不斷以新存貯，當存滿后就不斷以新數據依次代替舊數據。數據依次代替舊數據。第9頁/共45頁二、邏輯分析儀的基本組成及工作過程二、邏輯分析儀的基本組成及工作過程 圖1 邏輯分析儀基本組成框圖 u邏輯分析儀的顯示與存貯是交替進行的。存貯結束后，已存入存貯器的內容被逐字取出，在顯示發(fā)生器的控制和配合下，可以多種便于觀察的形式把數據顯示在CRT上。顯示完畢后產生存取指令，再次采集、存貯數據，如此循環(huán)。第10頁/共45頁三、邏輯分析儀的主要工作方式.數據的采集方式

9、在時鐘跳變沿處獲取數據u分為：狀態(tài)分析（同步時鐘或外時鐘：）定時分析（異步時鐘或內時鐘：）u采樣過程是把采樣時鐘跳變時的信號狀態(tài)（邏輯電平）記錄下來，并將該狀態(tài)保持到下一個采樣時鐘沿。第11頁/共45頁 “觸發(fā)”源于示波器，但邏輯狀態(tài)分析儀是采用數據字觸發(fā)。一旦觸發(fā)，則對數據流中對分析有意義的一組數據（即數據塊）進行采集并在CRT上顯示，即在數據流中開一個觀察窗口（Window）。這個窗口中的全部數據叫一個跟蹤（Trace）。因此，觸發(fā)用來決定跟蹤在數據中的位置。 邏輯狀態(tài)分析儀采用“字識別”觸發(fā)，即將輸入的數據字與操作者預置的特定字相比較，若吻合便產生一次觸發(fā)。特征字（觸發(fā)字）由儀器面板上的

10、“觸發(fā)字選擇”來設定預置。（事件觸發(fā)類似）。 邏輯狀態(tài)分析儀的觸發(fā)方式很多，但最基本的觸發(fā)方式有三種：始端觸發(fā)（開始觸發(fā)）、終端觸發(fā)（終止觸發(fā)）、延遲觸發(fā)。.觸發(fā)與跟蹤方式第12頁/共45頁.觸發(fā)與跟蹤方式觸發(fā)：觸發(fā)：用邏輯分析儀觀察大量數據的方法是：設置特定的觀察用邏輯分析儀觀察大量數據的方法是：設置特定的觀察起點、終點或與被分析數據有一定關系的某一個參考點，這個起點、終點或與被分析數據有一定關系的某一個參考點，這個特定的點在數據流中一旦出現，便形成一次觸發(fā)事件，相應地特定的點在數據流中一旦出現，便形成一次觸發(fā)事件，相應地把數據存入存儲器。這個過程稱為觸發(fā)。把數據存入存儲器。這個過程稱為觸發(fā)

11、。觸發(fā)字觸發(fā)字：參考點是一個數據字，也可能是字或事件的序列，稱：參考點是一個數據字，也可能是字或事件的序列，稱為觸發(fā)字。為觸發(fā)字。跟蹤跟蹤：由邏輯分析儀收集并在顯示屏上顯示出來的一組數據稱：由邏輯分析儀收集并在顯示屏上顯示出來的一組數據稱為一次跟蹤。由為一次跟蹤。由觸發(fā)觸發(fā)決定決定跟蹤跟蹤在數據流中的位置。在數據流中的位置。第13頁/共45頁3種觸發(fā)方式：始端觸發(fā)、終端觸發(fā)、延遲觸發(fā)始端觸發(fā)：又叫觸發(fā)開始跟蹤。一旦識別到觸發(fā)字便觸發(fā)，以被觸發(fā)時的數據（即觸發(fā)字）為存貯的第一個有效數據，直到存貯器存滿為止，因而觸發(fā)字是存貯和顯示的第一個有效數據。如圖（a）所示。終端觸發(fā)：又叫觸發(fā)終止跟蹤。在觸發(fā)

12、以前，存貯器就以先進先出方式存貯數據，當存滿后開始在數據流中搜索觸發(fā)字，與此同時存貯器繼續(xù)以新數據更新舊數據。一旦發(fā)現觸發(fā)字，就立即停止存貯有效數據，因而 觸發(fā)字就是存貯和顯示的最后一個有效數據。 第14頁/共45頁延遲觸發(fā)：就是在數據流中搜索到觸發(fā)字時并不是立即進行跟蹤，而是經過一定的延遲才跟蹤。因此延遲觸發(fā)是改變數據窗口與觸發(fā)字間相對關系的一種觸發(fā)，它與始、終端觸發(fā)配合工作，如下圖所示。其中（a）圖為始端觸發(fā)加延遲，（b）圖為終端觸發(fā)加延遲。3種觸發(fā)方式：始端觸發(fā)、終端觸發(fā)、延遲觸發(fā)第15頁/共45頁.數據的存儲根據所采用的存儲器的不同，存儲方式可分為兩類。根據所采用的存儲器的不同，存儲方

13、式可分為兩類。（）移位寄存器存儲（）移位寄存器存儲 移位寄存器式存貯器每存入一個新數據，以前存移位寄存器式存貯器每存入一個新數據，以前存儲的數據就移位一次，待存滿后最早存入的數據就被儲的數據就移位一次，待存滿后最早存入的數據就被移出。以先入先出方式存儲數據。移出。以先入先出方式存儲數據。（）隨機存儲器存儲（）隨機存儲器存儲使用隨機存儲器（使用隨機存儲器（RAMRAM）作為邏輯分析儀的存儲器，）作為邏輯分析儀的存儲器，每個存儲單元由地址計數器進行選址。目前的邏輯分每個存儲單元由地址計數器進行選址。目前的邏輯分析儀大都采取這種方法存儲數據。析儀大都采取這種方法存儲數據。第16頁/共45頁.數據顯示

14、的區(qū)別為了便于對數字系統(tǒng)進行分析，邏輯分析儀有多種顯示方式，其中狀態(tài)表和定時圖顯示分別是狀態(tài)分析儀和定時分析儀的基本顯示方式。第17頁/共45頁映射圖顯式可以觀察系統(tǒng)運行全貌的動態(tài)情況。它用一系列光點表示一個數據流，其主要原理是把邏輯分析儀內存中獲取的每一個數據字分成低位和高位兩部分，再分別經D/A轉換成模擬信號，驅動CRT的x、y偏轉板，從而合成顯示一個光點。第18頁/共45頁四、示波器顯示波形的原理四、示波器顯示波形的原理u要用示波器作為邏輯分析儀的顯示設備，示波器采用X-Y工作方式，X通道加鋸齒波信號，Y通道分時加入8路被測信號。為此需要了解示波器顯示波形的原理：1. 電子束在vY與 v

15、X作用下的運動，有4種情況：(1) 當X、Y兩對偏轉板上不加任何信號 ，則光點出現在熒光屏的中心位置，不產生任何偏轉。0YX(2) 垂直偏轉板上加電壓 ，而水平偏轉上加的電壓vX =0，則光點僅在垂直方向隨 vY變化而偏轉。光點的軌跡為一垂直線，其長度正比于vY 的峰峰值 (2Vm)，如圖2所示。反之， vY=0, 則光屏上顯示一條水平線。tVsinmYxmsinVt第19頁/共45頁(3) 如 ，則電子束同時受兩對偏轉板電場力的作用，光點沿X軸、Y軸合成方向運動，其軌跡為一斜線，如圖4所示。 tVsinmXY第20頁/共45頁(3) 如 ，則電子束同時受兩對偏轉板電場力的作用，光點沿X軸、Y

16、軸合成方向運動，其軌跡為一斜線，如圖4所示。 tVsinmXY(4) 若 ，而在X轉板上加上一個與 vY 周期相同的 鋸齒波電壓 ，則在熒光屏上可真實地顯示vY 的波形，如圖5所示。tVsinmY第21頁/共45頁四、示波器顯示波形的原理四、示波器顯示波形的原理2. 同步概念 前面討論的是TX=TY的情況。如果丁TX=2TY，則可以在熒光屏上觀察到兩個周期的信號電壓波形，如圖6所示。如果波形重復出現，而且完全重疊，就可以看到一個穩(wěn)定的圖象。圖7是不穩(wěn)定的情況。第22頁/共45頁四、示波器顯示波形的原理四、示波器顯示波形的原理2. 同步概念 因此，為了在熒光屏上獲得穩(wěn)定的圖象，TX(包括正程與回

17、程)與TY必須成整數倍關系，即 (n為正整數)，以保證每次掃描的起始點都對應信號電壓 的相同相位點上，這種過程稱為“同步”。第23頁/共45頁五、五、2003年大賽題年大賽題 簡易邏輯分析儀（簡易邏輯分析儀（D題）題）一、任務 設計并制作一個8路數字信號發(fā)生器與簡易邏輯分析儀，其結構框圖如圖1所示：第24頁/共45頁二、要求 1、基本要求（1）制作數字信號發(fā)生器 能產生8路可預置的循環(huán)移位邏輯信號序列，輸出信號為TTL電平，序列時鐘頻率為100Hz，并能夠重復輸出。邏輯信號序列示例如圖2所示。（2）制作簡易邏輯分析儀 a具有采集8路邏輯信號的功能，并可設置單級觸發(fā)字。信號采集的觸發(fā)條件為各路被

18、測信號電平與觸發(fā)字所設定的邏輯狀態(tài)相同。在滿足觸發(fā)條件時，能對被測信號進行一次采集、存儲。 b能利用模擬示波器清晰穩(wěn)定地顯示所采集到的8路信號波形，并顯示觸發(fā)點位置。 c8位輸入電路的輸入阻抗大于50k，其邏輯信號門限電壓可在0.254V范圍內按16級變化，以適應各種輸入信號的邏輯電平。 d每通道的存儲深度為20bit。第25頁/共45頁二、要求 2、發(fā)揮部分（1）能在示波器上顯示可移動的時間標志線，并采用LED或其它方式顯示時間標志線所對應時刻的8路輸入信號邏輯狀態(tài)。 （2）簡易邏輯分析儀應具備3級邏輯狀態(tài)分析觸發(fā)功能，即當連續(xù)依次捕捉到設定的3個觸發(fā)字時，開始對被測信號進行一次采集、存儲與

19、顯示，并顯示觸發(fā)點位置。3級觸發(fā)字可任意設定（例如：在8路信號中指定連續(xù)依次捕捉到兩路信號11、01、00作為三級觸發(fā)狀態(tài)字）。 （3）觸發(fā)位置可調（即可選擇顯示觸發(fā)前、后所保存的邏輯狀態(tài)字數）。 （4）其它（如增加存儲深度后分頁顯示等）。 第26頁/共45頁六、系統(tǒng)總體設計方案方案一：純單片機方式。單片機雖然具備靈活的控制方式，但受工作速率的影響，可能會使示波器顯示屏幕抖動和出現明顯的回掃線。方案二：采用CPLD/FPGA（或帶有IP核的CPLD/FPGA）方式。方案三：采用單片機+FPGA方式。即用單片機作為主處理器，完成人機界面、系統(tǒng)控制和觸發(fā)控制。用FPGA作為協(xié)處理器，完成8路TTL

20、數據的采集與普通模擬示波器的顯示控制。這種方案兼顧了上述兩種方案的優(yōu)點，可以在硬、軟件的結合上，使設計達到整體優(yōu)化的效果。方案四：采用 FPGA+Nios II 方案，使用DE2完成設計。第27頁/共45頁六、系統(tǒng)總體設計方案數字信號發(fā)生器輸入信號調理存儲緩沖區(qū)接 示 波器Z軸亮 度控 制鋸齒波產 生數字信號輸出接 示 波器X軸接 示 波器Y軸240128點陣液晶顯示單片機AT89S52鍵盤輸入FIFO RAM同步顯示模塊觸發(fā)識別模塊FPGA Cylone1C3控制第28頁/共45頁六、系統(tǒng)總體設計方案FPGA+Nios II 方案，使用DE2開發(fā)板。第29頁/共45頁7.1 “8位數字信號發(fā)

21、生器位數字信號發(fā)生器”設計設計 題目要求序列時鐘頻率為100Hz，TTL電平輸出，因此設計方案有兩種： （1）用一片單片機實現了8位數字信號發(fā)生器的功能，用開關進行循環(huán)字的預置，以軟件實現循環(huán)移位。 （2）用CPLD或中規(guī)模集成的移位寄存器實現，但效果均不如單片機方案靈活方便，性價比較低。89C51產生序列撥碼開關預置數據信號序列 同步時鐘 脈沖七、主要單元電路的分析與設計七、主要單元電路的分析與設計第30頁/共45頁7.1 “8位數字信號發(fā)生器位數字信號發(fā)生器”設計設計第31頁/共45頁7.2 輸入信號調理電路設計輸入信號調理電路設計 題目要求：輸入阻抗大于50k，其邏輯信號門限電壓可在0.

22、254V范圍內按16級變化。也即起始電壓 a1=0.25V，末尾電壓 a16=4V，根據等差數列理論，其步長為 輸入信號經過一個跟隨器，然后送到一個可調門限電壓的電壓比較器（MAX912），并輸出TTL電平信號。因此，對應的16級邏輯門限電壓依次為：0.25V、0.5V、 3.75V、4.00V。VVVaanaadn25. 01525. 0411611161第32頁/共45頁數字式可編程的放大電路 DAC D2 D6 O D0 D1 2R 2R 2R 2R R R D7 R R 2R 2R + RF=R IOUT1 IOUT2 VREF RFB S0 S1 S2 S7 S6 A (LSB) (MSB) M I1 I 017REFO01780(222 )2VDDDRRL017017BOREFREF88222 22DDDNVV L O + RF A I R 第33頁/共45頁數字式可編程的放大電路 DAC 017017BOREFREF88222 22DDDNVV L當VREF=5V時，改變輸入的數字量（ NB）即可改變衰減器的衰減倍數。當步長為0.25V ，其數字量的步長NB =12。BOB85V0.0195 (V)2NN 第34頁/共45頁第35頁