數(shù)字電子鐘(華電)

1、課程設計(綜合實驗)報告( 2011- 2012年度第一學期)名 稱：電子綜合實驗 題 目：數(shù)字電子鐘（仿真）院 系：電氣與電子工程學院班 級： 學 號：學生姓名： 指導教師：李月喬 設計周數(shù)： 一周 成 績： 日期：2012年 1月 15 日一 設計任務與要求：（1） 設計一個能直接顯示時，分，秒，并且有校時功能的數(shù)字電子鐘。小時采用24進制。（2） 設計24h整點報時控制電路，要求每整點發(fā)出一聲響報時；要求在6:0022:00之間每整點報時一次，23:005:00之間整點不報時。（3） 設計任意幾點幾分均可響鈴的鬧鐘控制電路。鈴響1min，可提前終止。（4） 更具規(guī)定的作息時間表，見表1，

2、設計自動鈴響控制電路。起床6:50上午上班8:00午飯11:45下午上班13:30下班17:30表1：作息時間表二總體方案設計數(shù)字式電子鐘的基本功能是能夠實現(xiàn)時、分、秒得正確計時，計時單位為1s。因此，一個簡單的數(shù)字式電子鐘，首先必須有計時顯示電路和秒表脈沖產生電路。其次，當剛接通電源或時鐘走時出現(xiàn)誤差時，需要進行時間校準，否則就不能正確表示當前時間。因此，數(shù)字式電子鐘應具有校時電路。另外，若要求數(shù)字電子鐘能夠自動整點報時或按要求時間鬧鈴，還應具有整點報時和鬧鈴控制的電路。若還需要其他功能，相應的還要有一些控制 電路。綜上所述，數(shù)字式電子鐘應由三大部分組成：即計時顯示電路、秒表脈沖產生電路和控

3、制電路。在軟件設計中秒脈沖產生電路可以省略，用時鐘信號源代替。其結構框圖如圖所示：顯示譯碼時計數(shù)顯示譯碼分計數(shù)顯示譯碼秒計數(shù)秒脈沖校時控制整點報時控制鬧鐘控制控制電路一 課程設計（綜合實驗）報告要求（1） 目的與要求：根據(jù)設計任務與要求進行填寫。（2） 正文：簡單敘述設計過程（包括原理、方案）；花完整電路原理圖，并簡述各部分的功能。（3） 總結與結論：寫出設計和調試過程中出現(xiàn)的問題及解決方法；簡述心得體會。二：實驗正文各部分功能及其實現(xiàn)方案：1. 時分秒計時器首先由于顯示器是逢十進一，因此可以選擇十進制計數(shù)器的芯片74LS160。（1）時計時器部分，即二十四進制計數(shù)器：24進制計數(shù)器是由兩個1

4、0進制計數(shù)器74LS160級聯(lián)組成，然后利用異步清零的方法實現(xiàn)。二十四進制采用了異步清零作用，因為異步清零的時間很短，所以是時間控制為0到23。狀態(tài)圖0000 00000000 00010000 00100000 00110000 01110000 01100000 01010000 01000000 10000000 10010001 00000001 00010001 01010001 01000001 00110001 00100001 01100001 01110001 10000001 10010010 00110010 00100010 00010010 0000清零信號表達式:

5、。電路實現(xiàn)如圖1：圖1（2）分、秒計時器部分，即六十進制計數(shù)器：60進制計數(shù)器是由兩個10進制計數(shù)器：74LS160級聯(lián)組成，然后利用異步清零的方法實現(xiàn)。同樣的可以列出其真值表和狀態(tài)圖，由于篇幅省略真值表和狀態(tài)圖。最后得到清零信號的表達式為：。所以電路圖如圖2：圖2原理說明：此電路連接部分實現(xiàn)了以上分、秒、時計數(shù)電路的連接。在59分或者59秒時，即01011001時，將有RCO產生一個高電平，RCO為下一位的時鐘信號，當?shù)较乱幻牖蚍謺r，將有一個下降沿，使得下一位加1。秒和分之間，分與時之間的進位是通過輸出信號的邏輯電路實現(xiàn)的。2.譯碼顯示部分：本實驗采用的顯示器的型號是DCD_HEX，該顯示器

6、不需要外加譯碼器，可以直接接入74LS160芯片的四個輸出信號，當74LS160的輸出信號為0000到1001時，改顯示器分別顯示為09。.當然，我們也可以按參考文獻 【1】中的方法，先把74LS160輸出信號經過譯碼器74X48，再與顯示器連接（相應的顯示器的型號可選為SEVEN_SEG_COM_K）,可以實現(xiàn)相同的功能。具體連接方式如圖3：其中四個角分別連輸出信號。圖33.校時部分：按照任務書的要求，需可以對電子鐘的時和分進行校時。當開關撥向校時檔時，電子鐘暫停工作。通過時，分校時開關分別對時，分進行校對，開關每按一次，與開關對應的時或分計數(shù)器加1，當調至需要的時與分時，開啟運行開關，電子

7、鐘從設置的時間開始往后計時。具體電路實現(xiàn)如圖4：圖4當時間顯示不準確時，脫離正常計數(shù)的組合電路，而連接上電源時鐘脈沖，此時可按下“1”健終止計數(shù)，也可以不終止。4整點報時部分：按照要求，整點報時可以分為兩個部分：第一是報時，第二是時間控制。需滿足在6:0022:00之間每整點報時一次，23:005:00之間整點不報時。報時功能部分設計原理：通過組合邏輯電路，使得當秒計數(shù)的十位是5，分計數(shù)的十位為5，個位為9，即01011001時開始工作，此電路可以將響鈴時間控制在59分50秒，且有IK觸發(fā)器的導通與閉合，可以使之只在下降沿有效，這樣就2秒響一次，一共響5次。狀態(tài)轉移圖如下：狀態(tài)圖0110 00

8、000110 00100110 01000110 01100110 1000約定：L=1表示整點報時，L=0表示整點不報時。ABCDEFB表示輸出信號（AB是時的十位信號，CDEF為個位信號，均為8421BCD碼）23:005:00之間整點不報時真值表如下：ABCDEFL00011010001111001000100100110100001010001101001010100111010100101010110101101010111101100010110011100000110000111000101經卡諾圖化簡得函數(shù)：用邏輯電路實現(xiàn)為如圖5：5.任意鬧鐘部分：類似于時鐘校時功能，通過兩個

9、電源信號源和兩74LS160芯片可設訂時間，該時間即為鬧鈴響的時刻。將設置鬧鈴的74LS160芯片的輸出信號與時鐘信號表示時和分的兩片74LS160芯片比較，相同的話鈴響。比較兩信號所用的芯片是74LS85，該芯片的引腳及功能表見附錄。具體比較電路如下圖：74LS85具有判斷兩個信號（4為）A與B 是否相等的功能，AEQB=1，AGT=ALT=0且兩個信號相等的時候OAEQB=1，OAGTB=OALTB=0;用四個74LS85串聯(lián)一起，即可滿足當設定時間的時和分信號與時鐘的時和分信號相等時輸出高電平，是蜂鳴器發(fā)出警報。6.作息時間功能的實現(xiàn)：起床6:50 00000110:01010000上午

10、上班8:0000001000:00000000 午飯11:4500010001:01000101下午上班13:3000010011:00110000下班17:3000010111:00110000約定：分別為時的十位個位和分的十位個位。L=1表示鬧鐘響，L=0，則不響。0000011001010000100001000000000001000100010100010110001001100110000100010111001100001+只需將時分的輸出信號按上述表達式實現(xiàn)之后與蜂鳴器相連接就可以。由于連線太復雜，此處不附圖。三、綜合實驗總結：我們學習了數(shù)字電子電路和模擬電子電路，對電子技術有

11、了一些初步了解，但那都是一些理論的東西。通過這次數(shù)字電子鐘的課程設計，我們才把學到的東西與實踐相結合。從中對我們學的知識有了更進一步的理解。在此次的數(shù)字鐘設計過程中，更進一步地熟悉了芯片的結構及掌握了各芯片的工作原理和其具體的使用方法。也鍛煉了自己獨立思考問題的能力和通過查看相關資料來解決問題的習慣。雖然這只是一次簡單的課程設計，但通過這次課程設計我們了解了課程設計的一般步驟，和設計中應注意的問題。設計本身并不是有很重要的意義，而是同學們對待問題時的態(tài)度和處理事情的能力。至于設計的成績無須看的太過于重要，而是設計的過程，設計的思想和設計電路中的每一個環(huán)節(jié)，電路中各個部分的功能是如何實現(xiàn)的。各個芯片能夠完成什么樣的功能，使用芯片時應該注意那些要點。同一個電路可以用那些芯片實現(xiàn)，各個芯片實現(xiàn)同一個功能的區(qū)別。同時對普通計數(shù)器如何構成n進制計數(shù)器有了更深的了解和掌握，對自我的實際操作能力也有了很高的提升。同時，我進一步鞏固了自己運用multisim的能力和技巧。這次使用multisim的過程中，從軟件的安裝到程序的設計、調試都是我自己獨立完成，只是最后小組成員進行了一定的內部討論。電子密碼鎖雖然簡單，但是在線路的連接上還是讓我感受到細心很重要。在調試環(huán)節(jié)，邏輯發(fā)生器和示波器等工具都充分發(fā)揮了其作用，幫助我進一步完善程序。此外，這次的實驗還讓我感