電子技術(shù)綜合實(shí)驗(yàn)箱使用說(shuō)明

1、.目 錄一、系統(tǒng)簡(jiǎn)介1二、配置2三、軟、硬件安裝2四、系統(tǒng)功能介紹4五、MCU單片機(jī)小系統(tǒng)詳述22六、ISE9.1簡(jiǎn)明教程36七、電子技術(shù)綜合實(shí)驗(yàn)箱實(shí)驗(yàn)項(xiàng)目簡(jiǎn)介48實(shí)驗(yàn)一、流水燈控制實(shí)驗(yàn)48實(shí)驗(yàn)二、數(shù)碼管顯示實(shí)驗(yàn)50實(shí)驗(yàn)三、液晶顯示實(shí)驗(yàn)52實(shí)驗(yàn)四、串行A/D實(shí)驗(yàn)53實(shí)驗(yàn)五、串行D/A實(shí)驗(yàn)54實(shí)驗(yàn)六、232通訊實(shí)驗(yàn)55實(shí)驗(yàn)七、鼠標(biāo)鍵盤驅(qū)動(dòng)及VGA顯示實(shí)驗(yàn)57實(shí)驗(yàn)八：簡(jiǎn)易電子琴實(shí)驗(yàn)61實(shí)驗(yàn)九：音樂(lè)回放實(shí)驗(yàn)62實(shí)驗(yàn)十：等精度頻率計(jì)實(shí)驗(yàn)62實(shí)驗(yàn)十一：DDS實(shí)驗(yàn)64實(shí)驗(yàn)十一：擴(kuò)展部分實(shí)驗(yàn)（只提供方案）66實(shí)驗(yàn)一、數(shù)字存儲(chǔ)示波器66實(shí)驗(yàn)二、頻譜分析儀68八、ISE9.1i安裝步驟73電子技術(shù)綜合實(shí)驗(yàn)箱使用

2、說(shuō)明書(shū)一、系統(tǒng)簡(jiǎn)介電子技術(shù)綜合實(shí)驗(yàn)箱是由長(zhǎng)沙鑫三知科教設(shè)備有限公司研發(fā)的，以單片機(jī)與FPGA為核心的綜合實(shí)驗(yàn)系統(tǒng)。主要適用于各高校參加全國(guó)大學(xué)電子競(jìng)賽的賽前輔導(dǎo)，以及本科生的單片機(jī)與FPGA的入門級(jí)教學(xué)，同時(shí)該實(shí)驗(yàn)系統(tǒng)也可作為研究生、中小企業(yè)的電子工程師等使用者的開(kāi)發(fā)平臺(tái)和輔助培訓(xùn)工具。開(kāi)發(fā)工程師可使用VHDL語(yǔ)言、Verilog語(yǔ)言、原理圖或方程式，結(jié)合Xilinx集成開(kāi)發(fā)環(huán)境開(kāi)發(fā)FPGA的應(yīng)用，使用C語(yǔ)言或匯編語(yǔ)言開(kāi)發(fā)單片機(jī)應(yīng)用程序。二、配置2.1 基本配置 1. 5V、3.3V、1.8V板上電源 2. 40萬(wàn)門Spartan XC3S400 FPGA 3. 支持JTAG、Slave Se

3、rial、Select MAP等多種加載模式 4. 支持FPGA EEPROM配置，EEPROM芯片為XCF02S 5. 內(nèi)置50MHZ晶振，滿足高速設(shè)計(jì)要求 6. 以STC89c58RD+為核心的單片機(jī)最小系統(tǒng) 7. 高速AD/DA模塊 8. 支持標(biāo)準(zhǔn)RS232串行接口 9. PS2鍵盤接口、PS2鼠標(biāo)接口，支持3D、4D滾輪鼠標(biāo) 10. VGA監(jiān)視器接口，支持800×600、1600×1200或自定義分辨率 11. 12864點(diǎn)陣LCD顯示（可選）2.2 可選配置 12. 大容量高速SRAM模塊，容量128KB 13. 直接數(shù)字合成DDS模塊 14. 語(yǔ)音處理模塊三、軟

4、、硬件安裝3.1 開(kāi)發(fā)套件內(nèi)容 電子技術(shù)綜合實(shí)驗(yàn)箱； FPGA下載線； 串口電纜； 用戶手冊(cè)(含原理圖和元器件清單)； CD-ROM（含ISE7.1、ModelSim6.0、Keilc51、ISPlay v1.5開(kāi)發(fā)軟件（數(shù)據(jù)手冊(cè)）；3.2 電子技術(shù)綜合實(shí)驗(yàn)箱各模塊基本配置： 底板： +12V、-12V、5V、-5V、3.3V、1.8V電源 VGA顯示接口 PS2鼠標(biāo)、鍵盤接口 RS232串行通信接口 音頻輸入/輸出接口 LCD接口 2個(gè)獨(dú)立按鍵 8個(gè)發(fā)光二極管 電源指示燈 各模塊插座 FPGA模塊： Spartan XC3S400 40萬(wàn)門FPGA XCF02S（2Mbit）Configur

5、ation PROM 內(nèi)置3.3V、2.5V、1.8V、1.2V電源 內(nèi)置Jtag下載電路 電源指示 內(nèi)/外部電源切換開(kāi)關(guān) MCU模塊： 51系列核心單片機(jī)，與多款型號(hào)兼容 地址、數(shù)據(jù)、中斷等多種擴(kuò)展接口 內(nèi)置ISP下載電路 8個(gè)7段數(shù)碼管 128*64點(diǎn)陣液晶 4行4列按鍵 32K靜態(tài)SRAM TLC549 AD芯片 TLV5618 DA芯片 11.059MHz晶振；3.3 硬件安裝 圖 3.1 硬件安裝示意圖硬件的安裝過(guò)程非常簡(jiǎn)單，如圖3.1所示，將各模塊插到對(duì)應(yīng)的位置。在系統(tǒng)未上電時(shí)連接FPGA模塊、MCU模塊的下載電纜。在調(diào)試FPGA時(shí)將配件中的FPGA下載電纜一頭接入計(jì)算機(jī)的并口，另

6、一頭接入FPGA模塊的JTAG下載接口。在調(diào)試單片機(jī)時(shí)將配件中的串口線一頭接入計(jì)算機(jī)的串口，另一頭接入MCU模塊的串口。 至此，硬件安裝完畢，下面就可以下載配置進(jìn)行調(diào)試了。3.4軟件安裝本系統(tǒng)所使用的軟件均可以從網(wǎng)上獲得，安裝過(guò)程詳見(jiàn)其使用說(shuō)明。四、系統(tǒng)功能介紹電子技術(shù)綜合實(shí)驗(yàn)箱采用了模塊化的設(shè)計(jì)方法，將各功能設(shè)計(jì)成獨(dú)立的模塊可以充分利用FPGA和MCU的資源，利用各模塊的不同組合可以輕松實(shí)現(xiàn)多種實(shí)驗(yàn)項(xiàng)目。能充分滿足教學(xué)、學(xué)習(xí)、競(jìng)賽與研究的需要。4.1 電源實(shí)驗(yàn)箱采用直流+12V、-12V、5V電源供電，由電壓轉(zhuǎn)換芯片LD1084-3.3、LD1084-1.8提供系統(tǒng)所需的3.3V和1.8V電

7、壓。電路圖如圖4.1：圖 4.14.2 PS/2鍵盤及鼠標(biāo)接口實(shí)驗(yàn)箱上提供兩個(gè)PS/2接口，可同時(shí)接入鍵盤和鼠標(biāo)。PS/2接口引腳定義如圖4.2所示，其中數(shù)據(jù)信號(hào)線和時(shí)鐘信號(hào)線與FPGA芯片相連?？捎肍PGA實(shí)現(xiàn)對(duì)鍵盤和鼠標(biāo)的驅(qū)動(dòng)。圖 4.24.3 RS-232串行通信實(shí)驗(yàn)箱上有一個(gè)標(biāo)準(zhǔn)的9針RS-232接口，只使用了其中的“引腳2RxD”和“引腳3TxD兩根信號(hào)線，與RS-232雙線通信協(xié)議兼容。由于RS-232接口采用+3V+15V表示邏輯“0”，-3V-15V表示邏輯“1”，因此實(shí)驗(yàn)箱上應(yīng)用MAX202電平轉(zhuǎn)換電路將其轉(zhuǎn)換為數(shù)字邏輯電平。具體線路連接如圖4.3所示，其中MAX202的11

8、腳和12腳接FPGA。圖 4.34.4 VGA接口實(shí)驗(yàn)箱上提供一個(gè)VGA接口，可以使用其驅(qū)動(dòng)CRT或液晶顯示器。通過(guò)對(duì)硬件進(jìn)行編程，輸出標(biāo)準(zhǔn)的VGA信號(hào)（紅、綠、蘭三色信號(hào)和行、幀同步信號(hào)）至顯示器，驅(qū)動(dòng)其顯示圖像信號(hào)。VGA接口只需使用其中的5個(gè)引腳，其中行、幀同步信號(hào)直接由FGPA輸出；紅、綠、蘭三色信號(hào)使用FPGA上8個(gè)引腳輸出8位數(shù)據(jù)，其中紅色2位、綠色和藍(lán)色各3位，經(jīng)由電阻網(wǎng)絡(luò)D/A變換后輸出值接顯示器，具有256種顏色。圖 4.4有關(guān)顯示接口信號(hào)的硬件編程，請(qǐng)參閱電視機(jī)顯示原理及實(shí)驗(yàn)例程。4.5 LCD顯示電子技術(shù)綜合實(shí)驗(yàn)箱底板上可以接入一個(gè)液晶顯示模塊，其規(guī)格為：128*64的點(diǎn)

9、陣液晶。模塊沒(méi)有硬件字庫(kù)，可通過(guò)軟件編程方式實(shí)現(xiàn)英文、漢字和圖形的顯示。此模塊有一套控制命令，通過(guò)寫入命令，可以實(shí)現(xiàn)對(duì)模塊打開(kāi)/關(guān)閉顯示、功能設(shè)置、模式設(shè)置、讀/寫等操作，關(guān)于此液晶模塊使用的詳細(xì)內(nèi)容見(jiàn)光盤上LCD模塊的使用說(shuō)明。硬件連接關(guān)系如圖 所示。其中W2用來(lái)調(diào)節(jié)液晶顯示的對(duì)比度。液晶各信號(hào)引腳接于FPGA引腳上.圖 4.54.6獨(dú)立式按鍵電子技術(shù)綜合實(shí)驗(yàn)箱底板右下角有一排2個(gè)按鈕，其標(biāo)號(hào)為KEY1-KEY2，直接接入FPGA的I/O引腳。每個(gè)按鈕均接入上拉電阻，默認(rèn)狀態(tài)為“1”，按下?tīng)顟B(tài)為“0”。圖 4.64.7音頻接口音頻接口可實(shí)現(xiàn)音頻信號(hào)的輸出。通過(guò)計(jì)數(shù)器對(duì)時(shí)鐘進(jìn)行不同分頻比的分頻

10、，產(chǎn)生不同音階的信號(hào)。可通過(guò)按鍵控制音階，演奏簡(jiǎn)單的曲子，或者將曲譜存儲(chǔ)在SRAM中，進(jìn)行自動(dòng)演奏。J101為音頻接口，可以接音箱或耳機(jī)。FPGA送出的音調(diào)信號(hào)經(jīng)過(guò)放大送到音頻接口，具體電路結(jié)構(gòu)如圖10所示。各個(gè)音調(diào)的頻率請(qǐng)參閱表1。4.8 FPGA模塊4.8.1 擴(kuò)展接口FPGA模塊板上有一塊50MHz的有源晶體接入GCK0作為FPGA的工作時(shí)鐘。FPGA的I/O引腳通過(guò)4個(gè)40腳的雙排針引出，雙排針的各個(gè)引腳與FPGA引腳的對(duì)應(yīng)關(guān)系在FPGA模塊電路板的正面已經(jīng)詳細(xì)標(biāo)出以供參考。同時(shí)FPGA模塊與其他模塊的連接關(guān)系在單個(gè)模塊中已經(jīng)說(shuō)明。如果想詳細(xì)了解FPGA模塊的設(shè)計(jì)結(jié)構(gòu)可以參閱光盤中原理

11、圖中的fpga.pdf。4.8.2加載模式FPGA模塊通過(guò)下載電纜與計(jì)算機(jī)進(jìn)行連接，下載配置FPGA和PROM。配置方式有兩種，可使用串行主模式或JTAG方式，加載方式的選擇可通過(guò)一個(gè)4位的撥碼開(kāi)關(guān)來(lái)實(shí)現(xiàn)。在串行主模式時(shí)，系統(tǒng)在上電時(shí)自動(dòng)將PROM中的內(nèi)容加載到FPGA中，如果加載成功在撥碼開(kāi)關(guān)旁的加載指示燈會(huì)快速熄滅，此種模式一般是在工程調(diào)試通過(guò)以后為了使FPGA小系統(tǒng)能夠脫機(jī)工作才使用。在JTAG模式下FPGA和PROM的加載是通過(guò)計(jì)算機(jī)來(lái)完成的，此種模式一般是在工程調(diào)試過(guò)程中反復(fù)驗(yàn)證設(shè)計(jì)時(shí)采用。在調(diào)試過(guò)程中一般只加載FPGA進(jìn)行調(diào)試就夠了，考慮到PROM的使用壽命有限，最好在設(shè)計(jì)通過(guò)后再

12、加載PROM。撥碼開(kāi)關(guān)配置表 表 4.8.14.9 MCU模塊在此僅就MCU模塊與電子技術(shù)綜合實(shí)驗(yàn)箱底板的連接關(guān)系及其信號(hào)定義進(jìn)行簡(jiǎn)單介紹，單MCU模塊的詳細(xì)介紹將在第七部分進(jìn)行。MCU主要通過(guò)兩排擴(kuò)展接口通過(guò)底板與其他模塊建立連接關(guān)系。如圖4.9.1圖4.9.1410 AD/DA模塊電子技術(shù)綜合實(shí)驗(yàn)箱加入了高速的模數(shù)與數(shù)模轉(zhuǎn)換模塊，模塊上包含一路模數(shù)轉(zhuǎn)換器和一路數(shù)模轉(zhuǎn)換轉(zhuǎn)換器，精度均為12位，模數(shù)轉(zhuǎn)換速度為25MSPS，數(shù)模轉(zhuǎn)換速度為100MSPS，非常適合于各種高速數(shù)據(jù)的采集。各接口的位置圖如圖4.10.1：圖 4.10.1如圖4.10.1所示：J15為模塊的5V供電選擇開(kāi)關(guān)，當(dāng)開(kāi)關(guān)置于“

13、MB”時(shí)，模塊由實(shí)驗(yàn)箱的底板供電，當(dāng)置于“O”時(shí)，模塊由外部電源經(jīng)過(guò)外部5V輸入端子供電。J16為模塊的3.3V供電選擇開(kāi)關(guān)，當(dāng)開(kāi)關(guān)置于“MB”時(shí)，模塊由實(shí)驗(yàn)箱的底板供電，當(dāng)置于“O”時(shí)，模塊由外部電源經(jīng)過(guò)外部3.3V輸入端子供電。J13為模塊的-5V供電選擇開(kāi)關(guān)，當(dāng)開(kāi)關(guān)置于“MB”時(shí)，模塊由實(shí)驗(yàn)箱的底板供電，當(dāng)置于“O”時(shí)，模塊由外部電源經(jīng)過(guò)外部5V輸入端子供電。J17為AD芯片的時(shí)鐘的測(cè)試端子，J6為電位抬升電位器，因?yàn)锳D9225的輸入信號(hào)最大范圍為0到4V，而實(shí)際的輸入信號(hào)可能是正負(fù)的，所以要將輸入信號(hào)的電位抬升以滿足AD的需要。SMA座P1是未經(jīng)前級(jí)處理的信號(hào)輸入端，該信號(hào)經(jīng)過(guò)由NE

14、5532組成的兩級(jí)有源低通濾波器和電位抬升電路進(jìn)入由AD8055組成的電壓跟隨器最后送入AD9225，這里有源低通濾波器的理論截止頻率為1M，因此輸入信號(hào)必須小于1M。J2_1為P1信號(hào)的測(cè)試端子。SMA座J8_1的輸入信號(hào)直接進(jìn)入ad8055組成的電壓跟隨器，這樣方便用戶自行設(shè)計(jì)AD的前級(jí)輸入電路。J9為j8_1信號(hào)的測(cè)試端子。J14為電壓跟隨器AD8055的輸出及AD9225的輸入。SMA座J29為DA芯片AD9752的外部參考電壓輸入座，為DA芯片提供穩(wěn)定的參考電壓。JP5為DA芯片參考電壓選擇開(kāi)關(guān)，當(dāng)JP5置于“1.2V”時(shí)，DA芯片內(nèi)部的參考電壓產(chǎn)生電路為DA提供穩(wěn)定的參考電壓，當(dāng)J

15、P5置于“O”時(shí)，DA芯片的參考電壓由j29提供。模塊上的AD芯片的輸入量程可以通過(guò)單刀雙擲開(kāi)關(guān)JP3選擇，當(dāng)JP3置于“2V”時(shí)，AD輸入量程為0到4V，當(dāng)JP3置于“1V”時(shí)，AD輸入量程為0到2V。AD9225和AD9752的電路結(jié)構(gòu)圖分別由由圖4.10.2和圖4.10.3所示：圖 4.10.2圖4.10.3圖4.10.4411 RAM_ROM模塊RAM_ROM模塊中包含一片64K*16的SRAM IDT71V016，可以通過(guò)在FPGA內(nèi)部生成SRAM控制器來(lái)實(shí)現(xiàn)對(duì)SRAM的讀寫，模塊中還包含一片符合I2C通信標(biāo)準(zhǔn)的EEPROM 24C16，可以通過(guò)在FPGA內(nèi)部實(shí)現(xiàn)I2C總線協(xié)議控制器

16、完成對(duì)EEPROM的讀寫。電路及接口結(jié)構(gòu)如圖19和圖20所示：圖 4.11圖 4.124.13DDS模塊模塊的各部分電路圖如下：電源電路圖如4.13.1：圖4.13.1與MCS51單片機(jī)或FPGA的接口如圖4.13.2圖4.13.2DDS核心電路如圖4.13.3圖4.13.3參考時(shí)鐘電路如圖4.13.4圖4.13.4模塊中各個(gè)接插件位置如圖4.13.5:圖4.13.5JP4為采用MCS51單片機(jī)控制AD9852時(shí)的接口.J3為采用FPGA控制AD9852時(shí)的接口。單刀雙擲開(kāi)關(guān)J11為AD9852的編程模式選擇開(kāi)關(guān)，當(dāng)置于”P”時(shí)，AD9852采用并行模式編程，當(dāng)置于”S”時(shí)，AD9852采用串

17、行模式編程。單刀雙擲開(kāi)關(guān)J9為AD9852的參考時(shí)鐘選擇開(kāi)關(guān)， 當(dāng)置于”EN”時(shí)，AD9852的參考時(shí)鐘采用差分輸入方式，當(dāng)置于”N_EN”時(shí)， AD9852的參考時(shí)鐘采用單端輸入方式。SMA座J4.13為AD9852的更新時(shí)鐘輸入，輸出端口，此端口可輸入輸出AD9852的更新時(shí)鐘。SMA座J21為AD9852的FSK_BPSK_HOLD數(shù)據(jù)、控制信號(hào)輸入，輸出端口，具體用法見(jiàn)各個(gè)實(shí)驗(yàn)。SMA座J22為AD9852的SHAPED_KEYING數(shù)據(jù)控制信號(hào)輸入，輸出端口，協(xié)助AD9852完成通斷整形鍵控功能，具體用法見(jiàn)各個(gè)實(shí)驗(yàn)。SMA座J23為AD9852內(nèi)部高速比較器的輸出。SMA座J24為A

18、D9852內(nèi)部高速比較器的反向輸入端（V-）。SMA座J14為AD9852內(nèi)部高速比較器的正向輸入端（V+）。SMA座J27為AD9852內(nèi)部余弦DAC經(jīng)過(guò)濾波器后的輸出。SMA座J19為AD9852內(nèi)部控制DAC經(jīng)過(guò)濾波器后的輸出。測(cè)試端子J17為即模塊的模擬地，方便測(cè)量。電位器RV1可以調(diào)節(jié)運(yùn)放AD8055的放大倍數(shù)，從而調(diào)節(jié)余弦DAC的輸出波形的幅度。J4為模塊上的散熱風(fēng)扇的電源接口，該風(fēng)扇為+5V供電，J4的左邊為電源的負(fù)極，右邊為電源的正極。4.13.1 AD9852AST是AD 公司生產(chǎn)的輸出頻率理論上可達(dá)0.7uHZ到80MHZ的直接數(shù)字式頻率綜合器(DDS)單片集成電路。能產(chǎn)生

19、高穩(wěn)定的頻率、相位、幅度可編程控制的信號(hào)。該DDS 性能優(yōu)越、性價(jià)比高。最高系統(tǒng)時(shí)鐘200MHz， 參考時(shí)鐘可單端輸入也可差分輸入。內(nèi)有可編程參考時(shí)鐘倍頻器、反辛格函數(shù)濾波器、數(shù)字乘法器、兩個(gè)12 位數(shù)模變換器、高速模擬比較器和接口邏輯電路。48 位頻率控制字， 頻率分辨率可達(dá)到0.71054uHz； 參考時(shí)鐘可倍頻4 20倍，可省去用戶產(chǎn)生200MHz 時(shí)鐘；3ps的超高速比較器，可把輸出變成方波，可以改變占空比，用于高速時(shí)鐘。具有輸出幅度調(diào)制功能，14 位數(shù)控調(diào)相或相移鍵控(PSK) ，具有掃頻功能(chirp)和頻移鍵控(FSK)功能。寬帶和窄帶的SFDR 都很好，工作溫度范圍-40+8

20、5。4.13. 2余弦數(shù)模變換器余弦數(shù)模變換器產(chǎn)200MSPS(最大)DDS輸出余弦信號(hào)，最大輸出幅度由第56 腳的電阻器RSET來(lái)設(shè)定。這是一個(gè)電流輸出的數(shù)模變換器， 最大輸出電流為20mA。10mA 輸出電流提供最好的SFDR(Spurious Free Dynamic Range) 性能。電阻值RSET= 39. 93/Iout， Iout的單位是安培。數(shù)模變換器的最大輸出電壓是-0. 5+1V。要得到最佳SFDR， 兩個(gè)數(shù)模變換器的輸出應(yīng)接相等負(fù)載， 特別是輸出頻率很高時(shí)， 這時(shí)諧波失真更顯著。4.13. 3反辛格函數(shù)濾波器這個(gè)濾波器對(duì)余弦數(shù)模變換器的輸入數(shù)據(jù)進(jìn)行預(yù)均衡，補(bǔ)償余弦數(shù)模變

21、換的sin(x)/x函數(shù)起伏特性，使其幅頻響應(yīng)平坦，在數(shù)模變換器輸出寬帶信號(hào)(比如正交相移鍵控) 時(shí)幅度沒(méi)有明顯變化， 而這種幅度變化會(huì)引起誤差矢量模值增加。濾波器之后有一個(gè)數(shù)字乘法器， 可進(jìn)行幅度控制、幅度調(diào)制和幅度整形。4.13. 4參考時(shí)鐘倍頻器這是一個(gè)可編程鎖相環(huán)參考時(shí)鐘倍頻器， 允許用戶選擇整數(shù)倍頻次數(shù)， 范圍是420。利用這個(gè)功能用戶最低輸入10MHz的時(shí)鐘便可產(chǎn)生200MHz的內(nèi)部系統(tǒng)時(shí)鐘。參考時(shí)鐘倍頻器功能可以跳過(guò)不用， 直接從外部時(shí)鐘源輸入AD9852 的系統(tǒng)時(shí)鐘。要獲得最佳的相位噪聲性能， 參考時(shí)鐘倍頻器應(yīng)跳過(guò)。AD9852 的系統(tǒng)時(shí)鐘可以來(lái)自參考時(shí)鐘倍頻器的輸出， 也可以

22、來(lái)自“REFCLK”端； 參考時(shí)鐘可以單端輸入也可差分輸入， 對(duì)應(yīng)的“DIFFCL ENABLE”端應(yīng)分別設(shè)置為低電平或高電平。4.13. 5降低功耗功能AD9852 是一種大規(guī)模集成電路， 功耗比較大， 特別是系統(tǒng)時(shí)鐘比較高時(shí)。為了提高系統(tǒng)的高溫環(huán)境適應(yīng)性，AD9852 有一種降低功耗的辦法， 就是關(guān)閉部分不用的功能模塊。通過(guò)設(shè)置相應(yīng)的控制位， 反辛格函數(shù)濾波器和參考時(shí)鐘倍頻器可以跳過(guò)不用， 能明顯減小功耗。在不需要時(shí)， 通過(guò)設(shè)置相應(yīng)的控制位， 可關(guān)閉控制數(shù)模變換器和高速比較器的電源， 也可減小功耗。4.13. 6內(nèi)部和外部更新時(shí)鐘用戶編程的控制數(shù)據(jù)放在緩沖寄存器里， 要使緩沖寄存器里的數(shù)據(jù)

23、傳送到DDS 運(yùn)行核心， 需要一個(gè)更新時(shí)鐘信號(hào)。這個(gè)信號(hào)可由用戶提供，也可由AD9852 內(nèi)部更新時(shí)鐘器產(chǎn)生。用戶提供更新時(shí)鐘，易使編程與更新時(shí)鐘同步，可以防止因數(shù)據(jù)建立和保持時(shí)間的原因而出現(xiàn)的編程信息傳輸錯(cuò)亂。更新時(shí)鐘由內(nèi)部產(chǎn)生時(shí)， 其重復(fù)周期由用戶編程設(shè)置。更新時(shí)鐘產(chǎn)生器是一個(gè)工作在1/2系統(tǒng)時(shí)鐘的32 位減法計(jì)數(shù)器， 從32 位二進(jìn)制值(用戶編程) 開(kāi)始減計(jì)數(shù)。計(jì)到零時(shí)， 輸出一個(gè)更新脈沖， 使DDS 的輸出(或功能) 改變。更新脈沖的周期為(N + 1) ×(系統(tǒng)時(shí)鐘周期×2)其中N 是用戶所編程的32 位二進(jìn)制值。4.13. 7通斷整形鍵控“通斷整形鍵控”功能使用

24、戶控制數(shù)模變換器的輸出幅度漸變上升和下降， 可減小反沖頻譜， 幅度突變會(huì)在很寬的頻譜范圍內(nèi)產(chǎn)生沖擊， 要用此功能首先使數(shù)字乘法器有效， 輸出幅度漸變可由內(nèi)部自動(dòng)進(jìn)行，也可由用戶編程控制。由內(nèi)部自動(dòng)進(jìn)行時(shí)， 如果“Shaped keying”端是高電平，輸出幅度線性增大到滿幅度，并且一直保持到“Shaped keying”端變?yōu)榈碗娖綍r(shí)， 又線性降到零幅度。從零幅度到滿幅的過(guò)渡時(shí)間由用戶編程控制，過(guò)渡時(shí)間是兩個(gè)常數(shù)和一個(gè)變量的函數(shù)。變量是一個(gè)可編程8 位斜率計(jì)數(shù)器， 這是一個(gè)工作于系統(tǒng)時(shí)鐘的減法計(jì)數(shù)器， 每當(dāng)計(jì)數(shù)到零時(shí)輸出一個(gè)脈沖，該脈沖傳給一個(gè)12 位計(jì)數(shù)器。每接收到一個(gè)脈沖，該12 位計(jì)數(shù)器

25、加1 或減1，需要212個(gè)這樣的脈沖才能使12位加計(jì)數(shù)器從零計(jì)滿。12 位計(jì)數(shù)器的輸出接到12 位數(shù)字乘法器，數(shù)字乘法器的輸入值是全“0”時(shí)，輸入信號(hào)乘以0，產(chǎn)生零幅度；數(shù)字乘法器全“1”輸入時(shí)，輸入信號(hào)乘以1，是滿幅度。乘法器有212個(gè)可選值，各產(chǎn)生一個(gè)對(duì)應(yīng)的輸出幅度。最大輸出幅度是RSET電阻器的函數(shù)，不能編程。兩個(gè)常量分別是系統(tǒng)時(shí)鐘周期和零到滿幅度的212個(gè)步進(jìn)量， 其中系統(tǒng)時(shí)鐘驅(qū)動(dòng)斜率計(jì)數(shù)器。8 位減計(jì)數(shù)初值和輸出幅度過(guò)渡時(shí)間的關(guān)系為(N + 1)×(系統(tǒng)時(shí)鐘周期×212)其中N 是8 位計(jì)數(shù)的初值， 范圍5 28。輸出幅度漸變由用戶編程控制時(shí)， 數(shù)字乘法器轉(zhuǎn)接到用

26、戶可編程12 位寄存器，用戶可以任意方式直接編程幅度過(guò)渡形狀。4.13.8AD9852 工作模式及實(shí)驗(yàn)AD9852 有五種可編程工作模式。詳細(xì)設(shè)置請(qǐng)參考光盤中的AD9852.pdf4.13.8.1單調(diào)模式(Single2Tone) (000 模)上電或復(fù)位后的默認(rèn)模式就是這種模式， 頻率控制字寄存器的默認(rèn)值為零。加電或復(fù)位后的默認(rèn)值定義一個(gè)安全的無(wú)輸出狀態(tài)， 產(chǎn)生一個(gè)0Hz、0 相位的輸出信號(hào)。默認(rèn)的零幅度設(shè)置模式從I 和Q 兩個(gè)數(shù)模變換器中輸出的都是直流， 幅度為中等輸出電流所對(duì)應(yīng)的幅度。用戶要得到所需的輸出信號(hào)， 必須編程28 個(gè)寄存器中的一些或全部。頻率控制字的值由如下等式?jīng)Q定:FTW

27、= 輸出頻率×248×系統(tǒng)時(shí)鐘頻率，其中48 是相位累加器為48 位， 頻率用Hz 表示， 頻率控制字FTW 是十進(jìn)制數(shù)。算出十進(jìn)制數(shù)， 要四舍五入成整數(shù)， 然后轉(zhuǎn)化為二進(jìn)制數(shù)。頻率變化時(shí)相位是連續(xù)的， 這就是說(shuō)新頻率用的是舊頻率的最后相位作為起始相位。單調(diào)模式下用戶控制信號(hào)的輸出頻率(精度是48 位)、輸出幅度(精度是12 位)、輸出相位(14 位精度) ， 這些參數(shù)可通過(guò)字節(jié)率為100MHz 的8 位并行或字節(jié)率為10MHz 的串行編程接口改變。4.13. 8. 2無(wú)過(guò)渡頻移鍵控模式(Unramped FSK) (001 模式)當(dāng)選擇這種模式時(shí)，DDS 的輸出頻率是頻率

28、控制字寄存器1 和頻率控制字寄存器2 的值及“FSK 輸入端”的邏輯電平的函數(shù)?！癋SK 輸入端”為邏輯低時(shí)， 選擇F1 (頻率控制字1) ； 而“FSK 輸入端”為高時(shí)， 選擇F2 (頻率控制字2)。頻率變化是相位連續(xù)的， 而且?guī)缀跏撬矔r(shí)的。除了F2 和“FSK 輸入端”有效外， 這種模式等同于單調(diào)模式。圖4.13.6表示一種無(wú)過(guò)渡頻移鍵控， 這種工作方式既簡(jiǎn)單又可靠， 是數(shù)據(jù)通信最可靠的形式，缺點(diǎn)是占用頻帶寬。圖4.13.6實(shí)驗(yàn)步驟：1.將MCU模塊，DDS模塊分別插到底板對(duì)應(yīng)的位置。2.將DDS模塊上的J11置于”P”端，J9置于”EN”端，示波器探頭插到J27，示波器地線與模塊上的J1

29、7相連。3.給實(shí)驗(yàn)箱通電，將光盤中“AD9852Keil工程”文件夾下的AD9852_unramped_fsk.hex文件下載到單片機(jī)中，調(diào)節(jié)示波器的各個(gè)參數(shù)，使得示波器上能同時(shí)顯示兩個(gè)頻率的至少5個(gè)周期的波形，按下示波器的RUN/STOP鍵，調(diào)節(jié)示波器的時(shí)基，即可看到一個(gè)FSK的波形。4.將“AD9852Keil工程”文件夾下的Unramped_FSK.c導(dǎo)入工程，更改set_freq(100010000)；中的數(shù)據(jù)（單位HZ）或nop(200)；中的數(shù)據(jù)（單位uS），重新編譯、下載，及可看到不同鍵控字或不同頻率的FSK波形。4.13.8.3傾斜頻移鍵控模式(Ramped FSK) (010

30、 模)這種頻移鍵控從F1 變化到F2 不是瞬時(shí)的， 而是經(jīng)過(guò)一個(gè)頻率掃描過(guò)程或者說(shuō)是“傾斜過(guò)渡”， 此處“傾斜”一詞表示頻率掃描是線性的。線性掃頻在010 模下由AD9852自動(dòng)完成， 很容易實(shí)現(xiàn)。線性掃頻只是許多頻率過(guò)渡方式中的一種， 非線性的頻率過(guò)渡可通過(guò)快速分段地改變線性掃頻斜率的方法來(lái)實(shí)現(xiàn)。無(wú)論是線性的還是非線性頻率過(guò)渡方式， 除了輸出兩個(gè)起始頻率F1、F2 之外， 還要輸出很多中間頻率。圖4.13.7表示線性傾斜頻移鍵控信號(hào)的頻率與時(shí)間的關(guān)系曲線。圖4.13.7“傾斜頻移鍵控”用漸變的用戶定義的頻率變化替代瞬時(shí)頻率變化， 可比傳統(tǒng)的頻移鍵控提供更好的帶寬容量。在F1和F2上的停留時(shí)間

31、可以等于或遠(yuǎn)大于中間頻率停留時(shí)間。F1 和F2的持續(xù)時(shí)間、中間頻率點(diǎn)的數(shù)量和在每個(gè)頻率點(diǎn)上的停留時(shí)間均由用戶控制。不同于無(wú)過(guò)渡頻移鍵控， 傾斜頻移鍵控要求最低頻率存入F1 寄存器， 最高頻率存入F2 寄存器。有關(guān)的幾個(gè)寄存器必須編程， 以設(shè)置DDS 的中間頻率變化的步進(jìn)量(48 位) 和每一步所持續(xù)的時(shí)間(20位)。在工作開(kāi)始之前頻率累加器必須清零， 以保證頻率累加器從全零輸出狀態(tài)開(kāi)始。每個(gè)中間頻率點(diǎn)的持續(xù)時(shí)間為：(N + 1) ×系統(tǒng)時(shí)鐘周期，其中N 為用戶編程的20 位斜率時(shí)鐘計(jì)數(shù)器的初值， 其允許范圍是1 (2N - 1)。F1 和F2的持續(xù)時(shí)間由“FSK 輸入端”在目標(biāo)頻率到

32、達(dá)后， 繼續(xù)保持高電平或低電平的持續(xù)時(shí)間決定。48 位“delta 頻率”寄存器設(shè)置頻率的步進(jìn)量， 每收到一個(gè)來(lái)自斜率計(jì)數(shù)器的時(shí)鐘脈沖， 頻率累加器就與“delta 頻率”寄存器累加一次， 然后就在F1 或F2 頻率字上加上或減去該累加值， 最后再賦給相位累加器。輸出頻率按照“FSK 輸入端”的邏輯狀態(tài)傾斜上升或下降， 上升或下降的斜率是斜率時(shí)鐘的函數(shù)。一旦到達(dá)目標(biāo)頻率， 就終止頻率累加過(guò)程。一般來(lái)說(shuō)， delta頻率字與F1 和F2 頻率字相比要小得多。比如， 假設(shè)頻率F1 和F2是13MHz相差1kHz， 那么delta頻率字可能只是25Hz。在到達(dá)目標(biāo)頻率前，“FSK DA TA ”端的

33、邏輯狀態(tài)發(fā)生變化， 則頻率掃描立即反向， 開(kāi)始以同樣的斜率和分辨率返回到起始頻率， 如圖4.13.8表示。圖4.13.8010 模式還有一種“三角形”掃頻功能。用戶設(shè)置最低頻率F1、最高頻率F2、步進(jìn)量、每個(gè)頻率點(diǎn)的停留時(shí)間， 輸出頻率將自動(dòng)從F1 線性掃描到F2， 然后自動(dòng)從F2 掃描到F1。在掃描過(guò)程中， 各個(gè)頻率點(diǎn)上停留時(shí)間相等， 而且無(wú)需觸發(fā)“FSK DA TA ”端， 如圖4 所示。自動(dòng)頻率掃描可以從F1 也可以從F2 開(kāi)始， 這由開(kāi)始工作時(shí)“FSK DA TA ”端的邏輯狀態(tài)決定。如果“FSK DA TA ”端是低電平就選擇F1 作為起始頻率； 高電平則選擇F2 作為起始頻率。“傾

34、斜頻移鍵控”模式在F1 過(guò)渡到F2 (反之亦然) 期間具有快速響應(yīng)48 位頻率字和20位斜率計(jì)數(shù)器的變化的能力。利用這個(gè)特點(diǎn)， 把若干段斜率不同的線性過(guò)渡連接起來(lái)， 就可形成非線性頻率掃描。首先執(zhí)行一個(gè)某種斜率的線性過(guò)渡， 然后再改變斜率(通過(guò)改變斜率時(shí)鐘或$ 頻率字， 或兩者都變) ， 就可實(shí)現(xiàn)上述功能。非線性“傾斜頻移鍵控”還顯露出一種如圖4.13.9所示的調(diào)頻(Ch irp ) 功能。“傾斜頻移鍵控”模式的功能和調(diào)頻(Ch irp ) 模式的主要區(qū)別是，“頻移鍵控”限制在F1 和F2 范圍內(nèi)工作， 而(Ch irp ) 模式?jīng)]有F2 頻率限制。利用AD9852 的控制寄存器， 還可實(shí)現(xiàn)其

35、它功能，“傾斜頻移鍵控”模式下， 有一個(gè)控制寄存器的“CLRACC1”位， 可清除頻率累加器(ACC1) 的輸出， 其結(jié)果是中斷當(dāng)前頻率掃描， 頻率復(fù)位到起始點(diǎn)F1 或F2， 然后以原有的斜率繼續(xù)傾斜上升(或下降) ， 形成鋸齒波掃頻(見(jiàn)圖4.13.10)。即使已經(jīng)到達(dá)目標(biāo)頻率F1 和F2， 也會(huì)發(fā)生這種情況。其次， 還有一個(gè)同時(shí)清除頻率累加器(ACC1) 和相位累加器(ACC2) 的控制位“CLRACC2”。當(dāng)這一位有效時(shí)， 頻率累加器和相位累加器被清除， 導(dǎo)致0Hz 輸出。圖4.13.9非線性Ch irp圖4.13.10三角波掃頻實(shí)驗(yàn)步驟：1.將MCU模塊，DDS模塊分別插到底板對(duì)應(yīng)的位置

36、。2.將DDS模塊上的J11置于“P”端，J9置于“EN”端，示波器探頭插到J27，示波器地線與模塊上的J17相連。3.給實(shí)驗(yàn)箱通電，將光盤中“AD9852Keil工程”文件夾下的AD9852_Ramped_FSK.hex文件下載到單片機(jī)中，調(diào)節(jié)示波器的各個(gè)參數(shù)，使得示波器上能同時(shí)顯示兩個(gè)頻率的至少5個(gè)周期的波形，按下示波器的RUN/STOP鍵，調(diào)節(jié)示波器的時(shí)基，即可看到一個(gè)FSK的波形，F(xiàn)1，F(xiàn)2之間有很多中間頻率。4.將“AD9852Keil工程”文件夾下的Ramped_FSK.c導(dǎo)入工程，更改set_freq(10000，11000)； 中的數(shù)據(jù)（單位HZ）但是兩個(gè)頻率之間相差不能太大，

37、或nop(200)；中的數(shù)據(jù)（單位uS），或者rate_n3或者dfw6中的值，重新編譯、下載，及可看到不同目標(biāo)頻率或者不同時(shí)間步進(jìn)量(斜率計(jì)數(shù)器) 或者不同頻率步進(jìn)量(delta頻率字)下的FSK信號(hào)。4.13. 8. 4Ch irp 模式(011 模)這個(gè)模式又稱為的“脈沖調(diào)頻”?！懊}沖調(diào)頻”可采用任意掃頻方式， 但大多數(shù)的Ch irp 系統(tǒng)都采用線性FM 掃描方式。這是一種擴(kuò)譜調(diào)制，可以實(shí)現(xiàn)“處理增益”。圖4.13.10 表示一種夸大了的非線性Chirp，目的是為了說(shuō)明通過(guò)改變時(shí)間步進(jìn)量(斜率計(jì)數(shù)器) 和頻率步進(jìn)量(delta頻率字) 來(lái)產(chǎn)生不同斜率， 從而實(shí)現(xiàn)非線性掃頻。由用戶定義的頻

38、率范圍FTW 1 FTW 2、持續(xù)時(shí)間、頻率分辨率和掃描方向，可采用內(nèi)部產(chǎn)生線性掃頻， 也可采用外部編程產(chǎn)生非線性掃頻?？梢允敲}沖的，也可是連續(xù)波。delta頻率字采用二進(jìn)制補(bǔ)碼， 可正可負(fù)，這就可以定義FM Ch irp 的掃描方向。如果delta頻率字是負(fù)(最高位為高電平) ， 頻率從FTW 1 向負(fù)方向掃描(頻率遞減) ；如果delta頻率字是正(最高位為低電平) ，頻率從FTW 1 向正方向掃描(頻率遞增)。FM Ch irp 模下，可實(shí)現(xiàn)瞬時(shí)返回起始頻率FTW 1 或0Hz，第一是用“CLR ACC1”位清除頻率累加器，其結(jié)果是中斷當(dāng)前Chirp，把頻率復(fù)位到FTW 1，然后以原來(lái)斜

39、率和方向繼續(xù)掃描。Ch irp 模式下清除48 位頻率累加器(ACC1) 的工作過(guò)程如圖4.13.11 所示。delta頻率字不受“CLRACC1”位影響。圖4.13.11 Ch irp 模式中CLR ACC1 的作用其次是用“CLR ACC2”控制位同時(shí)清除頻率累加器(ACC1) 和相加累加器(ACC2)，輸出0Hz，實(shí)現(xiàn)脈沖FM。圖4.13.12表示“CLR ACC2”位對(duì)DDS 輸出頻率的作用?！癈LR ACC2”位為高電平時(shí)，可對(duì)寄存器重新編程，改變FTW 1 和斜率。只有Ch irp 模才有的另一項(xiàng)功能是“保持”端。這個(gè)功能可使送給斜率計(jì)數(shù)器的時(shí)鐘停止，從而終止送給頻率累加器的時(shí)鐘脈

40、沖。其結(jié)果是停止掃頻，使輸出頻率保持在“保持”端有效時(shí)的頻率上。“保持”端釋放后，時(shí)鐘恢復(fù)，掃頻繼續(xù)進(jìn)行。在保持狀態(tài)下，用戶可改變寄存器的值；然而斜率計(jì)數(shù)器必須以原來(lái)的斜率恢復(fù)工作，直到計(jì)數(shù)為零，才能載入新斜率計(jì)數(shù)初值。圖4.13.13表示“保持”功能對(duì)DDS 輸出頻率的影響。用戶要建立復(fù)雜Ch irp 或復(fù)雜“傾斜頻移鍵控”時(shí)，可以利用32 位自動(dòng)IO更新計(jì)數(shù)器。由于這個(gè)內(nèi)部計(jì)數(shù)器與AD9852 的系統(tǒng)時(shí)鐘同步，能夠在精確時(shí)間上實(shí)現(xiàn)掃頻的程控變化。在Ch irp 模式中，目標(biāo)頻率不能直接給定，而由頻率步進(jìn)和掃描時(shí)間決定，如果掃描時(shí)間足夠長(zhǎng)，可一直掃描到最高輸出頻率。當(dāng)?shù)竭_(dá)用戶希望的目標(biāo)頻率后

41、，掃描如何進(jìn)行由用戶選擇，共有以下幾種選擇:a. 使用“保持”端或給頻率累加器的delta頻率字寄存器裝載全零，使掃描停止并使輸出保持在目標(biāo)頻率上。b. 停止使用“保持”端功能，然后用數(shù)字乘法器和整形鍵控端(P in30) 或通過(guò)編程寄存器控制，使輸出幅度傾斜下降到零。圖4.13.12FM Ch irp 模式中CLR ACC1 的作用圖4.13.13HOLD 功能c. 利用“CLL ACC2”位突然終止掃描過(guò)程。d. 以線性或用戶控制的方式，沿著相反方向繼續(xù)掃描，返回起始頻率。這時(shí)$ 頻率字的正負(fù)號(hào)要改變。e. 利用“CLR ACC1”控制位立即返回到起始頻率F1， 以鋸齒波形式繼續(xù)重復(fù)原來(lái)的

42、掃頻過(guò)程。利用32 位更新時(shí)鐘在精確的時(shí)間間隔上發(fā)出“CLR ACC1”指令，可建立一個(gè)自動(dòng)的重復(fù)掃頻， 調(diào)節(jié)時(shí)間間隔或改變delta頻率字會(huì)改變掃描范圍。4.13. 8. 5兩點(diǎn)相移鍵控模式(BPSK) (100 模)兩點(diǎn)(二元或兩相位) 相移鍵控意思是在預(yù)先設(shè)置好的兩個(gè)14 位相移量中快速切換，這種切換同時(shí)影響AD9852 的兩個(gè)DA 變換器。“BPSK”端的邏輯狀態(tài)選擇相移量，當(dāng)為低時(shí)， 選擇相位1；為高時(shí)，選擇相位2。圖4.13.14表示輸出載波四個(gè)周期的相位變化。如果需要更一般相移，則應(yīng)選擇單調(diào)模式，用串行或高速并行總線編程相位寄存器。圖4.13.14兩點(diǎn)相移鍵控模式五、MCU單片機(jī)

43、小系統(tǒng)詳述5.1、系統(tǒng)簡(jiǎn)介該小系統(tǒng)以51系列單片機(jī)為核心，外圍擴(kuò)展了7段碼顯示器、液晶顯示器、按鍵、RAM，等外設(shè)，功能齊全，可用串口和ISP兩種模式進(jìn)行程序下載，可以免去使用器與仿真器的麻煩。5.2、功能特點(diǎn) 5V電源模塊； 51系列核心單片機(jī)，與多款型號(hào)兼容； 地址、數(shù)據(jù)、中斷等多種擴(kuò)展接口； ISP功能，可免除使用編程器； 8個(gè)7段數(shù)碼管； 128*64點(diǎn)陣液晶； 4行4列按鍵； 32K靜態(tài)RAM； 11.0592MHz晶振；5.3、軟、硬件安裝5.3.1硬件安裝如圖5.1 圖5.1 5.3.2 Keilc51軟件的安裝及使用簡(jiǎn)介 keilc51編譯器的安裝與使用keilc51的安裝與普

44、通軟件的安裝基本一樣，安裝方法請(qǐng)參閱軟件安裝說(shuō)明。keilc51的使用方法如下： 運(yùn)行keilc51進(jìn)入編輯界面 如圖 5.2圖5.2 首先進(jìn)行輸出文件設(shè)置，進(jìn)入菜單project/options for target選擇OUTPUT選項(xiàng)卡，勾選Creat HEX File項(xiàng)，如圖5.3所示：圖 5.3 進(jìn)入菜單project/new project建立一個(gè)新工程 如圖5.4所示圖5.4 選擇你要保存的路徑，輸入工程文件的名字 如圖 5.5所示圖 5.5 根據(jù)小系統(tǒng)上使用的單片機(jī)選擇相應(yīng)的型號(hào)如圖 5.6所示圖5.6 單擊“Target 1”前面的“”號(hào)，然后在“Source Group 1”

45、上單擊右鍵，彈出如圖5.6所示界面加入源文件。如還沒(méi)有源文件請(qǐng)先進(jìn)入菜單File/New生成一個(gè)*.C格式的文件。圖5.6 程序編寫完成后進(jìn)入菜單Project/Build target編譯工程，如圖 5.7所示，生成的*.HEX文件即可作為下載程序使用。圖 5.75.3.3 STC-ISP V35 的使用介紹1、 運(yùn)行STC-ISP V35 按圖5.8 首先選擇單片機(jī)，在MCU Type中選擇系統(tǒng)板上對(duì)應(yīng)的單片機(jī)型號(hào)，串口，波特率。圖 5.82、單擊 ， 如圖5.9進(jìn)行選擇要下載的代碼文件3、單擊后 ，給實(shí)驗(yàn)箱上電 4、出現(xiàn) 如圖5.10所示界面，程序下載完成。圖5.9圖5.105.4系統(tǒng)硬

46、件及功能介紹5.4.1系統(tǒng)總體結(jié)構(gòu)框圖5.11圖 5.115.4.1 八個(gè)發(fā)光二極管 本系統(tǒng)中，八個(gè)發(fā)光二極管分配的地址為 0XA400H ，并且是低電平點(diǎn)亮 。連接如圖 5.12所示 。 圖 5.125.4.2 128*64液晶液晶模塊采用的是SMG12864C，共128列64行可顯示8*8字符128個(gè)、16*16漢字32個(gè)。連接如圖5.13所示 具體操作請(qǐng)參閱SMG12864C.PDF。圖 5.13 其中為CS3分配的地址為0xA200，為CS4分配的地址為0xA300。5.4.3 8位7段碼數(shù)碼管7段碼數(shù)碼管為連四位共陽(yáng)極顯示器，分為左右各四位。本系統(tǒng)中采用硬件實(shí)現(xiàn)地址譯碼，每一位數(shù)碼管

47、均分配一個(gè)獨(dú)立地址，操作控制簡(jiǎn)單。原理圖如圖5.14所示 ，地址分配如下：LED1:0xA000、LED2:0xA001、LED3:0xA002、LED4:0xA003、LED5:0xA004 LED6: 0xA005、LED7: 0xA006、LED8:0xA007圖 5.144.4.4 4*4 鍵盤本小系統(tǒng)中44陣列鍵盤采用查詢方式讀取按鍵值，分配的物理地址為CS2:0XA100。在讀取按鍵時(shí)需要通過(guò)P13和P14區(qū)分按鍵響應(yīng)所在行，通過(guò)軟件判斷按鍵響應(yīng)所在列。原理圖如圖5.15 所示圖 5.154.4.5存儲(chǔ)器小系統(tǒng)中配備了32K靜態(tài)RAM器件為HM62256，物理地址從0000H到7F

48、FFH。原理圖如圖5.16圖5.164.4.6擴(kuò)展接口小系統(tǒng)共有三排擴(kuò)展接口如電路圖5.16所示。其中包括數(shù)據(jù)線D0D7、地址線A0A15、ALE、WR、RD、P10、P11、P12、P15、外部中斷INT0-INT1、外部事件計(jì)數(shù)器T0-T1、232串行通信接口RXD、TXD（此處信號(hào)為TTL電平，如果需要與外界232設(shè)備通信需要制作電平轉(zhuǎn)換電路。切忌將未接電平轉(zhuǎn)換電路直接將外部信號(hào)接入小系統(tǒng)，這樣會(huì)將單片機(jī)燒毀）、外部地址擴(kuò)展片選信號(hào)CS6CS7（物理地址分別為A800H、C800H）。圖 5.177.5小系統(tǒng)譯碼電路結(jié)構(gòu)最小系統(tǒng)上的全部硬件除EEPROM以外均是采用總線方式進(jìn)行擴(kuò)展的，每

49、一個(gè)硬件均占用特定的物理地址。為了減少芯片的使用數(shù)量和降低PCB板布線的復(fù)雜度，本系統(tǒng)使用小規(guī)?？删幊踢壿嬈骷礼AL代替74系列芯片實(shí)現(xiàn)譯碼電路。具體硬件MCU.pdf中U21，邏輯表達(dá)式如下：LED_CS=(A=0XA0) &(!WR)KEY_CS=!(A=0XA1)&(!RD)；LED_E=(A>=0XA2)&()&()LED_CS=(A=0xA0)&(!WR)；KEY_CS=!(A=0xA1)&(!R D)LCD_E=(A0xA2)&(A0xA3)&(!(WR&RD)；LCD_L_CS=(A=0xA2)；LCD

50、_R_CS=(A=0xA3)；OUT1_CS=(A=0xA4)&(!(WR&R D)；OUT2_CS=(A0xA8)&(A0xC7)&(!(WR&R D)；OUT3_CS=(A0xC8)&(A0xFF)&(!(WR&R D)；其中：A為高8位地址A8.15；WR與RD為讀寫控制信號(hào)；LED_CS為數(shù)碼管顯示器片選信號(hào)，高電平有效，物理地址范圍為0xA0000xA0FF，因?yàn)樾∠到y(tǒng)上只有八個(gè)數(shù)碼管顯示器，實(shí)際只用到0xA0000xA007八個(gè)地址；KEY_CS為鍵盤片選信號(hào)，低電平有效，物理地址范圍為0xA1000xA1FF，實(shí)際地

51、址僅用到了0xA100；LCD_L_CS為液晶左半部分片選信號(hào)，高電平有效，物理地址范圍為0xA2000xA2FF，實(shí)際地址僅用到了0xA200；LCD_R_CS為液晶右半部分片選信號(hào)，高電平有效，物理地址范圍為0xA3000xA3FF，實(shí)際地址僅用到了0xA300；LCD_E為液晶使能信號(hào)，高電平有效，物理地址范圍為0xA2000xA3FF，實(shí)際地址僅用到了0xA200和0xA300兩個(gè)地址；OUT1_CS、OUT2_CS、OUT3_CS為外部擴(kuò)展片選信號(hào)，在小系統(tǒng)外部以總線的方式擴(kuò)展其他硬件設(shè)備時(shí)可以利用其作為片選信號(hào)，高電平有效，地址范圍分別為0xA4000xA4FF、0xA8000xC

52、7FF、0xC8000xFFFF。用戶可以根據(jù)自己的需要修改三者的邏輯表達(dá)式，只要保證不與LED_CS、KEY_CS、LCD_L_CS、LCD_R_CS、LCD_E和片外RAM地址沖突即可。5.6 MCU小系統(tǒng)測(cè)試說(shuō)明本單片機(jī)最小系統(tǒng)的測(cè)試共包括七個(gè)部分分別為：串口線、單片機(jī)、數(shù)碼管、按鍵、液晶、RAM、AD、晶振。5.6.1串口線用串口線將MCU小系統(tǒng)與計(jì)算機(jī)相連，啟動(dòng)STC-ISP V35 編程軟件，接通實(shí)驗(yàn)箱電源將CD-ROM->DEMO->sys->sys.hex下載到小系統(tǒng)上的單片機(jī)中，如能正常下載說(shuō)明串口線是好的，如不能正常下載可能出現(xiàn)的原因?yàn)榇诰€壞或單片機(jī)壞。

53、可先更換一條好的串口線在進(jìn)行一次下載，如問(wèn)題同樣存在說(shuō)明單片機(jī)是壞的，請(qǐng)更換單片機(jī)。如可以下載說(shuō)明串口線有問(wèn)題. 5.6.2 單片機(jī)如果可以進(jìn)行程序下載，并且在下載完程序后在未按任何按鍵以前數(shù)碼管顯示全部為0或液晶有相應(yīng)內(nèi)容顯示，說(shuō)明單片機(jī)沒(méi)有問(wèn)題。如果可以下載但數(shù)碼管和液晶都無(wú)顯示請(qǐng)用示波器測(cè)試單片機(jī)的第30腳如果沒(méi)有任何信號(hào)產(chǎn)生，說(shuō)明單片機(jī)已壞，請(qǐng)更換單片機(jī)。5.6.3數(shù)碼管數(shù)碼管一般不易損壞，如果在下載完程序后發(fā)現(xiàn)全部或個(gè)別不能顯示可能是板上U11、U12、U13中的某個(gè)芯片出了故障，請(qǐng)更換芯片。5.6.4按鍵在下載完程序后分別按下第一行第一列到第八列數(shù)碼管會(huì)分別顯示0到7，按下第二行第

54、一到第四列數(shù)碼管分別顯示8、9、A、B等數(shù)字，按下第四行第一列按鍵時(shí)液晶屏被全部清空，按下第四行第二列按鍵時(shí)液晶屏被全部填充為黑，按下第四行第三列按鍵時(shí)檢測(cè)AD，AD采集的電壓值在數(shù)碼管上顯示，按下第四行最后一列按鍵時(shí)檢測(cè)RAM，RAM損毀單元數(shù)量使用數(shù)碼管后五位顯示。如果在按下第一行(第二行)按鍵時(shí)某一個(gè)按鍵無(wú)反應(yīng)，請(qǐng)按與其在同一列的第三行(第四行)按鍵如果有反應(yīng)說(shuō)明第一行(第二行)的按鍵有問(wèn)題請(qǐng)進(jìn)行更換，如果第一行(第二行)與第三行(第四行)的情況相反說(shuō)明第三行的按鍵有問(wèn)題請(qǐng)進(jìn)行更換，如果同一列的兩個(gè)按鍵均無(wú)反應(yīng)請(qǐng)更換U13。5.6.5 液晶在下載完程序后在未按任何按鍵以前液晶有相應(yīng)內(nèi)容顯

55、示說(shuō)明液晶沒(méi)有問(wèn)題，如無(wú)顯示請(qǐng)調(diào)節(jié)板上電位器W1將其對(duì)比度調(diào)節(jié)到合適數(shù)值，因?yàn)橐壕?duì)比度會(huì)隨著外界溫度變化。按下第四行第一列按鍵時(shí)液晶屏被全部清空，按下第四行第二列按鍵時(shí)液晶屏被全部填充為黑。5.6.6 RAM按下第二行最后一列按鍵時(shí)檢測(cè)RAM，損毀單元數(shù)量使用數(shù)碼管后五位顯示，并再第六位顯示E，表示現(xiàn)在檢測(cè)的是RAM損毀數(shù)數(shù)量。如果數(shù)碼管顯示為0則RAM的全部單元都是好的，如果有數(shù)值則代表?yè)p壞單元數(shù)量，RAM仍然可以使用，但是一定要注意在編寫用戶程序使用外部數(shù)據(jù)存儲(chǔ)器時(shí)，一定要先編寫一段測(cè)試程序保證開(kāi)辟的存儲(chǔ)空間內(nèi)無(wú)損壞單元。5.6.7 AD按圖 5.18 接短接帽(圖標(biāo) 代表短接帽連接的位

56、置)，調(diào)節(jié)電位器W2 ，數(shù)碼管顯示AD所測(cè)的電壓。如果沒(méi)有顯示，則檢查AD/DA選擇跳針是否連接到了AD選擇端。有問(wèn)題請(qǐng)將JP3選擇5.0V。問(wèn)題存在請(qǐng)換 TLC549 圖 5.18六、ISE9.1簡(jiǎn)明教程本教程以跑馬燈實(shí)驗(yàn)為例簡(jiǎn)要介紹ISE9.1的使用方法。本實(shí)驗(yàn)利用 FPGA產(chǎn)生變化的8位數(shù)據(jù)傳給單片機(jī)，單片機(jī)將接收到的數(shù)據(jù)直接顯示在發(fā)光二極管上來(lái)演示跑馬燈的變化。系統(tǒng)設(shè)計(jì)時(shí)，控制發(fā)光二極管的引腳與其他引腳復(fù)用，具體電路如圖5.12所示，應(yīng)注意對(duì)應(yīng)引腳輸出為0時(shí)，發(fā)光二極管才被點(diǎn)亮。實(shí)驗(yàn)步驟1單擊“開(kāi)始->程序->Xilinx ISE9.1i->Project Navigator”，進(jìn)入ISE軟件。2選擇File->New Project，出現(xiàn)如圖 6.1 所示的窗口。我們先選擇工程存放的路徑，然后輸入工程名稱。系統(tǒng)自動(dòng)為每一個(gè)工程設(shè)定一個(gè)目錄，目錄名為工程名。再選擇頂層模塊類型為HDL。圖6.13單擊“下一步”，出現(xiàn)如圖6.2所示的窗口，在