《數(shù)字電路》總復(fù)習(xí)題

1、11級(jí)2班數(shù)字電路總復(fù)習(xí)題一、填空題1在邏輯電路中，任意時(shí)刻的輸出狀態(tài)僅取決于該時(shí)刻輸入信號(hào)的狀態(tài)，而與信號(hào)作用前電路的狀態(tài)無(wú)關(guān)，這種電路稱(chēng)為 。因此在電路結(jié)構(gòu)上，一般由 組合而成。2（35）10=（ ）2， （10101）2=（ ）103 電路能產(chǎn)生周期的脈沖波形； 電路可將正弦波變成矩形波。4三態(tài)門(mén)具有 、 、 三種狀態(tài)，因此常用于 結(jié)構(gòu)中。5右圖所示的波形是一個(gè) 進(jìn)制 （加、減）法計(jì)數(shù)器的波形。若由觸發(fā)器組成該計(jì)數(shù)器，觸發(fā)器的個(gè)數(shù)應(yīng)為 ，它有 個(gè)無(wú)效狀態(tài)，分別為 和 。6組合邏輯電路的設(shè)計(jì)步驟為： ； ；簡(jiǎn)化和變換邏輯表達(dá)式，從而畫(huà)出邏輯圖。7欲將一個(gè)頻率為10kHZ的矩形波變換成頻率為

2、1kHZ的矩形波，應(yīng)選用 電路。8邏輯表達(dá)式+CD+BD的最小項(xiàng)之和的形式是： 。9分析組合邏輯電路的步驟為： ； ； ； 根據(jù)真值表和邏輯表達(dá)對(duì)邏輯電路進(jìn)行分析，最后確定其功能。10為實(shí)現(xiàn)圖邏輯表達(dá)式的功能，請(qǐng)將多余輸入端C進(jìn)行處理（只需一種處理方法）。其中圖Y1、Y2為T(mén)TL電路，圖Y3、Y4為CMOS電路。Y1的C端應(yīng) ，Y2的C端應(yīng) ，Y3的C端應(yīng) ，Y4的C端應(yīng) 。11在任何時(shí)刻，輸出狀態(tài)只決定于同一時(shí)刻各輸入狀態(tài)的組合，而與先前狀態(tài)無(wú)關(guān)的邏輯電路稱(chēng)為 ，而若邏輯電路的輸出狀態(tài)不僅與輸出變量的狀態(tài)有關(guān)，而且還與系統(tǒng)原先的狀態(tài)有關(guān)，則稱(chēng)其為 。12雙極性三極管飽和工作狀態(tài)的條件是 。1

3、3正與門(mén)與 門(mén)等效。14“邏輯相鄰”是指兩個(gè)最小項(xiàng)_因子不同，而其余因子_。15數(shù)字比較器是用于對(duì)兩數(shù) ，以判斷其 的邏輯電路。16數(shù)（11011011）2轉(zhuǎn)化為八進(jìn)制數(shù)是 ，十六進(jìn)制數(shù)是 。S1 S0工作狀態(tài)0× ×清零10 0保持10 1右移11 0左移11 1并行輸出17在同步計(jì)數(shù)器中，各觸發(fā)器的CP輸入端應(yīng)接 時(shí)鐘脈沖。18有一兩端輸入的TTL與非門(mén)帶同類(lèi)負(fù)載門(mén)的個(gè)數(shù)為N，已知門(mén)電路的|IIS|=1.5mA，|IIH|=10uA，|IOL|=15mA，|IOH|=400uA，試問(wèn)電路帶負(fù)載門(mén)個(gè)數(shù)N= 。19四位雙向移位寄存器74HC194的功能表如表所示。由功能表可

4、知，要實(shí)現(xiàn)保持功能，應(yīng)使 ，當(dāng)，S1=1，S0=0時(shí)，電路實(shí)現(xiàn) 功能。20圖中所示電路中，當(dāng)電路其他參數(shù)不變：僅Rb減小時(shí)，三極管的飽和程度 ；僅RC減小時(shí)，三極管的飽和程度 ，它的飽和壓降VCES 。21由NE555定時(shí)器構(gòu)成的施密特觸發(fā)器，已知電源電壓VCC=9V其正向閾值電壓VT+= ；負(fù)向閾值電壓VT-= ，回差電壓VT= 。22某計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖如圖所示，試問(wèn)該計(jì)數(shù)器是一個(gè) 進(jìn)制 法計(jì)數(shù)器，它有 個(gè)有效狀態(tài)， 個(gè)無(wú)效狀態(tài)，該電路 自啟動(dòng)。若用JK觸發(fā)器組成，至少要 個(gè)。23單穩(wěn)態(tài)觸發(fā)器的特點(diǎn)是電路有一個(gè) 和一個(gè) 。24TTL或非門(mén)多余輸入端的處理是 。25電路中的二極管均為理想二極

5、管，判斷各二極管的狀態(tài)和輸出電壓Vo的大小。D1 ；D2 ；D3 ；VO= 。26NE555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器，該電路是觸發(fā)脈沖的 觸發(fā)，有兩種狀態(tài)： 和 ；電路要求輸入信號(hào)負(fù)脈沖的寬度必須 輸出脈沖寬度。27三個(gè)JK觸發(fā)器組成的計(jì)數(shù)器，最多有效狀態(tài)是 個(gè)，它是 進(jìn)制計(jì)數(shù)器；若要構(gòu)成五進(jìn)制計(jì)數(shù)器，最少需 個(gè)觸發(fā)器，它的無(wú)效狀態(tài)有 個(gè)。28在下圖所示的組合電路框圖中 ，若A1，A2A m為輸入邏輯變量，Y1，Y2Yn為輸出邏輯函數(shù)，其輸入和輸出間的函數(shù)關(guān)系可表示為Y1=f1 由此可見(jiàn)，組合電路的輸出只決定于 而與 無(wú)關(guān)。29十六進(jìn)制數(shù)（64）H轉(zhuǎn)換為十進(jìn)制數(shù)則為 。30將二進(jìn)制數(shù)（1101

6、010）2轉(zhuǎn)換成十進(jìn)制數(shù)是 ，八進(jìn)制數(shù)是 ，十六進(jìn)制數(shù)是 。31右圖為NE555定時(shí)器構(gòu)成的 輸入與輸出的波形，該電路tw 電路正常工作時(shí)，要求TW tw。32已知如圖（a）所示各電路輸出電壓波形如圖（b）所示，填寫(xiě)電路名稱(chēng)。電路1為 ，電路2為 ，電路3為 。33施密特觸發(fā)器和單穩(wěn)態(tài)觸發(fā)器是一種脈沖 電路，多諧振蕩器是一種脈沖 電路。34若在時(shí)鐘脈沖高電平期間RS端信號(hào)不發(fā)生變化，則同步RS觸發(fā)器的狀態(tài)變化是在時(shí)鐘脈沖 發(fā)生的，主從RS觸發(fā)器的狀態(tài)轉(zhuǎn)變是在時(shí)鐘脈沖 發(fā)生的 。35TTL與非門(mén)電路中，為了提高工作速度采到了以下措施：（1） ，（2） ，（3） 。36D/A轉(zhuǎn)換器按照解碼網(wǎng)絡(luò)的不

7、同可以分為 、 、 三種。37在n為倒T型D/A轉(zhuǎn)換電路中，若，則輸出電壓 。38在n為T(mén)型D/A轉(zhuǎn)換電路中，若，則輸出電壓 。39在10位D/A轉(zhuǎn)換電路中，若最大輸出電壓為-5V，則最小輸出電壓是 mV。40A/D轉(zhuǎn)換電路的一般工作過(guò)程包括 、 兩個(gè)步驟。41若A/D轉(zhuǎn)換電路的輸入信號(hào)頻譜最高頻率為f，則采樣頻率至少要 ，才能完全恢復(fù)原信號(hào)。42在并行A/D轉(zhuǎn)換電路、逐次比較A/D轉(zhuǎn)換電路、雙積分A/D轉(zhuǎn)換電路中，轉(zhuǎn)換速度最快的是 ，轉(zhuǎn)換精度最該的是 。二、選擇題1用NE555定時(shí)器組成的三種應(yīng)用電路如下圖所示，其中圖（a）對(duì)應(yīng)電路名稱(chēng)是 ，圖（b）對(duì)應(yīng)電路名稱(chēng)是 ，圖（c）對(duì)應(yīng)電路名稱(chēng)是

8、。（1）施密特觸發(fā)器；（2）單穩(wěn)態(tài)觸發(fā)器；（3）多諧振蕩器。2以下單元電路中，具有“記憶”功能的單元電路是（ ）。A、運(yùn)算放大器 B、觸發(fā)器 C、TTL門(mén)電路 D、譯碼器3以下各電路中屬于組合邏輯電路有（ ）。A、編碼器 B、譯碼器 C、寄存器 D、計(jì)數(shù)器 4在數(shù)字電路中，晶體管的工作狀態(tài)為（ ）。A、飽和 B、放大 C、飽和或放大 D、飽和或截止5圖（a）由NE555定時(shí)器組成的何種電路 ，已知圖（a）輸入，輸出脈沖波形如圖（b）所示，則輸出脈沖的寬度Tw= （A）單穩(wěn)態(tài)觸發(fā)器 （B）施密特觸發(fā)器 （C）多諧振蕩器（1）TW=2.2RC（2）TW=1.1RC（3）TW=RC6電路如圖所示，指

9、出能實(shí)現(xiàn)的電路是 ，實(shí)現(xiàn)的電路是 ，實(shí)現(xiàn)的電路是 。7下圖所示波形是一個(gè)（ ）進(jìn)制加法計(jì)數(shù)器的波形圖。試問(wèn)它有（ ）個(gè)無(wú)效狀態(tài)。A、二 B、四 C、六 D、八8半加器的邏輯關(guān)系是（ ）。A、與非 B、或非 C、 與或非 D、異或9有四個(gè)觸發(fā)器的二進(jìn)制計(jì)數(shù)器，它們有（ ）種計(jì)數(shù)狀態(tài)。A、8 B、16； C、 256 D、6410下列函數(shù)中等于A的是（ ）。A、A+1 B、A+A C、A+AB D、A（A+B）11圖中所示電路中圖（ ）的邏輯表達(dá)式。12摩根定律（反演律）的正確表達(dá)式是（ ）。A、 B、 C、 D、13在NE555定時(shí)器組成的三種電路中，能自動(dòng)產(chǎn)生周期為T(mén)=0.69（R1+2R2）

10、C的脈沖信號(hào)的電路是（ ）。A、施密特觸發(fā)器 B、單穩(wěn)態(tài)觸發(fā)器 C、多諧振蕩器。14指出四變量A、B、C、D的最小項(xiàng)應(yīng)為（ ）。A、 B、C、 D、15右圖54HC系列的COMS門(mén)電路的輸出狀態(tài)（ ）。A、高電平 B、低電平 C、高阻態(tài) D、無(wú)法確定16指出下列各種類(lèi)型的觸發(fā)器中能組成移位寄存器的應(yīng)該是（ ）。A、基本RS觸發(fā)器 B、同步RS觸發(fā)器 C、主從結(jié)構(gòu)觸發(fā)器 D、維持阻塞觸發(fā)器；17下列說(shuō)法正確的是（ ）。A、單穩(wěn)態(tài)觸發(fā)器是振蕩器的一種 B、單穩(wěn)態(tài)觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)C、JK觸發(fā)器是雙穩(wěn)態(tài)觸發(fā)器 D、振蕩器有兩個(gè)穩(wěn)定狀態(tài)18圖示為一簡(jiǎn)單的編碼器，其中E、F、G是一般信號(hào)，A、B是輸出

11、二位二進(jìn)制代碼變量，今令A(yù)B=10，則輸入的信號(hào)是（ ）。A、E B、F C、G19設(shè)所有觸發(fā)器的初始狀態(tài)皆為0，找出下圖各觸發(fā)器在時(shí)鐘信號(hào)作用下輸出電壓波形不為0的是圖（ ）。20組合邏輯電路任何時(shí)刻的輸出信號(hào)與該時(shí)刻的輸入信號(hào)（ ），與電路原來(lái)所處的狀態(tài)（ ）。A、關(guān)，無(wú)關(guān) B、無(wú)關(guān)，有關(guān) C、有關(guān)，無(wú)關(guān) D、有關(guān)，有關(guān)21在函數(shù)K=AB+CD的真值表中，F(xiàn)=1的狀態(tài)有（ ）個(gè)。A、2 B、4 C、6 D、7； E、1622如圖所示TTL電路中邏輯表達(dá)式為的是（ ）。23欲將一正弦波信號(hào)轉(zhuǎn)換為與之頻率相同的矩形脈沖信號(hào)，應(yīng)采用：（ ）A、單穩(wěn)態(tài)觸發(fā)器 B、施密特觸發(fā)器 C、A/D轉(zhuǎn)換器 D

12、、移位寄存器2474LS138是線線譯碼器，譯碼為輸入低電平有效，若輸入為A2A1A0=100時(shí)，輸出為（ ）。A、00010000 B、11101111 C、11110111 D、0000010025下列數(shù)中最小數(shù)是（ ）。A、（26）10 B、（1000）8421BCD C、（10010）2 D、（37）826下列觸發(fā)器中只有計(jì)數(shù)功能的是（ ）。A、RS觸發(fā)器 B、JK觸發(fā)器C、D觸發(fā)器 D、觸發(fā)器27邏輯電路如圖所示，其邏輯函數(shù)式為（ ）。A、 B、C、 D、28在圖中，選擇能實(shí)現(xiàn)給定邏輯功能的電路（ ）。39TTL與非門(mén)中多余的輸入端應(yīng)接電平是（ ）。A、低 B、高 C、地 D、懸空

13、30特性征方程中含有約束條件的觸發(fā)器是（ ）。A、主從RS觸發(fā)器 B、主從JK觸發(fā)器 C、JK邊沿觸發(fā)器 D、D邊沿觸發(fā)器31CMOS傳輸門(mén)相當(dāng)于一個(gè)（ ）。A、與門(mén) B、非門(mén) C、或門(mén) D、開(kāi)關(guān) 32不能用來(lái)描述組合邏輯電路的是（ ）。A、真值表 B、卡諾圖 C、邏輯圖 D、驅(qū)動(dòng)方程33下列電路中，不屬于組合電路的是（ ）。A、數(shù)字比較器 B、寄存器 C、譯碼器 D、全加器34下列邏輯代數(shù)運(yùn)算錯(cuò)誤的是（ ）。A、 B、 C、 D、35NMOS管的開(kāi)啟電壓VGS（th）=2V外加漏源電壓VDD=10V，為使管子截止，則要求VGS（th）（ ）。A、>2V B、=2V C、<2V36

14、二進(jìn)制數(shù)（1011.11）B轉(zhuǎn)換為十進(jìn)制數(shù)則為（ ）。A、11.55 B、11.75 C、11.99 D、11.30 37JK觸發(fā)器的特征方程為：（ ）A、 B、 C、 D、38二進(jìn)制加法計(jì)數(shù)器從0計(jì)到十進(jìn)制數(shù)12時(shí)，需要（ ）個(gè)觸發(fā)器構(gòu)成，它有（ ）個(gè)無(wú)效狀態(tài)。A、4 B、3 C、8 D、1639下列邏輯代數(shù)運(yùn)算錯(cuò)誤的是（ ）。A、 B、 C、 D、40如圖所示CMOS電路中邏輯表達(dá)式的是（ ）。41邏輯函數(shù)化簡(jiǎn)結(jié)果為（ ）。A、 B、C、 D、42當(dāng)Cr=0時(shí)，移位寄存器處于狀態(tài)（ ）：A、保持 B、左移 C、右移 D、清除43一個(gè)存儲(chǔ)容量為1024×4的存儲(chǔ)器，它的地址線（地址

15、輸入端）和數(shù)據(jù)線（位線）分別是（ ）。A、地址線1024根、數(shù)據(jù)線4根 B、地址線4根、數(shù)據(jù)線1024根C、地址線10根、數(shù)據(jù)線4根 D、地址線4根、數(shù)據(jù)線10根44T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器是由（ ）組成。A、T形電阻網(wǎng)絡(luò)和集成運(yùn)算放大器 B、T形電阻網(wǎng)絡(luò)和觸發(fā)器C、T形電阻網(wǎng)絡(luò)和振蕩器 D、T形電阻網(wǎng)絡(luò)和門(mén)電路45有一8位T形電阻網(wǎng)絡(luò)DAC，設(shè)+5V，試求時(shí)的輸出電壓為（ ）。A、4.97V B、2.5V C、0V D、2.5V46譯碼、顯示電路如圖所示，當(dāng)時(shí)，應(yīng)顯示數(shù)字7，此時(shí)譯碼器的輸出abcdefg為（ ）。A、1110000 B、0001111C、0000000 D、0011110三

16、、判斷題1編碼器，譯碼器，數(shù)據(jù)選擇器都屬于組合邏輯電路。（ ）2請(qǐng)將下列觸發(fā)器的特性方程與其對(duì)應(yīng)觸發(fā)器用線連接起來(lái)（特性方程中，觸發(fā)器的輸入端用字符A、B表示）。（1）T觸發(fā)器 （a）（2）RS觸發(fā)器 （b） （3）JK觸發(fā)器 （c）（4）D觸發(fā)器 （d）3化簡(jiǎn)邏輯函數(shù)，就是把邏輯代數(shù)式寫(xiě)成最小項(xiàng)和的形式。（ ）4對(duì)于TTL數(shù)字集成電路來(lái)說(shuō)，在使用中應(yīng)注意：電源電壓極性不得接反，其額定值為5V。（ ）5主從RS觸發(fā)器能夠克服空翻，但不能消除不定態(tài)。（ ）6二進(jìn)制加法計(jì)數(shù)器從0計(jì)數(shù)到十進(jìn)制24時(shí)，需要5個(gè)觸發(fā)器構(gòu)成，有7個(gè)無(wú)效狀態(tài)。（ ）7在所示的反向器電路中，為了加深三極管的飽和深度，可以采用

17、下列方法中的哪一種？在可以采用的方法后面畫(huà)，在不可以采用的方法后面畫(huà)×。（1）三極管的（ ） （2）減小RC（ ）（3）減小R2（ ） （4）減小EQ（ ）（5）加大R3（ ）8“同或”邏輯關(guān)系是，輸入變量到值相同輸出為1；取值不同，輸出為零。（ ）9有8個(gè)觸發(fā)器數(shù)目的二進(jìn)制計(jì)數(shù)器，它具有256個(gè)計(jì)數(shù)狀態(tài)。（ ）10單穩(wěn)態(tài)觸發(fā)器中，欲加大輸出脈沖寬度，可增加輸入脈沖寬度。（ ）11某一時(shí)刻編碼器只能對(duì)一個(gè)輸入信號(hào)進(jìn)行編碼。（ ）12要實(shí)現(xiàn)圖中各TTL門(mén)電路輸出端所示的邏輯關(guān)系，各電路的接法是否正確？ （a）（ ） （b）（ ） （c） （ ） （d）（ ）13常用邏輯門(mén)電路的真值表如

18、下表所示，試判斷它們分別屬于哪種類(lèi)型門(mén)電路即F1、F2、F3、F4和F5分別屬于何種常用邏輯門(mén)（寫(xiě)出邏輯表達(dá)式）。ABF1F2F3F4F50001001011101010110101100110F1 ；F2 ；F3 ；F4 ；F5 。14用二進(jìn)制代碼表示某一信息稱(chēng)為編碼。反之把二進(jìn)制代碼所表示的信息翻譯出來(lái)稱(chēng)為譯碼。（ ）15數(shù)字鐘計(jì)時(shí)是否準(zhǔn)確主要取決于計(jì)數(shù)器的精度。（ ）16N進(jìn)制計(jì)數(shù)器可以實(shí)現(xiàn)N分頻；（ ）17利用卡諾圖化簡(jiǎn)邏輯表達(dá)式時(shí)，只要是相鄰項(xiàng)即可畫(huà)在包圍圈中。（ ）18下圖是用D觸發(fā)器組成的寄存器電路。當(dāng)在ui端隨CP脈沖依次輸入1011時(shí)，經(jīng)過(guò)四個(gè)CP脈沖后，串行輸出端的狀態(tài)是依

19、次是1011。設(shè)Q1Q2Q3Q4的初始狀態(tài)為0000。（ ）19TTL與非門(mén)輸出端不能并聯(lián)使用；（ ）20為了確保邏輯輸出的確定性，JK觸發(fā)器的J和K輸入端不能同時(shí)為邏輯高電平1（ ）。21譯碼器、計(jì)數(shù)器、全加器、寄存器都是組合邏輯電路。（ ）22判斷圖中所示各CMOS電路的邏輯表達(dá)式是否正確。對(duì)者錯(cuò)的打×。23的對(duì)偶式是（ ）24連續(xù)異或85個(gè)“1”的結(jié)果是0 。（ ）25全加器的輸出不僅取決于輸入，同時(shí)還取決于相鄰低位的進(jìn)位，因此說(shuō)全加器屬于時(shí)序邏輯電路。（ ）26當(dāng)TTL門(mén)電路的輸入端接地時(shí)，才稱(chēng)之為該輸入端所接為邏輯低電平。27四位移位寄存器經(jīng)過(guò)4個(gè)CP脈沖后，四位數(shù)碼恰好全

20、部移入寄存器，因此可以得到四位串行輸出。（ ）28對(duì)于TTL數(shù)字集成電路來(lái)說(shuō)，在使用中應(yīng)注意：不使用的輸入端接1。（ ）29數(shù)據(jù)選擇器能從多個(gè)輸入信號(hào)中選擇2個(gè)信號(hào)送到輸出器。（ ）30兩個(gè)不同最小項(xiàng)乘積恒為零。（ ）31如果在時(shí)鐘脈沖CP=1的期間，由于干擾的原因使觸發(fā)器的數(shù)據(jù)輸入信號(hào)經(jīng)常有變化，此時(shí)不能選用TTL主從型結(jié)構(gòu)的觸發(fā)器，而應(yīng)選用邊沿型和維持阻塞型的觸發(fā)器。（ ）32對(duì)于低電平輸入有效的基本RS觸發(fā)器，其RS端的輸入信號(hào)不得同時(shí)為低電平。（ ）33對(duì)于高電平輸入有效的基本RS觸發(fā)器，其RS端的輸入信號(hào)不得同時(shí)為高電平。（ ）34判斷下圖所示各觸發(fā)器中哪些觸發(fā)器的狀態(tài) 。35TTL

21、與非門(mén)輸入端可以接任意值電阻。（ ）36對(duì)于TTL數(shù)字集成電路來(lái)說(shuō)，在使用中應(yīng)注意。輸入端可以串有電阻器，但其數(shù)值不應(yīng)大于關(guān)門(mén)電阻。（ ）37連續(xù)異或85個(gè)“1”的結(jié)果是0。（ ）38n位D/A轉(zhuǎn)換器的最小分辨率為。（ ）39單穩(wěn)態(tài)觸發(fā)器中，欲加大輸出脈沖寬度，可增加輸入脈沖寬度。（ ）40D/A轉(zhuǎn)換器除應(yīng)用于數(shù)模轉(zhuǎn)換外，可以應(yīng)用于可控增益放大器。（ ）四、計(jì)算題）1利用卡諾圖化簡(jiǎn)：2試分析下圖時(shí)序電路的邏輯功能，寫(xiě)出驅(qū)動(dòng)方程狀態(tài)方程和輸出方程。3分別寫(xiě)出如圖所示的各觸發(fā)器次態(tài)的邏輯函數(shù)表達(dá)式。4寫(xiě)出如圖所示電路邏輯表達(dá)式，并將其化簡(jiǎn)后用最簡(jiǎn)單的組合電路實(shí)現(xiàn)此組合電路。5如圖（a）所示邏輯電路

22、，已知CP為連續(xù)脈沖，如圖（b）所示，試畫(huà)出Q1，Q2的波形。6用NE555設(shè)計(jì)一個(gè)多諧振蕩器，要求輸出脈沖的振蕩頻率為f0= 10KHz占空比D=5%。7圖（a）是NE555定時(shí)器構(gòu)成的單穩(wěn)態(tài)電路，已知ui和uc的波形見(jiàn)圖（b）。（1）對(duì)應(yīng)畫(huà)出uo的波形。（2）估算脈寬tw的數(shù)值。8十進(jìn)制計(jì)數(shù)器74LS160構(gòu)成的計(jì)數(shù)器電路如圖所示，試分析該電路是幾進(jìn)制計(jì)數(shù)器，畫(huà)出狀態(tài)轉(zhuǎn)換圖。74LS160的功能表見(jiàn)下表。9用代數(shù)法將下列函數(shù)化簡(jiǎn)為最簡(jiǎn)與或表達(dá)式。 （1） ；（2）10在圖中所示的時(shí)序電路中，X為控制信號(hào)，Q1、Q2為輸出信號(hào)，CP為一連續(xù)脈沖。（1）畫(huà)出其狀態(tài)轉(zhuǎn)換圖。（2）說(shuō)明電路的功能。

23、11設(shè)計(jì)一多數(shù)表決電路。要求A、B、C三人中只要有半數(shù)以上同意，則決議就能通過(guò)。但A還具有否決權(quán)，即只要A不同意，即使多數(shù)人意見(jiàn)也不能通過(guò)（要求用最少的與非門(mén)實(shí)現(xiàn)）。12用NE555定時(shí)器組成的多諧振蕩器電路如下圖所示，已知：Vcc=15V，R1=R2=5K，C=0.01。計(jì)算振蕩器振蕩周期T。13設(shè)計(jì)一個(gè)組合電路，其輸入是十進(jìn)制數(shù)的8421編碼，輸出為3循環(huán)碼，見(jiàn)真值表。14某產(chǎn)品有A、B、C、D四項(xiàng)質(zhì)量指標(biāo)。規(guī)定：A必須滿(mǎn)足要求，其它三項(xiàng)中只要有任意兩項(xiàng)滿(mǎn)足要求，產(chǎn)品算合格，試列出真值表，通過(guò)卡諾圖求出產(chǎn)品合格的最簡(jiǎn)與或表達(dá)式，并畫(huà)出用與非門(mén)實(shí)現(xiàn)的邏輯圖。15電路如圖所示，已知：CMOS與

24、非門(mén)VOL=0V、VOH=5V、IOH=0.51mA、三極管=40、VBE=0.7V、VCES=0.2V。為實(shí)現(xiàn)F=AB的邏輯功能，求Rb的取值范圍。16如圖所示電路圖中，試問(wèn)在哪些輸入情況輸出Z=117已知OC門(mén)IOL25mA、IOH100，用OC門(mén)驅(qū)動(dòng)三極管電路。已知三極管=20、VBES=0.7V、VCES=0.3V。求電路中Rb的到值。18（1）證明等式：（2）化簡(jiǎn)函數(shù)：19試分析如圖所示電路，寫(xiě)出驅(qū)動(dòng)方程，狀態(tài)方程，畫(huà)出狀態(tài)圖，說(shuō)明計(jì)數(shù)器類(lèi)型。20觸發(fā)器電路如圖所示，試根據(jù)CP，A，B的波形，對(duì)應(yīng)畫(huà)出輸出端Q的波形，設(shè)觸發(fā)器的初試狀態(tài)為0。21下圖是NE555定時(shí)器構(gòu)成的施密特觸發(fā)器，已知電源電壓VCC=12V，求：（1）電路的VT+，VT-和VT各為多少？（2）如果輸入電壓波形如圖，試畫(huà)出輸出uO的波形。（3）若控制端接至+6V，則電路的VT+，VT-和VT各為多