ch基于ARM的處理器體系結構PPT課件

1、嵌入式系統(tǒng)設計與實例開發(fā)嵌入式系統(tǒng)設計與實例開發(fā)第三章第三章 基于基于ARMARM的處理器體系結構的處理器體系結構第1頁/共55頁主要內容 3.1 ARM體系結構 3.1.1 ARM微處理器結構 3.1.2 ARM工作狀態(tài) 3.1.3 ARM微處理器的寄存器組織 3.1.4 ARM微處理器的指令結構 3.2 ARM9處理器簡介 3.2.1 與ARM7處理器的比較 3.2.2 OMAP5912處理器簡介 第2頁/共55頁ARM簡介 ARM即Advanced RISC Machines的縮寫。 1985年4月26日，第一個ARM原型在英國劍橋的Acorn計算機有限公司誕生，由美國加州San Jos

2、e VLSI技術公司制造。 20世紀80年代后期，ARM很快開發(fā)成Acorn的臺式機產品，形成英國的計算機教育基礎。 1990年成立了Advanced RISC Machines Limited。第3頁/共55頁ARM簡介 20世紀90年代，ARM32位嵌人式RISC（Reduced Instruction Set Computer）處理器擴展到世界范圍，占據了低功耗、低成本和高性能的嵌入式系統(tǒng)應用領域的領先地位。 32位RISC處理器受到青睞，領先的是ARM嵌入式微處理器系列。 ARM公司雖然只成立10多年，但在1999年因移動電話火爆市場，其32位RISC處理器占市場份額超過了50%，20

3、01年初，ARM公司的32位RISC處理器市場占有率超過了75%。第4頁/共55頁ARM簡介 ARM公司是知識產權供應商，是設計公司。由合作伙伴公司來生產各具特色的芯片。 ARM公司商業(yè)模式的強大之處在于其價格合理，全世界范圍有超過100個合作伙伴-包括半導體工業(yè)的著名公司。ARM公司專注于設計，其內核耗電少、成本低、功能強，特有16/32位雙指令集。ARM已成為移動通信、手持計算、多媒體數字消費等嵌入式解決方案的RISC標準。第5頁/共55頁3.1 ARM體系結構 3.1.1 ARM微處理器結構 1. RISC設計思想 傳統(tǒng)的復雜指令集計算機（Complex Instruction Set

4、Computer，CISC）結構有其固有的缺點，即隨著計算機技術的發(fā)展而不斷引入新的復雜的指令集，為支持這些新增的指令，計算機的體系結構會越來越復雜。第6頁/共55頁3.1.1 ARM微處理器結構 1. RISC設計思想 1979年美國加州大學伯克利分校提出了RISC的概念。 RISC并非只是簡單地去減少指令。RISC是一種設計思想，其目標是設計出一套能在高時鐘頻率下單周期執(zhí)行、簡單而有效的指令集。 RISC的設計重點在于降低由硬件執(zhí)行的指令的復雜度，因為軟件比硬件容易提供更大的靈活性和更高的智能。因此，RICS設計對編譯器有更高的要求。第7頁/共55頁3.1.1 ARM微處理器結構CISC與

5、RISC的不同 第8頁/共55頁RISC和CISC之間的主要區(qū)別 指指 標標RISCCISC指令集指令集一個周期執(zhí)行一條指令，通過簡一個周期執(zhí)行一條指令，通過簡單指令的組合實現復雜操作；單指令的組合實現復雜操作；指令長度固定指令長度固定指令長度不固定，執(zhí)行需要指令長度不固定，執(zhí)行需要多個周期多個周期流水線流水線流水線每周期前進一步流水線每周期前進一步指令的執(zhí)行需要調用微代碼指令的執(zhí)行需要調用微代碼的一個微程序的一個微程序寄存器寄存器更多通用寄存器更多通用寄存器用于特定目的的專用寄存器用于特定目的的專用寄存器Load/Store結構結構獨立的獨立的Load和和Store指令完成數指令完成數據在寄

6、存器和外部存儲器之據在寄存器和外部存儲器之間的傳輸間的傳輸處理器能夠直接處理存儲器處理器能夠直接處理存儲器中的數據中的數據第9頁/共55頁RISC的4個設計準則 （1）指令集 RISC處理器減少了指令種類。RISC的指令種類只提供簡單的操作，使一個周期就可以執(zhí)行一條指令。編譯器或者程序員通過幾條簡單指令的組合來實現一個復雜的操作（如除法操作）。 RISC采用定長指令集，每條指令的長度都是固定的，允許流水線在當前指令譯碼階段去取其下一條指令；而在CISC處理器中，指令長度通常不固定，執(zhí)行也需要多個周期。 第10頁/共55頁RISC的4個設計準則 （2）流水線 指令的處理過程被拆分成幾個更小的、能

7、夠被流水線并行執(zhí)行的單元。在理想情況下，流水線每周期前進一步，可獲得最高的吞吐率；而CISC指令的執(zhí)行需要調用微代碼的一個微程序。第11頁/共55頁RISC的4個設計準則 （3）寄存器 RISC處理器擁有更多的通用寄存器。每個寄存器都可存放數據或地址。寄存器可為所有的數據操作提供快速的局部存儲訪問；而CISC處理器都是用于特定目的的專用寄存器。 第12頁/共55頁RISC的4個設計準則 （4）Load/Store結構 處理器只處理寄存器中的數據。獨立的load和store指令用來完成數據在寄存器和外部存儲器之間的傳送。因為訪問存儲器很耗時，所以把存儲器訪問和數據處理分開。這樣有一個好處，就是可

8、反復地使用保存在寄存器中的數據，而避免多次訪問存儲器，從而達到提高程序執(zhí)行性能的目的。 第13頁/共55頁3.1.1 ARM微處理器結構 2. ARM設計思想 為了使ARM指令集能夠更好地滿足嵌入式應用的需要，ARM指令集和單純的RISC定義有以下幾個方面的不同： 一些特定的指令周期數可變 內嵌桶形移位器產生了更為復雜的指令 Thumb 16位指令集 條件執(zhí)行 第14頁/共55頁3.1.1 ARM微處理器結構 3. ARM微處理器系列分類及ARM體系的變種 當前應用較為廣泛的ARM微處理器核有ARM7、ARM9、ARM9E、ARM10E產品系列，每個系列都提供了一套特定的性能來滿足設計者對功耗

9、、性能和體積的需求。 在ARM體系中增加的某些特定功能稱為ARM體系的某種變種（variant）。 第15頁/共55頁ARM體系的變種 （1）Thumb指令集（T變種） Thumb指令集是將ARM指令集的一個子集重新編碼而形成的一個指令集。ARM指令長度為32位，Thumb指令長度為16位。 與ARM指令集相比，Thumb指令集具有一定的局限性，即完成相同的操作，Thumb指令通常需要更多的指令。因此，在對系統(tǒng)運行時間要求苛刻的應用場合，ARM指令集更為適合。 Thumb指令集沒有包含進行異常處理時需要的一些指令，所以在異常中斷的低級處理時，還是需要使用ARM指令。這種限制決定了Thumb指令

10、需要和ARM指令配合使用。第16頁/共55頁ARM體系的變種 （2）長乘法指令（M變種） M變種增加了兩條用于進行長乘法操作的ARM指令：其中一條指令用于實現32位整數乘以32位整數，生成64位整數的長乘法操作，另一條指令用于實現32位整數乘以32位整數，然后再加上32位整數，生成64位整數的長乘加操作。 在需要這種長乘法的應用場合，使用M變種比較合適。然而，在有些應用場合中，乘法操作的性能并不重要，在系統(tǒng)實現時就不適合增加M變種的功能。 第17頁/共55頁ARM體系的變種 （3）增強型DSP指令（E變種） E變種包含了一些附加的指令，這些指令用于增強處理器對一些典型DSP算法的處理性能，主要

11、包括：幾條新的實現16位數據乘法和乘加操作的指令，實現飽和的帶符號數的加減法操作的指令。 所謂飽和的帶符號數的加減法操作是在加減法操作溢出時，結果并不進行卷繞（wrapping around），而是使用最大的正數或最小的負數來表示。進行雙字數據操作的指令，包括雙字讀取指令LDRD、雙字寫入指令STRD和協(xié)處理器的寄存器傳輸指令MCRR/MRRC、Cache預取指令PLD。 第18頁/共55頁ARM體系的變種 （4）Java加速器Jazelle（J變種） ARM的Jazelle技術將Java的優(yōu)勢和先進的32位RISC芯片完美地結合在一起。Jazelle技術提供了Java加速功能，可以得到比普通

12、Java虛擬機高得多的性能。與普通的Java虛擬機相比，Jazelle使Java代碼運行速度提高了3倍，而功耗降低了80%。 Jazelle技術使得程序員可以在一個單獨的處理器上同時運行Java應用程序、已經建立好的操作系統(tǒng)、中間件以及其他應用程序。與使用協(xié)處理器和雙處理器相比，使用單獨的處理器可以在提供高性能的同時，保證低功耗和低成本。 第19頁/共55頁ARM體系的變種 （5）ARM媒體功能擴展（SIMD變種） ARM媒體功能擴展為嵌入式應用系統(tǒng)提供了高性能的音頻/視頻處理技術。這就要求處理器能夠提供很強的數字信號處理能力，同時還必須保持低功耗，以延長電池的使用時間。ARM的SIMD媒體功

13、能擴展為這些應用需求提供了解決方案。 SIMD變種的主要特點是：可以同時進行兩個16位操作數或者4個8位操作數的運算，提供了小數算術運算，用戶可以定義飽和運算的模式，兩套16位操作數的乘加/乘減運算，32位乘以32位的小數MAC，同時8位/16位選擇操作。 第20頁/共55頁3.1.1 ARM微處理器結構 4. ARM體系結構的命名規(guī)則ARM產品通常以ARMxyzTDMIEJF-S形式出現。 后綴后綴變量變量含含 義義x系統(tǒng)，如系統(tǒng)，如ARM7、ARM9y存儲管理存儲管理/保護單元保護單元zCacheTThumb16位譯碼器（位譯碼器（T變種）變種）DJTAG調試器調試器M長乘法指令（長乘法指

14、令（M變種）變種）I嵌入式跟蹤宏單元嵌入式跟蹤宏單元E增強型增強型DSP指令（指令（E變種）變種）JJava加速器加速器Jazelle（J變種）變種）F向量浮點單元向量浮點單元S可綜合版本可綜合版本第21頁/共55頁ARM體系結構命名規(guī)則附加要點 ARM7TDMI之后的所有ARM內核，即使“ARM”標志后沒有包含“TDMI”字符，也都默認包含了TDMI的功能特性； JTAG是由標準測試訪問端口和邊界掃描結構來描述的，是ARM用來發(fā)送和接收處理器內核與測試儀器之間調試信息的一系列協(xié)議； 嵌入式ICE宏單元是建立在處理器內部用來設置斷點和觀察點的調試硬件； 可綜合，意味著處理器內核是以源代碼形式提

15、供的。這種源代碼形式可被編譯成一種易于EDA工具使用的形式。第22頁/共55頁3.1.1 ARM微處理器結構 5. ARM微處理器系列 ARM微處理器目前包括下面幾個系列，以及其它廠商基于ARM體系結構的處理器，除了具有ARM體系結構的共同特點以外，每一個系列的ARM微處理器都有各自的特點和應用領域。 ARM7系列 ARM9系列 ARM9E系列 ARM10E系列 ARM11系列 SecurCore系列 Inter的Xscale Inter的StrongARM 第23頁/共55頁ARM微處理器系列 （1）ARM7微處理器系列 ARM7內核采用馮諾伊曼體系結構，數據和指令使用同一條總線。內核有一條

16、3級流水線，執(zhí)行ARMv4指令集。 ARM7系列微處理器主要用于對功耗和成本要求比較苛刻的消費類產品。其最高主頻可達130MIPS。 ARM7系列微處理器的主要應用領域為：工業(yè)控制、Internet設備、網絡和調制解調器設備、移動電話等多種多媒體和嵌入式應用。 第24頁/共55頁ARM微處理器系列 ARM7微處理器系列具有如下特點： 具有嵌入式ICERT邏輯，調試開發(fā)方便； 極低的功耗，適合對功耗要求較高的應用； 能夠提供的三級流水線結構； 代碼密度高并兼容16位的Thumb指令集； 對操作系統(tǒng)的支持廣泛，包括Windows CE、Linux、Palm OS等； 指令系統(tǒng)與ARM9系列、ARM

17、9E系列和ARM10E系列兼容，便于用戶的產品升級換代； 主頻最高可達130MIPS，高速的運算處理能力能勝任絕大多數的復雜應用。第25頁/共55頁ARM微處理器系列 （2）ARM9微處理器系列 ARM9系列采用5級指令流水線，能夠運行在比ARM7更高的時鐘頻率上，改善了處理器的整體性能。ARM9的存儲器系統(tǒng)根據哈佛體系結構重新設計，區(qū)分了數據總線和指令總線。 ARM9系列的第一個處理器是ARM920T，包含獨立的數據指令Cache和MMU。該處理器能夠被用在要求有虛擬存儲器支持的操作系統(tǒng)上。 ARM9系列微處理器主要應用于無線設備、儀器儀表、安全系統(tǒng)、機頂盒、高端打印機、數字照相機和數字攝像

18、機等。 第26頁/共55頁ARM微處理器系列 （3）ARM9E微處理器系列 ARM9E系列微處理器是ARM9內核帶有E變種的一個可綜合版本，使用單一的處理器內核提供了微控制器、DSP、Java應用系統(tǒng)的解決方案，極大地減少了芯片的面積和系統(tǒng)的復雜程度。ARM9E系列微處理器提供了增強的DSP處理能力，很適合于那些需要同時使用DSP和微控制器的應用場合。 ARM9E系列微處理器包含ARM926EJ-S、ARM946E-S和ARM966E-S三種類型。 第27頁/共55頁ARM微處理器系列 （4）ARM10E微處理器系列 ARM10E系列微處理器具有高性能、低功耗的特點，由于采用了新的體系結構，采

19、用6級整數流水線，與同等的ARM9器件相比較，在同樣的時鐘頻率下，性能提高了近50。同時，ARM10E系列微處理器采用了兩種先進的節(jié)能方式，使其功耗極低，且提供了64位的Load/Store體系，支持包括向量操作的、滿足IEEE 754的浮點運算協(xié)處理器，系統(tǒng)集成更加方便。第28頁/共55頁ARM微處理器系列 （5）ARM11微處理器系列 ARM1136J-S發(fā)布于2003年，是針對高性能和高能效應而設計的。ARM1136J-S是第一個執(zhí)行ARMv6架構指令的處理器。它集成了一條具有獨立的Load/Store和算術流水線的8級流水線。ARMv6指令包含了針對媒體處理的單指令流多數據流擴展，采用

20、特殊的設計改善視頻處理能力。 第29頁/共55頁ARM微處理器系列 （6）SecurCore微處理器系列SecurCore系列微處理器專為安全需要而設計，提供了完善的32位RISC技術的安全解決方案，SecurCore系列微處理器除了具有ARM體系結構的低功耗、高性能的特點外，還具有其獨特的優(yōu)勢，即提供了對安全解決方案的支持。SecurCore系列微處理器除了具有ARM體系結構各種主要特點外，還在系統(tǒng)安全方面具有如下的特點： 帶有靈活的保護單元，以確保操作系統(tǒng)和應用數據的安全。 采用軟內核技術，防止外部對其進行掃描探測。 可集成用戶自己的安全特性和其他協(xié)處理器。 第30頁/共55頁ARM微處理

21、器系列 （7）StrongARM微處理器系列 Intel StrongARM SA-1100處理器是采用ARM體系結構高度集成的32位RISC微處理器。它融合了Inter公司的設計和處理技術以及ARM體系結構的電源效率，采用在軟件上兼容ARMv4體系結構、同時采用具有Intel技術優(yōu)點的體系結構。 Intel StrongARM處理器是便攜式通訊產品和消費類電子產品的理想選擇，已成功應用于多家公司的掌上電腦系列產品。 第31頁/共55頁ARM微處理器系列 （8）Xscale處理器 Xscale處理器是基于ARMv5TE體系結構的解決方案，是一款全性能、高性價比、低功耗的處理器。它支持16位的T

22、humb指令和DSP指令集，已使用在數字移動電話、個人數字助理和網絡產品等場合。 Xscale處理器是Intel目前主要推廣的一款ARM微處理器。 第32頁/共55頁3.1 ARM體系結構 3.1.2 ARM工作狀態(tài)從編程的角度看，ARM微處理器的工作狀態(tài)一般有兩種，并可在兩種狀態(tài)之間切換：第一種為ARM狀態(tài)，此時處理器執(zhí)行32位的、字對齊的ARM指令；第二種為Thumb狀態(tài)，此時處理器執(zhí)行16位的、半字對齊的Thumb指令。第33頁/共55頁3.1 ARM體系結構 3.1.3 ARM微處理器的寄存器組織ARM處理器共有37個寄存器，被分為若干個組（BANK），這些寄存器包括：31個通用寄存器

23、，包括程序計數器（PC指針），均為32位的寄存器。6個狀態(tài)寄存器，用以標識CPU的工作狀態(tài)及程序的運行狀態(tài)，均為32位，目前只使用了其中的一部分。第34頁/共55頁3.1 ARM體系結構 3.1.4 ARM微處理器的指令結構 ARM微處理器在較新的體系結構中支持兩種指令集：ARM指令集和Thumb指令集。其中，ARM指令為32位的長度，Thumb指令為16位長度。 Thumb指令集為ARM指令集的功能子集，但與等價的ARM代碼相比較，可節(jié)省30%40%以上的存儲空間，同時具備32位代碼的所有優(yōu)點。 第35頁/共55頁主要內容 3.1 ARM體系結構 3.1.1 ARM微處理器結構 3.1.2

24、ARM工作狀態(tài) 3.1.3 ARM微處理器的寄存器組織 3.1.4 ARM微處理器的指令結構 3.2 ARM9處理器簡介 3.2.1 與ARM7處理器的比較 3.2.2 OMAP5912處理器簡介第36頁/共55頁3.2 ARM9處理器簡介 ARM9系列處理器是ARM公司設計的主流嵌入式處理器，主要包括ARM9TDMI和ARM9E-S等系列。 以手機應用為例，2G手機只需提供語音及簡單的文字短信功能，而和3G手機除了提供這兩項功能外，還必須提供各種其他的應用功能。主要包括： （1）無線網絡設備：手機上網、電子郵件及其他定位服務等功能； （2）PDA功能：含有用戶操作系統(tǒng)（Windows CE、

25、Symbian OS、Linux等）及其他功能； （3）高性能功能：音頻播放器、視頻電話、手機游戲等。 第37頁/共55頁3.2 ARM9處理器簡介 3.2.1 與ARM7處理器比較 ARM7提供了非常好的性能功耗比，它包含了Thumb指令集快速乘法指令和ICE調試技術的內核。 ARM9處理器通過全新的設計，采用了更多的晶體管，能夠達到兩倍以上于ARM7處理器的處理能力。 ARM7內核是的三級流水線和馮諾伊曼結構，而ARM9內核是5級流水線，提供的哈佛結構。 第38頁/共55頁3.2.1 與ARM7處理器比較 1. 體系結構不同 ARM7內核采用馮諾伊曼體系結構，數據和指令使用同一條總線。AR

26、M9內核根據哈佛體系結構重新設計，區(qū)分了數據總線和指令總線。 （1）馮諾伊曼結構 第39頁/共55頁3.2.1 與ARM7處理器比較 1. 體系結構不同 （2）哈佛結構 哈佛結構的特點是使用兩個獨立的存儲器模塊，分別存儲指令和數據。第40頁/共55頁3.2.1 與ARM7處理器比較 在典型情況下，完成一條指令需要3個步驟，即：取指令、指令譯碼和執(zhí)行指令。 馮諾伊曼結構處理器指令流的定時關系示意圖 第41頁/共55頁3.2.1 與ARM7處理器比較 如果采用哈佛結構處理以上同樣的3條存取數指令，由于取指令和存取數據分別經由不同的存儲空間和不同的總線，使得各條指令可以重疊執(zhí)行，這樣，也就克服了數據

27、流傳輸的瓶頸，提高了運算速度。 哈佛結構處理器指令流的定時關系示意圖 第42頁/共55頁3.2.1 與ARM7處理器比較 2. 時鐘頻率的提高 ARM7處理器采用3級流水線，在執(zhí)行級完成了多個操作，包括從寄存器讀取操作數，傳給移位寄存器，傳給算術邏輯單元ALU，把運算結果寫回寄存器。 ARM7TDMI和ARM7TDMI-S流水線 第43頁/共55頁3.2.1 與ARM7處理器比較 2. 時鐘頻率的提高 ARM9采用5級流水線，ARM9TDMI和ARM9E-S兩種設計基本一樣，除了ARM9E-S內核實現了一個更復雜的乘加單元，以支持ARMv5TE架構新引入的DSP增強指令集。采用哈佛架構避免了數

28、據訪問和取指令對單總線的使用沖突。 ARM9TDMI流水線 第44頁/共55頁3.2.1 與ARM7處理器比較 3. 指令周期的改進（1）存儲器讀寫指令Load/Store導致Load/Store指令時鐘數目減少的兩個微處理器架構設計上的根本差別： ARM9內核采用哈佛架構，有獨立的指令和數據存儲器接口，允許CPU在取指令的同時讀寫數據。而ARM7內核則只有一個存儲器接口，取指令或數據訪問都得經由此接口。 ARM9內核的5級流水線設計引入了獨立的“存儲器（Memory）”和“寫回（Write Back）”兩級流水線，分別用于存儲器讀寫和把結果寫回寄存器組。第45頁/共55頁3.2.1 與ARM

29、7處理器比較 3. 指令周期的改進 （2）互鎖技術（interlocks） 當某一條指令需要的源數據由于前面的指令仍未執(zhí)行完而不可用時，流水線就會發(fā)生互鎖。 互鎖發(fā)生時，在硬件上將暫停該指令的執(zhí)行，直到需要的數據準備好為止。有了互鎖機制，ARM9得以與以前ARM處理器保持二進制代碼級別的兼容。 在許多情況下，編譯器或者代碼編寫者可以通過改變指令的順序或者別的一些技巧來減少互鎖周期數。 第46頁/共55頁3.2.1 與ARM7處理器比較 3. 指令周期的改進（3）分支指令ARM9和ARM7的分支指令周期是相同的。ARM9TDMI和ARM9E-S不支持分支預測。在這些處理器上，跳轉的開銷相對不那么

30、重要。實現分支預測增加了邏輯開銷，導致芯片尺寸增大，卻不會帶來顯著的性能提升。 分支指令分支指令ARM7TDMI和和ARM7TDMI-SARM9TDMI和和ARM9E-SBranch Taken（passes its condition code check）33Branch Taken（fails its condition code check）11第47頁/共55頁3.2 ARM9處理器簡介 3.2.2 OMAP5912處理器介紹 1. 開放式多媒體應用平臺OMAP TI于1999年5月推出OMAP架構，OMAP處理器家族目前主要有三大系列。OMAP平臺具有可擴展、靈活而開放的構架，長期以來一直以最佳性能和極低功耗而著稱。使用該平臺設計的和3G手機可以實現多種應用，如語言處理、視頻流、電視會議、高保真音頻、定位服務、安全性、游戲、移動商務、個人管理等多媒體應用。 第48頁/共55頁OMAP處理器家族第49頁/共55頁3.2 ARM9處理器簡介 3.2.2 OMAP5912處理器介紹 2. OMAP5912處理器 OMAP5912處理器是OMAP1510系列的一個分支，是由TI應