阻抗控制設計指引(Endversion)

1、深圳華祥榮正電子華祥電路科技有限公司 Shenzhen HuaXiang RongZhengHuaXiang Electronic Co.,Ltd. Instruction Name：指引名稱：阻抗控制設計指引Instruction#：指引號碼：WI-ME-002Revision:版本: GNumber:修訂號：Page Number：頁碼：Page 17 of 18 深圳華祥榮正電子華祥電路科技有限公司Shenzhen HuaXiang RongZhengHuaXiang Electronic Co.,Ltd.Instruction指引Instruction Type Quality Pro

2、duction Engineering SOthers Title：標題：阻抗控制設計指引Instruction No：指引號碼：Version：版本：Page Number：頁碼：Page 1 of 17Prepared By：制訂：Reviewed By：審核：Approved By：核準：Changes Record修改記錄Revision版本Change更改Reference附注Effective Date生效日期This is the proprietary document of Shenzhen HuaShiang RongZheng HuaXiang Electronic Co

3、.,Ltd.No copy without the authorization of Document control center深圳華祥榮正電子華祥電路科技有限公司專用文件，無文件控制中心授權不得復印Distribution Dopartment：分發(fā)部門：Distribution Number：分發(fā)編號： 1.0 目的 確定阻抗控制的要求，規(guī)范阻抗計算方法，擬定阻抗測試COUPON設計之準則,確保產(chǎn)品能夠滿足生產(chǎn)的需要及客戶要求范圍所有需要阻抗控制產(chǎn)品的設計、制作及審核。 2.0 定義 特性阻抗的定義：在某一頻率下，電子器件傳輸信號線中，相對某一參考層，其高頻信號 或電磁波在傳播過程中所

4、受的阻力稱之為特性阻抗，它是電阻抗，電感抗，電容抗的 一個矢量總和。 阻抗匹配impedance match: 在電子電路中的信號傳輸，由電源輸出起，希望在無能量損 失條件下傳輸?shù)浇邮芏?，而中間不發(fā)生任何信號反射，因此要求印制板中的阻抗(ZL)和電 源端的阻抗(ZO)相等，即稱之阻抗匹配。阻抗不能匹配,則收到的信號失真. 微帶線 microstrip: 在印制板中導線平行于接地面，中間由介質隔開的一種傳輸信號線 結構。 帶狀線 stripline: 在印制板中單一導線與兩個平行地面平行，等距或不等距并由介質 隔開而組成的一種傳輸信號線結構. 參考層：所有阻抗控制信號線都有參考層，有相同層的，有

5、不同層的，一般是不同層的， 除非客戶特別注明為共面。參考層判定準則：找到阻抗控制信號線，其正下方和正上方的 最鄰近的銅面即為參考層。（簡單說如后面所說的GND/VCC參考層） 2.1 特性阻抗的分類：目前常見的特性阻抗分為：單端(線)阻抗、差分(動)阻抗、共面阻抗 此三種情況。2.1.1 單端(線)阻抗：英文single ended impedance ,指單根信號線測得的阻抗 。2.1.2 差分(動)阻抗：英文differential impedance,指差分驅動時在兩條等寬等間距的傳輸線中測試到的阻抗。2.2.3 共面阻抗：英文coplanar impedance ,指信號線在其周圍GN

6、D/VCC(信號線到其兩側 GND/VCC間距相等)之間傳輸時所測試到的阻抗。 3.0 職責 3.1 工程部負責本文件的編制及修訂。3.1.1 工程設計人員負責對客戶資料中阻抗要求的理解及轉換，負責編寫阻抗控制的流程指 示、菲林修改指示及阻抗測試COUPON的設計。MI在生產(chǎn)使用過程中負責解釋相關條款內(nèi)容。3.1.2品保部QAE負責對工程資料的檢查及認可。 4.0 阻抗設計流程 4.1 阻抗控制需求的決定條件： 當信號在PCB導線中傳輸時，若導線的長度接近信號波長的1/7，此時的導線便成為信號傳輸 線，一般信號傳輸線均需做阻抗控制。PCB制作時，依客戶要求決定是否需管控阻抗，若客戶 要求某一線

7、寬需做阻抗控制，生產(chǎn)時則需管控該線寬的阻抗。 4.2 阻抗匹配的三個要素： 4.2.1輸出阻抗(原始主動零件) 特性阻抗（信號線） 輸入阻抗（被動零件） （PCB板） 阻抗匹配4.2.2當信號在PCB上傳輸時，PCB板的特性阻抗必須與頭尾元件的電子阻抗相匹配，一但阻 抗值超出公差，所傳出的信號能量將出現(xiàn)反射、散射、衰減或延誤等現(xiàn)象，從而導致 信號不完整，信號失真。 4.3 阻抗影響因素： 4.3.1 Er：介質介電常數(shù)，與阻抗值成反比 ，介電常數(shù)按新提供的板材介電常數(shù)表 計算 。 4.3.2 H1，H2，H3.：線路層與接地層間介質厚度,與阻抗值成正比。 4.3.3 W1：阻抗線線底寬度；W2

8、：阻抗線線面寬度,與阻抗成反比。 A：當內(nèi)層底銅為HOZ時，W1=W2+14um;內(nèi)層底銅為1OZ時，W1=W2+20um;當內(nèi)層底 銅為2OZ時W1=W2+40um 。 B:當外層底銅為HOZ,W1=W2+25.4um ; 外層底銅為1OZ時,W1=W2+40um ; 外層層底銅 為2OZ時,W1=W2+60um。 C: W1為原稿阻抗線寬。 4.3.4 T：銅厚,與阻抗值成反比。 A：內(nèi)層為基板銅厚,HOZ按15UM計算;1OZ按30UM計算;2OZ按65UM 計算. B：外層為銅箔厚度+鍍銅厚度,依據(jù)孔銅規(guī)格而定,當?shù)足~為HOZ,孔銅(平均20UM，最小18UM )時,表銅按40UM計算

9、；孔銅（平均25UM，最小20UM）時，表銅按45UM計算；孔銅單點最小25UM時，表銅按50UM計算。 C：當?shù)足~為1OZ,孔銅(平均20UM，最小18UM )時,表銅按50UM計算；孔銅（平均25UM， 最小20UM）時，表銅按55UM計算；孔銅單點最小25UM時，表銅按60UM計算。 4.3.5 S：相鄰線路與線路之間的間距,與阻抗值成正比（差動阻抗）。 4.3.6 C1：基材阻焊厚度,與阻抗值成反比；C2：線面阻焊厚度,與阻抗值成反比；C3:線 間阻焊厚度, 與阻抗值成反比 ；CEr：阻焊介電常數(shù)，與阻抗值成反比 。 A：印一次阻焊油墨，C1值為30UM ，C2值為12UM ，C3值為

10、30UM 。 B：印兩次阻焊油墨，C1值為60UM ，C2值為25UM ，C3值為60UM 。 C：CEr:按4.2。 4.4 阻抗的計算:(POLAR SI9000 計算模式 4.4.1常見的單端(線)阻抗計算模式 4.4.1.1 Surface Microstrip 4.4.1.1 Surface Microstrip 4.4.1.2 Coated Microstrip 4.4.1.3 Embedded Microstrip適用范圍:與外層相鄰的第二個線路層阻抗計算例如一個6層板,L1、L2均為線路層,L3為GND或VCC層,則L2層的阻抗用此方式計算. 參數(shù)說明:H1:線路層到相鄰VCC

11、/GND間介質厚度H2:外層到第二個線路層間的介質厚度+第二個線路層銅厚W2:阻抗線線面寬度W1:阻抗線線底寬度T1:阻抗線銅厚=基板銅厚Er1:介質層介電常數(shù)（線路層到相鄰VCC/GND間介質）Er2:介質層介電常數(shù)(外層到第二個線路層間介質）適用范圍:兩個VCC/GND夾一個線路層之阻抗計算參數(shù)說明：H1:線路所在芯析的介質厚度（此芯板需有屏蔽）H2:線路層到另一個VCC/GND間的介質Er1:介質層介電常數(shù)(線路層到相鄰VCC/GND間介質)Er2:介質層介電常數(shù)(線路層到較遠VCC/GND間介質)W2：阻抗線線面寬度 W1: 阻抗線線底寬度T1: 阻抗線銅厚=基板銅厚 4.4.1.4

12、Offset stripline 4.4.1.5 Offset stripline 4.4.1.6 阻抗計算模式同4.5.1.2，僅多一介質層 阻抗計算模式同4.5.1.4，僅多兩個介質層 （比如一個4層板,L1層需做阻抗控制,L2層 (比如一個8層板，L4層需做阻抗控制,L2,L6 為線路層，L3層為GND/VCC參考層）。 層為GND/VCC參考層，L2,L5為線路層） 4.4.2 常見的差分(動)阻抗計算模式：適用范圍：外層阻焊前差動阻抗計算參數(shù)說明:H1：外層到VCC/GND間的介質厚度W2：阻抗線線面寬度W1: 阻抗線線底寬度S1：差動阻抗線間隙Er1: 介質層介電常數(shù)T1：線路銅厚

13、，包括基板銅厚+電鍍銅厚 4.4.2.1 Edge-coupled Surface Microstrip 適用范圍：外層阻焊后差動阻抗計算參數(shù)說明:H1：外層到VCC/GND間的介質厚度W2：阻抗線線面寬度W1: 阻抗線線底寬度S1：差動阻抗線間隙Er1: 介質層介電常數(shù)T1：線路銅厚，包括基板銅厚+電鍍銅厚CEr: 阻抗介電常數(shù)C1: 基材阻焊厚度C2:線面阻焊厚度 C3:差動阻抗線間阻焊厚度 4.4.2.2 Edge-coupled Coated Microstrip適用范圍:與外層相鄰的第二個線路層差動阻抗計算參數(shù)說明:H1:線路層到相鄰VCC/GND間介質厚度H2:外層到第二個線路層間

14、的介質厚度+第二個線路層銅厚W2：阻抗線線面寬度W1: 阻抗線線底寬度T1: 阻抗線銅厚=基板銅厚Er1: 介質層介電常數(shù)（線路層到相鄰VCC/GND間介質）Er2: 介質層介電常數(shù)（外層到第二個線路層間介質）S1：差動阻抗線間隙 4.4.2.3 Edge-coupled Coated Microstrip適用范圍：兩個VCC/GND夾一個線路層之阻抗計算;參數(shù)說明：H1:線路所在芯析的介質厚度（此芯板需有屏蔽）H2:線路層到較遠之VCC/GND間距離+阻抗線路層銅厚Er1:介質層介電常數(shù)（線路層到相鄰VCC/GND間介質）Er2:介質層介電常數(shù)（線路層到較遠VCC/GND間介質）W2：阻抗線

15、線面寬度W1: 阻抗線線底寬度T1: 阻抗線銅厚=基板銅厚S1：差動阻抗線間隙 4.4.2.4 Edge-coupled Coated Microstrip適用范圍：兩個VCC/GND夾兩個線路層之阻抗計算:例如一個6層板,L2、L5層為GND/VCC,L3、L4層為線路層需控制阻抗參數(shù)說明：H1:線路層1到較近之VCC/GND間距離H2:線路層1到線路層2間距離+線路層1,線路層2銅厚H3:線路層2到較遠之VCC/GND間距離Er1:介質層介電常數(shù)(線路層1到相鄰VCC/GND間介質) Er2:介質層介電常數(shù)（線路層1到線路層2間介質）Er3: 介質層介電常數(shù)（線路層2到較遠VCC/GND間

16、介質）W2：阻抗線線面寬度 W1: 阻抗線線底寬度T1: 阻抗線銅厚=基板銅厚 S1：差動阻抗線間隙 4.4.2.5 Edge-coupled Offset stripline 適用范圍：兩個VCC/GND夾兩個線路層之阻抗計算:例如一個6層板,L2、L5層為GND/VCC,L3、L4層為線路層需控制阻抗參數(shù)說明：H1:線路層1到較近之VCC/GND間距離H2:線路層1到線路層2間距離+線路層1,線路層2銅厚H3:線路層2到較遠之VCC/GND間距離Er1:介質層介電常數(shù)(線路層1到相鄰VCC/GND間介質) Er2:介質層介電常數(shù)（線路層1到線路層2間介質）Er3:介質層介電常數(shù)（線路層2到

17、較遠VCC/GND間介質）W2:阻抗線線面寬度 W1: 阻抗線線底寬度T1:阻抗線銅厚=基板銅厚 S1：差動阻抗線間隙REr:差分阻抗線間填充樹脂的介電常數(shù) 4.4.2.6 Edge-coupled Offset stripline注：當REr=Er2時，4.4.2.5計算的阻抗值則會等于4.4.2.6計算的阻抗值，因此一般情況下不用類似于4.4.2.6模式（含線間填充樹脂）計算阻抗值。 4.4.2.7 Edge-coupled Coated Microstrip阻抗計算模式同4.4.2.2，僅多一介質層 阻抗計算模式同4.4.2.4，僅多兩個介質層（比如一個4層板,L1層需做阻抗控制,L2層

18、 (比如一個8層板，L4層需做阻抗控制,L2,L6 為線路層，L3層為GND/VCC參考層）。 層為GND/VCC參考層，L2,L5為線路層）。適用范圍：外層蝕刻后單線共面阻抗，參考層與阻抗線在同一層面，即阻抗線被周圍GND/VCC包圍，周圍GND/VCC即為參考層面。而次外層（innerlayer 2）為線路層，非GND/VCC（即非參考層）。參數(shù)說明：H1：外層到次外層之間的介質厚度W2:阻抗線線面寬度 W1: 阻抗線線底寬度D1：阻抗線與GND/VCC之間的距離T1：線路銅厚，包括基板銅厚+電鍍銅厚Er1：介質層介電常數(shù) 4.4.3 常見的共面阻抗計算模式 4.4.3.1 Surface

19、 coplanar waveguide適用范圍：阻焊后單線共面阻抗，參考層與阻抗線在同一層面，即阻抗線被周圍GND/VCC包圍，周圍GND/VCC即為參考層面。而次外層（innerlayer 2）為線路層，非GND/VCC（即非參考層）。參數(shù)說明：H1：外層到次外層之間的介質厚度W2: 阻抗線線面寬度 W1: 阻抗線線底寬度D1：阻抗線與GND/VCC之間的距離T1：線路銅厚，包括基板銅厚+電鍍銅厚Er1：介質層介電常數(shù)C1：阻抗線與GND之間阻焊厚度 C2：線面阻焊厚度CEr：阻焊介電常數(shù) 4.4.3.2 Coated coplanar strips 4.4.3.3 Surface copl

20、anar waveguide with ground適用范圍：外層蝕刻后單線共面阻抗，參考層為同一層面的GND/VCC和次外層GND/VCC層。（阻抗線被周圍GND/VCC包圍，周圍GND/VCC即為參考層面）。參數(shù)說明：H1：外層到次外層GND/VCC之間的介質厚度W2:阻抗線線面寬度 W1: 阻抗線線底寬度D1：阻抗線與GND/VCC之間的距離T1：線路銅厚，包括基板銅厚+電鍍銅厚Er1：介質層介電常數(shù)適用范圍：阻焊后單線共面阻抗，參考層為同一層面的GND/VCC和次外層GND/VCC層。（阻抗線被周圍GND/VCC包圍，周圍GND/VCC即為參考層面）。參數(shù)說明：H1：外層到次外層GND

21、/VCC之間的介質厚度W2: 阻抗線線面寬度 W1: 阻抗線線底寬度D1：阻抗線與GND/VCC之間的距離T1：線路銅厚，包括基板銅厚+電鍍銅厚Er1：介質層介電常數(shù)C1：阻抗線與GND之間阻焊厚度 C2：線面阻焊厚度CEr：阻焊介電常數(shù) 4.4.3.4 Coated coplanar waveguide with grond 適用范圍：內(nèi)層單線共面阻抗，參考層為同一層面的GND/VCC（阻抗線被周圍GND/VCC包圍，周圍GND/VCC即為參考層面）。而與其鄰近層為線路層，非GND/VCC。參數(shù)說明：H1：阻抗線路層到其下一線路層之間的介質厚度H2：阻抗線路層到其上一線路層之間的介質厚度W2

22、:阻抗線線面寬度 W1: 阻抗線線底寬度D1：阻抗線與GND/VCC之間的距離T1：線路銅厚=基板銅厚Er1：H1對應介質層介電常數(shù)Er2：H2對應介質層介電常數(shù) 4.4.3.5 Embedded coplanar waveguide 適用范圍：內(nèi)層單線共面阻抗,參考層為同一層面的GND/VCC及與其鄰近GND/VCC層。（阻抗線被周圍GND/VCC包圍，周圍GND/VCC即為參考層面）。參數(shù)說明：H1：阻抗線路層到鄰近GND/VCC之間的介質厚度H2：阻抗線路層到其上一線路層之間的介質厚度W2: 阻抗線線面寬度 W1: 阻抗線線底寬度D1：阻抗線與GND/VCC之間的距離T1：線路銅厚=基板

23、銅厚Er1：H1對應介質層介電常數(shù)Er2：H2對應介質層介電常數(shù) 4.4.3.6 Embedded coplanar waveguide with ground適用范圍：內(nèi)層單線共面阻抗,參考層為同一層面的GND/VCC及與其鄰近的兩個GND/VCC層。（阻抗線被周圍GND/VCC包圍，周圍GND/VCC即為參考層面）。參數(shù)說明：H1：阻抗線路層到其鄰近GND/VCC層之間的介質厚度H2：阻抗線路層到其較遠GND/VCC層之間的介質厚度W2: 阻抗線線面寬度 W1: 阻抗線線底寬度D1：阻抗線與GND/VCC之間的距離T1：線路銅厚=基板銅厚Er1：H1對應介質層介電常數(shù)Er2：H2對應介質層

24、介電常數(shù) 4.4.3.7 Offset coplanar waveguide 適用范圍：外層蝕刻后差分共面阻抗，參考層為同一層面的GND/VCC。（阻抗線被周圍GND/VCC包圍，周圍GND/VCC即為參考層面）。而次外層（innerlayer 2）為線路層，非GND/VCC（即非參考層）。參數(shù)說明：H1：外層到次外層線路層之間的介質厚度W2: 阻抗線線面寬度 W1: 阻抗線線底寬度D1：阻抗線與GND/VCC之間的距離S1：差分阻抗線之間的間距T1：線路銅厚，包括基板銅厚+電鍍銅厚Er1：介質層介電常數(shù) 4.4.3.8 Diff surface coplanar waveguide適用范圍：

25、阻焊后差分共面阻抗，參考層與阻抗線在同一層面，即阻抗線被周圍GND/VCC包圍，周圍GND/VCC即為參考層面。而次外層（innerlayer 2）為線路層，非GND/VCC（即非參考層）。參數(shù)說明：H1：外層到次外層之間的介質厚度W2:阻抗線線面寬度 W1: 阻抗線線底寬度D1：阻抗線與GND/VCC之間的距離S1：差分阻抗線之間的間距T1：線路銅厚，包括基板銅厚+電鍍銅厚Er1：介質層介電常數(shù)C1：阻抗線與GND之間阻焊厚度 C2：線面阻焊厚度C3：阻抗線間阻焊厚度 CEr：阻焊介電常數(shù) 4.4.3.9 Diff coated coplanar waveguide 適用范圍：蝕刻后差分共面

26、阻抗，參考層為同一層面的GND/VCC和次外層GND/VCC層。（阻抗線被周圍GND/VCC包圍，周圍GND/VCC即為參考層面）。參數(shù)說明：H1：外層到次外層之間的介質厚度W2: 阻抗線線面寬度 W1: 阻抗線線底寬度D1：阻抗線與GND/VCC之間的距離S1：差分阻抗線之間的間距T1：線路銅厚，包括基板銅厚+電鍍銅厚Er1：介質層介電常數(shù) 4.4.3.10 Diff surface coplanar waveguide 適用范圍：阻焊后差分共面阻抗，參考層為同一層面的GND/VCC和次外層GND/VCC層。（阻抗線被周圍GND/VCC包圍，周圍GND/VCC即為參考層面）。參數(shù)說明：H1：

27、外層到次外層之間的介質厚度W2: 阻抗線線面寬度 W1: 阻抗線線底寬度D1：阻抗線與GND/VCC之間的距離S1：差分阻抗線之間的間距T1：線路銅厚，包括基板銅厚+電鍍銅厚Er1：介質層介電常數(shù)C1：阻抗線與GND之間阻焊厚度 C2：線面阻焊厚度C3：阻抗線間阻焊厚度 CEr：阻焊介電常數(shù) 4.4.3.11 Diff coated coplanar waveguide 適用范圍：內(nèi)層差動共面阻抗，參考層為同一層面的GND/VCC（阻抗線被周圍GND/VCC包圍，周圍GND/VCC即為參考層面）。而與其鄰近層為線路層，非GND/VCC。參數(shù)說明：H1：阻抗線路層到其下一線路層之間的介質厚度H2

28、：阻抗線路層到其上一線路層之間的介質厚度W2:阻抗線線面寬度 W1: 阻抗線線底寬度D1：阻抗線與GND/VCC之間的距離T1：線路銅厚=基板銅厚 S1：差分阻抗線間隙Er1：H1對應介質層介電常數(shù)Er2：H2對應介質層介電常數(shù) 4.4.3.12 Diff embedded coplanar waveguide適用范圍：內(nèi)層差分共面阻抗,參考層為同一層面的GND/VCC及與其鄰近GND/VCC層。（阻抗線被周圍GND/VCC包圍，周圍GND/VCC即為參考層面）。參數(shù)說明：H1：阻抗線路層到鄰近GND/VCC之間的介質厚度H2：阻抗線路層到其上一線路層之間的介質厚度W2: 阻抗線線面寬度 W1

29、: 阻抗線線底寬度D1：阻抗線與GND/VCC之間的距離T1：線路銅厚=基板銅厚 S1：差分阻抗線間隙Er1：H1對應介質層介電常數(shù)Er2：H2對應介質層介電常數(shù) 4.4.3.13 Diff embedded coplanar waveguide with ground適用范圍：內(nèi)層差分共面阻抗,參考層為同一層面的GND/VCC及與其鄰近的兩個GND/VCC層。（阻抗線被周圍GND/VCC包圍，周圍GND/VCC即為參考層面）。參數(shù)說明：H1：阻抗線路層到其鄰近GND/VCC層之間的介質厚度H2：阻抗線路層到其較遠GND/VCC層之間的介質厚度W2: 阻抗線線面寬度 W1: 阻抗線線底寬度D1

30、：阻抗線與GND/VCC之間的距離T1：線路銅厚=基板銅厚 S1：差分阻抗線間隙Er1：H1對應介質層介電常數(shù)Er2：H2對應介質層介電常數(shù) 4.4.3.14 Diff offset coplanar waveguide 4.5 阻抗測試COUPON的設計 4.5.1 COUPON添加位置：阻抗測試COUPON一般放置于PNL中間，不允許放置于PNL板邊，特殊情 況（比如1PNL=1PCS）除外。 4.5.2 COUPON設計注意事項：為保證阻抗測試數(shù)據(jù)的準確性，COUPON設計必須完全模擬板內(nèi)線路 的形式，若板內(nèi)阻抗線周圍被銅皮保護，則COUPON上需設計銅皮替代保護線；若板內(nèi)阻抗 線為“蛇形”走線，則COUPON上也需設計為“蛇形”走線 。 4.5.3 阻抗測試COUPON設計規(guī)范： 阻抗測試條尺寸結構圖：（為了方便鑼邊定位，可在阻抗條上加上三個直徑為2.5MM的不對稱定位孔） 4.5.3.1 單端(線)阻抗： 4.5.3.1.1 測試COUPON主要參數(shù)：， 阻抗測試條兩端各有兩排孔，每端的外排孔為接地孔，內(nèi)排為信號孔，成品孔徑全設為1.0MM直徑!每組信號線兩端接兩個信號孔,配對兩個接地孔,此為一組,如果有多條阻抗線要測試,則相應在在測試條上下增加相同數(shù)量組的信號孔和接地孔!外層信號線周圍要設計搶電銅點保護信號線！ 參考地銅設計（屏