復習題(數(shù)電答案)

1、1 下列四種類型的邏輯門中，可以用（ D ）實現(xiàn)與、或、非三種基本運算。 對 CMO 與非門電路，其多余輸入端正確的處理方法是（ 三態(tài)門輸出端有可能出現(xiàn)三種狀態(tài)（高阻態(tài)、高電平、低電平） C OC 門輸出端直接連接可以實現(xiàn)正邏輯的線與運算。 D.集電極開路的門稱為 OC 門。 7.已知 74LS138 譯碼器的輸入三個使能端 (E1=1 , E2A = E2B習） 時， 地址碼 A2A1A0=011 則輸出丫7Y0是（C ） A.11111101 B.10111111 C.11110111 D. 11111111 8.若用 JK 觸發(fā)器來實現(xiàn)特性方程為 Qn1 ABQ, 則 JK 端的方程為（

2、A ） A.J=AB, K=A B.J=AB , K=A C. J =A, K =AB D.J= AB , K=AB 9要將方波脈沖的周期擴展 10 倍，可采用（C ） A 10 級施密特觸發(fā)器 B、10 位二進制計數(shù)器 C 十進制計數(shù)器 D、10 位 D/A 轉(zhuǎn)換器 10. 一個 16 選 1 的數(shù)據(jù)選擇器，其地址輸入端有（ C ）個 A. 1 B.2 C.4 D.16 11. 8 線一 3 線優(yōu)先編碼器的輸入為 I0 17 ，當優(yōu)先級別最高的 17 有效時，其輸出 2. A.與門 B. 或門 C. 根據(jù)反演規(guī)則，F(xiàn) A（B C） 非門 D. CD的反函數(shù)為（ 與非門 A ） 3. 4. A

3、. A. F C. F 邏輯函數(shù) A. B (A BC)(C D (AB C)(CD) F=A (A B) = ( A B. B. D. C. 最小項ABCD的邏輯相鄰最小項是（A ABCD B. ABCD C. ABCD (AB C )(C D ) (A BC)(C D) D. D. ABCD 5. 6. A.通過大電阻接地（1.5K Q） B. C.通過小電阻接地（1KQ） D. 懸空 通過電+VCC F 列說法不正確的是（C ） 當高電平表示邏輯 0、低電平表示邏輯 1 時稱為正邏輯。 的值是（C ）A. 111 B.010 C.000 D. 101 A B Qn+1 說明 0 0 Qn

4、 保持 0 1 0 置 0 1 0 1 置 1 1 1 Qn 翻轉(zhuǎn) A. Qn+1 = A B. Qn 1 AQn AQn C. A.或非門 B. 與非門 C. 異或門 D. 同或門 14.用觸發(fā)器設計 個 12 進制的計數(shù)器， 至少需要 (B ) 個觸發(fā)器。 A. 3 4 C . 6 D .5 15.若輸入 CP 脈沖的頻率為 10kHz,通過某計數(shù)器后輸出信號的頻率為 的模為（C ）。 A.4 B.8 C.10 D.12 17.下列 A/D 轉(zhuǎn)換器，轉(zhuǎn)換速度最快的是 （B ） A.逐次比較型 B. 并行比較型 C.12.已知某觸發(fā)的特性表如下 （A、 B為觸發(fā)器的輸入） 其輸出信號的邏輯表

5、達式為 Qn 1 AQn BQn D. Q+1 13.將 D 觸發(fā)器改造成 T 觸發(fā)器，如圖所示電路中的虛線框內(nèi)應是（ C )。 1kHz；16.右圖所示電路為由 555 定時器構(gòu)成的（A ）。 A、施密特觸發(fā)器 B、多諧振蕩器 C、單穩(wěn)態(tài)觸發(fā)器 D、T 觸發(fā)器 雙積分型 D. 以上一樣 5 18在何種輸入情況下，“或非”運算的結(jié)果是邏輯 29.有一個左移移位寄存器，當預先置入 1011 后，其串行輸入固定接 0,在 4 個移位脈沖 A .全部輸入是 0 B. 全部輸入是 1 C.任一輸入為 0，其他輸入為 1 D.任一輸入為 1,其他輸入為 0。 19. 對 TTL 與非門電路，其多余輸入端

6、正確的處理方法是（ B ）。 A.通過大電阻接地（1.5K Q） B. 懸空 C.通過小電阻接地（1KQ） D. 通過電阻接+VCC 20. 下列說法不正確的是（C ）。 A 當高電平表示邏輯 0、低電平表示邏輯 1 時稱為正邏輯 B 三態(tài)門輸出端有可能出現(xiàn)三種狀態(tài)（高阻態(tài)、高電平、低電平） C . OC 門輸出端直接連接可以實現(xiàn)正邏輯的線與運算 D 集電極開路的門稱為 OC 門 21. 4 位環(huán)形計數(shù)器，可得到最大計數(shù)長度是（ D ）。 22. 假設某 3 位異步二進制加法計數(shù)器的初始狀態(tài)為 A. 001 B. 110 C. 000 23. 八輸入端的編碼器按二進制數(shù)編碼時，輸出端的個數(shù)是（

7、 B ）。 A. 2 個 B . 3 個 C . 4 個 D. 8 個 24. 四個輸入的譯碼器，其輸出端最多為（ D ）。 A. 4 個 B . 8 個 C. 10 個 D. 16 個 25. 為實現(xiàn)將 JK 觸發(fā)器轉(zhuǎn)換為 D 觸發(fā)器，應使（A ）。 A.J=D,K=D B. K=D,J=D C.J=K=D D.J=K= 26. 某計數(shù)器的狀態(tài)轉(zhuǎn)換圖如下，其計數(shù)的容量為 （B ） 28. 下列哪個不需要觸發(fā)信號就能輸出矩形波的是（ C ）。 A. 0 B. 4 C . 8 D. 16 010,則 4 個 CP 后計數(shù)狀態(tài)為（B ）。 D. 111 （A ）。 增大 C 18在何種輸入情況下，

8、“或非”運算的結(jié)果是邏輯 29.有一個左移移位寄存器，當預先置入 1011 后，其串行輸入固定接 0,在 4 個移位脈沖 A.斯密特觸發(fā)器 B.單穩(wěn)態(tài)觸發(fā)器 C.多諧振蕩器 D. 計數(shù)器CP 作用下，四位數(shù)據(jù)的移位過程是( A )。 A. 1011 -0110-1100-1000-0000 B. 1011-0101-0010-0001-0000 C. 1011-1100-1101-1110-1111 30.某 EPROM 有 8 位數(shù)據(jù)線，13 位地址線，其存儲容量為(C )。 8 13 8 13 A. 8X 13 B. 2 X 13 C. 2 X 8 D. 2 X 2 31 .已知 8 位

9、A/D 轉(zhuǎn)換器的參考電壓 UR=-5V,輸入模擬電壓 UI=3.91V , 則輸出數(shù)字量為(A A.11001000 B.11001001 C.11001010 D.11001011 2. (8C)16 = (140)a , a= 10 4 .將 2004 個“ 1”異或起來得到的結(jié)果是 _0 6 禾 U 用對偶規(guī)則，寫出下列函數(shù)的對偶式: L= (A B)(A C)，則其對偶式 L = A B+AC _ 7. 將邏輯函數(shù) L 轉(zhuǎn)換成最小項表達式： L(A,B,C)= (A B)(A B)C AB= A BC+AB C+ABC+ABC _ 4. 不僅考慮兩個一加數(shù)相加，而且還考慮來自_低位進位

10、相加的運算電路，稱為全加器。 5. 組合邏輯電路的輸出只與 輸入_ 有關；與組合邏輯電路相比， 時序邏輯電路的輸 出不僅僅取決于此刻的輸入有關，還與電路的 狀態(tài) _ 有關。 _ i 1 _B C- J - IP Y1 +Vcc 0 D. 1011-1010-1001-1000-0111 32. 74HC48 輸出高電平有效, A.共陽極 C.共陽極或共陰極 1 ( 101101 ) 2=( 它可以用來驅(qū)動( 共陰極 共陽極與共陰極 B. D. 45 (27 ) 10=( 11011 ) 2=( 1B 16 B )顯示器。 )10=( 2D )16 (57) 10=( 01010111 8421

11、BCD 3、A+AB= ;A(A+B)= A+B A+AB=( J ； A+B 1. 1FFEHk(8 )10； (1011.01)2=( )10 2. 異或 ADB= A B+AB 同或 A B= AB+A B 3. 如下圖所示，丫仁(AB) (CD) ，該電路實現(xiàn)線與 功能。 6. 觸發(fā)器按邏輯功能可分為 RS 觸發(fā)器、JK _ 觸發(fā)器、T _ 觸發(fā)器和 D 觸發(fā)器。 8. 函數(shù) Y ABC AC BC 最小項和的形式為 A BC+AB C+ABC+A B C+A B C 9邏輯函數(shù)Y AB B AB的最簡與或式為 A+B _ 10.某邏輯門 V0H(min)=2.4V , V0 L(mi

12、n)= 0 .4V , V iH(min)=2. 0 V , V IL (min) = 0 .8 V，則高電平的 ( _ ) _ 。 8. 555 定時器的應用非常廣泛，應用 555 定時器可以方便地組成 _施密特觸發(fā)器 多諧振蕩器 等電路。 5. 邏輯函數(shù) L= AC BC是否可能產(chǎn)生競爭冒險？ 可能 _ ;如果可能，該表達 式應改成 AC+BC +AB 就會消除競爭冒險。(如果判斷不會產(chǎn)生競爭冒險，則第二空不填。) 14. 設周期性數(shù)字波形的高電平持續(xù) 10ms，低電平持續(xù) 5ms，占空比 q= _ 。該 數(shù)字波形若為方波，則占空比 q = J/2 _ 。 15. 電路圖如圖 1 2，L=

13、 A(B(C_，該電路可以實現(xiàn) 奇偶判別 功能。 15. 74LS138 是 3 線一 8 線譯碼器，譯碼為輸出低電平有效，若輸入為 A2A1A0=110 時，輸 出 Y7Y6Y5Y4Y3Y2Y1Y0 應為(10111111 )。 6. “計數(shù)器”一詞中的“計數(shù)”，所計的是_時鐘脈沖的個數(shù)，要構(gòu)成一個 11 進制的計 噪聲容V V,低電平的噪聲容限V NL Vo 7. JK 觸發(fā)器的特征方程： Qn1=( n 1 ,D 觸發(fā)器的特征方程： Q 9. A/D 轉(zhuǎn)換器的主要性能指標有轉(zhuǎn)換精度、 轉(zhuǎn)換速度 ，已知被轉(zhuǎn)換信號的上限頻率為 10KHZ,則 A/D 轉(zhuǎn)換器的采樣頻率應高于 20KHZ 10

14、. 存儲容量為 4KX8位的 RAM 存儲器，其地址線為 12 條、數(shù)據(jù)線為 8 條。 12.兩二進制數(shù)相加時，不考慮低位的進位信號是 加器。 13. 如圖1-1 所示為 TTL 的三態(tài)門電路， EN=0 時，Y= 高阻態(tài) ;EN=1 時，Y= 10K EN 1. (57) 10= ( 01010111 )8421BC= (111001 ) 2. A+AB= ;A(A+B)= 3. TTL 器件輸入腳懸空相當于輸入 高 電平。用 CMOS1 電路驅(qū)動 TTL 門電路必須 考慮 電平匹配 問題。 4. 組合邏，時序邏輯電路的基本單元是 觸發(fā)器 。 A B 圖 1 2 C 2 。 數(shù)器，最少要 4

15、 個觸發(fā)器。 7. 欲構(gòu)成能記最大十進制數(shù)為 999 的計數(shù)器，至少需要_3_片十進制加法計數(shù)器， 或 3_片 4 位二進制加法計數(shù)器芯片。 8. 555 定時器的應用非常廣泛，應用 555 定時器可以方便地組成 _ _ 等電路。 21、 異步清零的概念是 該控制端不受時鐘控制，只要有效，觸發(fā)器狀態(tài)馬上清零 _ 。 22、 設 A, B, C 開關合上為 1，L 燈亮為 1: . L 的邏輯表達式為 L=( ABC ) L k L 的邏輯表達式為 L =( AB+C 9. 某 D/A 轉(zhuǎn)換器的最小輸出電壓為 0.04V，最大輸出電壓為 10.02V,該轉(zhuǎn)換器的分辨率為 0.00399 ，位數(shù)為

16、 8 10. 存儲容量為 4KX 8 位的 RAM 存儲器，其地址線為 12 條、數(shù)據(jù)線為 8 28 圖 1 3 是多路數(shù)據(jù)選擇器構(gòu)成的電路， A1、A0分別是地址碼高位和低位的輸入端，以 A、B 為輸入變量，則輸出信號 Y = A B+AB C+ABC 29. 如圖 1-4 所示電路，采用 置數(shù)法 _ 方式構(gòu)成計數(shù)器,可以實現(xiàn)_7 進制計數(shù)器。 若 CP 的頻率是 140KHz，則輸出頻率=20K _ Hz。 30. 兩片中規(guī)模集成電路 10 進制計數(shù)器串聯(lián)后，最大計數(shù)容量為 100 _ 進制。 31. 某 8 位 D/A 轉(zhuǎn)換器器，已知 UREF= 10V，已，輸入D 7D。= 10000

17、000，則輸出U。 0 1 C 6 D0 D1 D2 D3 A1 74LS1 A0 、 53 Y CP CET CEP 74LS161 TC CP PE 圖 1-3 圖 1-4 1 CR D0 D1 D2 D3 Q0 Q1 Q2 Q3 = 5 _ Vo 32. 寫出題中各觸發(fā)器的特性方程。.2.用公式法將函數(shù)化為最簡與或式: F (代 B,C) AB BC BC AB = Qn 1 =( Q) Qn 1=( Q ) Qn1=( X 24. 25. 26. Qn 1 =( Q LED, 8 段的引腳為 dp 至 本圖是一個八段共陰 位）。在圖上標出 a,b,c,d,e,f,g,dp ;若數(shù)據(jù)線為

18、 低電平 a （dp 為最高位， 3FH,則 LED 各顯示 有效。 a 為最低 8 。 輸入 輸出 X Y L 0 0 1 0 1 0 1 0 0 1 1 1 驅(qū)動共陽極七段數(shù)碼管的譯碼器的輸出電平為 與下列真值表對應的表達式 L= X Y_ 1.用公式法將函數(shù)化為最簡與或式： Y AC AB BC ACD=A +BC（過程自己 寫出來） 3 用卡諾圖法化簡函數(shù)（要求畫出化簡過程） ： F（A, B, C, D） = E m（2, 3, 9, 11, 12）+ 刀 d（5 , 6, 7, 8, 10, 13）=AC +B C （過程自己 寫） 4用卡諾圖法化簡函數(shù)（要求畫出化簡過程） ： Y

19、 （A、B、C、D）=刀 m （0, 2, 3, 4,）+ 刀 d （ 8, 10, 11） =A C D +B!程自己 寫） 1、根據(jù)輸入信號 A、B、C 的波形，畫出輸出信號 F 的波形: 2、用與非門和反相器實現(xiàn)邏輯函數(shù) F AB （A B） （注：先把原式化為適合題意的表達式，后作電路圖） F=(A B) (AB)(電路圖自己畫) 3、請用 74138 加適當?shù)呐c非門實現(xiàn)函數(shù)： （注：X 為高位，Z 為低位） F-XYZ+XYZ+XYZ+XYZ ， 要求先推導出適合題意的邏輯表達式， 后作圖。 （74138 各引腳接線都要標注） A=X,B=Y,C=Z; F=（Y0 Y3 Y5 Y7

20、） G 仁 1 , G2A=G2B=0 （電路圖自己畫好） 4設邊沿（下降沿）JK 觸發(fā)器的初始狀態(tài)為 0, CP、J、K 信號如圖所示，試畫出觸發(fā)器輸 出端 Q 的波形。 6 .試畫出下列觸發(fā)器的輸出波形 Q 和 Q。設觸發(fā)器的初態(tài)為 0。 1 CP 1T Q Qi 1T Q C1 Q c C1 Q CP 7. D nJUl Q J _ I _ Iu K - Q Q2 D Q D 、用二塊 74161 的級聯(lián)構(gòu)成 30 進計數(shù)器，其中 1#74161 為低位，2#74161 為高位，采用反 饋清其中 X=1 CP -L 1 1 1 1 L K 占CP r111 1護 冥 - M口 口 L 8

21、. （注：下列各圖， QDQCQBQAQD 為最高位，DCBA 中 D 為最高位, 、用反饋清零法實現(xiàn) 12 進制計數(shù)（74161 是異步清 0） EP=ET=1 LD=1,ABCD=000Q QD RCQ 為進位輸出端） RD （自行完成作圖） LD。 （自行完成作圖） 、用 RCO 端反饋至 LD 置數(shù)法實現(xiàn) 12 進制計數(shù) EP=ET=1 RD=1,DCBA=0100 RCO 接 LD,（自行完成作圖） 零法，作圖。 9. 試利用 3 線一 8 線譯碼器 74138和與非門實現(xiàn)邏輯函數(shù)： L = A BC ABC BC （要 求寫出必要的過程，并在下圖上畫出電路圖） A2=A,A1=B,

22、A0=C; S1=1, S2=S3=0; L=（Y1 Y3 Y4 Y7）（自行完成作圖部分） 寫出該電路的驅(qū)動方程、狀態(tài)方程和輸出方程。 驅(qū)動方程： J1= X K 仁 X _ J2= Qi K2= Qi _ 狀態(tài)方程： * * Q1 _ Q2 Qi 輸出方程： Z= Q1Q2EP Mil 1 RCO RD A B C Q贏 5 Qc D ET CQu LD 9- 丨1 1 1 EP L丨11 RD A B C D RCO JL Iff ?4161 c? 、Q& Qu Qc QD LD - Illi 7 io. 11.寫出圖示邏輯圖中各電路的狀態(tài)方程。 1.Q*=A 2.Q *=Q 3.Q*=Q 4.Q *=Q 5.Q *=Q 13. 用兩片同步十進制計數(shù)器 74160 構(gòu)成二十四進制計數(shù)器，要求 ：具有進位輸出信號，畫 出電路圖，加上適當?shù)恼f明，并標明哪一片是低位，哪一片是高位。 用置數(shù)法，計數(shù)從 00000000-00