MOS管數(shù)字集成電路子系統(tǒng)設(shè)計(jì)

1、第一部分第一部分 理論課理論課第一章第一章 緒言緒言 11 集成電路的發(fā)展集成電路的發(fā)展 12 集成電路分類集成電路分類 13 集成電路設(shè)計(jì)集成電路設(shè)計(jì)第二章第二章 MOS晶體管晶體管 21 MOS晶體管結(jié)構(gòu)晶體管結(jié)構(gòu) 22 MOS晶體管工作原理晶體管工作原理 23 MOS晶體管的電流電壓關(guān)系晶體管的電流電壓關(guān)系 24 MOS晶體管主要特性參數(shù)晶體管主要特性參數(shù) 25 MOS晶體管的晶體管的SPICE模型模型第三章第三章 MOS管反相器管反相器 31 引言引言 32 NMOS管反相器管反相器 33 CMOS反相器反相器 34 動(dòng)態(tài)反相器動(dòng)態(tài)反相器 35 延遲延遲 36 功耗功耗第四章第四章 半

2、導(dǎo)體集成電路基本加工工藝與設(shè)計(jì)規(guī)則半導(dǎo)體集成電路基本加工工藝與設(shè)計(jì)規(guī)則 4.1 引言引言 4.2 集成電路基本加工工藝集成電路基本加工工藝 4.3 CMOS工藝流程工藝流程 4.4 設(shè)計(jì)規(guī)則設(shè)計(jì)規(guī)則 4.5 CMOS反相器的閂鎖效應(yīng)反相器的閂鎖效應(yīng) 4.6 版圖設(shè)計(jì)版圖設(shè)計(jì)第五章第五章 MOS管數(shù)字集成電路基本邏輯單元設(shè)計(jì)管數(shù)字集成電路基本邏輯單元設(shè)計(jì) 5.1 NMOS管邏輯電路管邏輯電路 5.2 靜態(tài)靜態(tài)CMOS邏輯電路邏輯電路 5.3 MOS管改進(jìn)型邏輯電路管改進(jìn)型邏輯電路 5.4 MOS管傳輸邏輯電路管傳輸邏輯電路 5.5 觸發(fā)器觸發(fā)器 5.6 移位寄存器移位寄存器 5.7 輸入輸出（輸

3、入輸出（I/O）單元）單元第六章第六章 MOS管數(shù)字集成電路子系統(tǒng)設(shè)計(jì)管數(shù)字集成電路子系統(tǒng)設(shè)計(jì) 6.1 引言引言 6.2 加法器加法器 6.3 乘法器乘法器 6.4 存儲(chǔ)器存儲(chǔ)器 6.5 PLA第七章第七章 MOS管模擬集成電路設(shè)計(jì)基礎(chǔ)管模擬集成電路設(shè)計(jì)基礎(chǔ) 7.1 引言引言 7.2 MOS管模擬集成電路中的基本元器件管模擬集成電路中的基本元器件 7.3 MOS模擬集成電路基本單元模擬集成電路基本單元 7.4 MOS管模擬集成電路版圖設(shè)計(jì)管模擬集成電路版圖設(shè)計(jì)第八章第八章 集成電路的測試與可測性設(shè)計(jì)集成電路的測試與可測性設(shè)計(jì) 8.1 引言引言 8.2 模擬集成電路測試模擬集成電路測試 8.3

4、數(shù)字集成電路測試數(shù)字集成電路測試 8.4 數(shù)字集成電路的可測性測試數(shù)字集成電路的可測性測試第二部分第二部分 實(shí)驗(yàn)課實(shí)驗(yàn)課 1、數(shù)字集成電路、數(shù)字集成電路 （1）不同負(fù)載反相器的仿真比較；）不同負(fù)載反相器的仿真比較； （2）靜態(tài)）靜態(tài)CMOS邏輯門電路仿真分析；邏輯門電路仿真分析； （3）設(shè)計(jì)）設(shè)計(jì)CMOS反相器版圖；反相器版圖； （4）設(shè)計(jì)）設(shè)計(jì)D觸發(fā)器及其版圖；觸發(fā)器及其版圖； （5）設(shè)計(jì)模）設(shè)計(jì)模16的計(jì)數(shù)器及其版圖（可選）。的計(jì)數(shù)器及其版圖（可選）。 2、模擬集成電路、模擬集成電路 設(shè)計(jì)一個(gè)設(shè)計(jì)一個(gè)MOS放大電路（可選）放大電路（可選） 。iiiiiiBACBAS1iiiiiiiiiiBACBACCBAS1iiiiiiiiiiiiiiiiCBABACCBACBACBAS1_iiiiiiBAPBAGiiiiiiiCPGCCPS10001122