功率器件簡要介紹

1、一 功率半導(dǎo)體簡介功率半導(dǎo)體器件種類很多，器件不同特性決定了它們不同的應(yīng)用范圍，常用半導(dǎo)體器件的特性如下三圖所示。目前來說，最常用的功率半導(dǎo)體器件為功率MOSFET和IGBT?？偟膩碚f，MOSFET的輸出功率小，工作頻率高，但由于它導(dǎo)通電阻大的緣故，功耗也大。但它的功耗隨工作頻率增加幅度變化很小，故MOSFET更適合于高頻場合，主要應(yīng)用于計算機(jī)、消費(fèi)電子、網(wǎng)絡(luò)通信、汽車電子、工業(yè)控制和電力設(shè)備領(lǐng)域。IGBT的輸出功率一般10KW1000KW之間，低頻時功耗小，但隨著工作頻率的增加，開關(guān)損耗急劇上升，使得它的工作頻率不可能高于功率MOSFET，IGBT主要應(yīng)用于通信、工業(yè)、醫(yī)療、家電、照明、交通

2、、新能源、半導(dǎo)體生產(chǎn)設(shè)備、航空航天以及國防等領(lǐng)域。圖1.1 功率半導(dǎo)體器件的工作頻率范圍及其功率控制容量圖1.2 功率半導(dǎo)體器件工作頻率及電壓范圍圖1.3 功率半導(dǎo)體器件工作頻率及電流范圍二 不同結(jié)構(gòu)的功率MOSFET特性介紹功率MOSFET的優(yōu)點主要有驅(qū)動功率小、驅(qū)動電路簡單、開關(guān)速度快、工作頻率高，隨著工藝的日漸成熟、制造成本越來越低，功率MOSFET應(yīng)用范圍越來越廣泛。我們下面主要介紹一些不同結(jié)構(gòu)的MOSFET的特性。VVMOSFET圖2.1 VVMOS結(jié)構(gòu)示意圖VVMOS采用各向異性腐蝕在硅表面制作V 形槽，V形槽穿透P與N+連續(xù)擴(kuò)散的表面，槽的角度由硅的晶體結(jié)構(gòu)決定，而器件溝道長度取

3、決于連續(xù)擴(kuò)散的深度。在這種結(jié)構(gòu)中，表面溝道由V 形槽中的柵電壓控制，電子從表面溝道出來后鄉(xiāng)下流到漏區(qū)。由于存在這樣一個輕摻雜的漂移區(qū)且電流向下流動，可以提高耐壓而并不消耗表面的面積。這種結(jié)構(gòu)提高了硅片的利用率，器件的頻率特性得到很大的改善。同時存在下列問題:1，V形槽面之下溝道中的電子遷移率降低；2，在V槽的頂端存在很強(qiáng)的電場，嚴(yán)重影響器件擊穿電壓的提高；3，器件導(dǎo)通電阻很大；4，V槽的腐蝕不易控制，柵氧暴露，易受離子玷污，造成閾值電壓不穩(wěn)定，可靠性下降。VUMOSFET圖2.2 VUMOS結(jié)構(gòu)示意圖VUMOS的結(jié)構(gòu)是基于VVMOS改進(jìn)得到的。這里的的U槽是通過控制腐蝕V槽的兩個斜面剛進(jìn)入N-

4、漂移區(qū)但還未相交時停止腐蝕得到的，當(dāng)這種結(jié)構(gòu)的柵極施加正偏壓時，不僅在P型溝道區(qū)中會形成反型層，而且在柵極覆蓋的N-漂移區(qū)中還會產(chǎn)生積累層，于是源極電流均勻分配到漏極。適當(dāng)選取柵極覆蓋的漂移區(qū)寬度，可大大減小導(dǎo)通電阻，同時避免V槽頂端強(qiáng)電場的產(chǎn)生。但是，VUMOS的U 槽同樣存在難于控制腐蝕、柵氧暴露的問題。VDMOSFET電壓控制型單極性器件，沒有電導(dǎo)調(diào)制效應(yīng)，因而具有很高的開關(guān)速度，使其在高頻領(lǐng)域具有廣泛的應(yīng)用。圖2.3 普通VDMOS結(jié)構(gòu)及耐壓區(qū)的電場分布示意圖一般功率半導(dǎo)體器件承受電壓靠的是耐壓區(qū)內(nèi)的反偏二極管。如圖VDMOS，當(dāng)漏-源兩端加有電壓VDS，而柵-源電壓VGS小于MOSF

5、ET的閾值電壓時，VDMOS處于關(guān)斷狀態(tài)，VDS主要是由n型漂移區(qū)和p型源襯底區(qū)構(gòu)成的反偏二極管承受。由于n型漂移區(qū)至少有一部分區(qū)域在外加電壓作用下耗盡，則耗盡之后帶正電荷的電離施主發(fā)出的電力線全部往上到達(dá)p型襯底區(qū)，并被p區(qū)內(nèi)耗盡的電離受主的負(fù)電荷吸收。因此，最大電場在n與p交界處。當(dāng)VDS足夠大時，n型漂移區(qū)被全耗盡。推導(dǎo)過程略，我們可以得到理想情形下Ron與VB的關(guān)系可以表示為：從該式可以看出，當(dāng)器件的耐壓增加，則導(dǎo)通比電阻隨耐壓指數(shù)次的增加。這就是所謂的“硅極限”。VDMOS的這種特性嚴(yán)重限制了它在高耐壓領(lǐng)域的應(yīng)用。由于VDMOS 是縱向器件，有人提出一種改進(jìn)結(jié)構(gòu)，使其適應(yīng)于平面工藝，

6、如下。該結(jié)構(gòu)漏極通過高摻雜埋層收集漏源電流，再通過高摻雜漏區(qū)由上表面引出。圖2.4 平面工藝VDMOS結(jié)構(gòu)示意圖LDMOS圖2.5 LDMOS結(jié)構(gòu)示意圖LDMOS是一種雙擴(kuò)散結(jié)構(gòu)的功率器件。N-LDMOS的溝道是通過源極N型重?fù)诫s和其下方的阱區(qū)P型輕摻雜的兩次擴(kuò)散來形成的。離子注入完成之后還有一個高溫推進(jìn)的過程。兩次擴(kuò)散的橫向距離差決定了LDMOS的溝道長度，這種工藝所制造的MOS的溝道長度是固定的。在漏極和柵極之間還有一個輕摻雜的漂移區(qū)，漂移區(qū)的作用是為了提高LDMOS的擊穿電壓，漂移區(qū)的存在還在源極和漏極之間起到了緩沖的作用，對LDMOS的短溝道效應(yīng)也有所改善。低耐壓和高耐壓LDMOS的主

7、要區(qū)別在于柵電極和漂移區(qū)的長度，一般來說，低耐壓LDMOS的柵電極覆蓋著整個漏源兩區(qū)之間的面積；而高耐壓LDMOS的柵電極距漏區(qū)N+邊緣必須要有一定的距離。如果該距離太小或者覆蓋了漏區(qū)，則漏源之間的擊穿電壓BVDS將會大幅度下降。圖2.6 非對稱LDMOS的結(jié)構(gòu)示意圖如上圖是源極與漏極不對稱的LDMOS結(jié)構(gòu)，在源極沒有加入面積較大的漂移區(qū)結(jié)構(gòu)，可以縮小器件面積，節(jié)約成本。圖2.7 對稱LDMOS結(jié)構(gòu)示意圖如上圖是源極與漏極對稱的LDMOS結(jié)構(gòu)，這樣源極和漏極都可以承受高壓。SiC MOSFETSiC具有較寬的禁帶寬度、較高的飽和電子漂移速度、較高的擊穿電場強(qiáng)度以及較低的介電常數(shù)。熱擊穿結(jié)溫可以

8、到300。由其制造的SiC功率器件，具有耐高壓、耐高溫、抗輻射的優(yōu)點。與Si功率器件相比，SiC MOSFET具有更加穩(wěn)定的性能，其閾值電壓受溫度的影響不像Si器件那么明顯，“溫漂效應(yīng)”比較小。因此在溫度變化的場合應(yīng)用時不需要特別關(guān)注溫度對柵極開啟電壓的影響。SiC MOSFET的各項寄生電容參數(shù)均小于Si MOSFET。因而其開通時間比Si MOSFET 更短，開關(guān)速度更快，減小了MOSFET的開關(guān)損耗。但是SiC MOSFET是Si MOSFET價格的1015倍。圖2.8 SiC MOSFET與Si MOSFET的開通損耗圖2.9 SiC MOSFET與 Si MOSFET的關(guān)斷損耗圖2.

9、10 不同輸入電壓下SiC MOSFET和Si IGBT開通和關(guān)斷損耗與Si IGBT相比，SiC MOSFET具有更快的開通和關(guān)斷速度，并且其損耗也比Si IGBT小。因此SiC MOSFET既可以實現(xiàn)IGBT所不能實現(xiàn)的高頻率工作，也可以彌補(bǔ)Si MOSFET 不能耐高壓的缺點。但是，SiC MOSFET也存在著幾點技術(shù)挑戰(zhàn)。其一，SiC單晶材料，如缺陷密度的降低和消除，以及單晶片尺寸的增加，導(dǎo)致SiC功率半導(dǎo)體性能和可靠性下降。其二，低反型層溝道遷移率和高溫、高電場下柵氧可靠性。其三，SiC功率器件的封裝問題。如果能夠解決薄柵氧的工藝及理論，SiC功率器件會有長足發(fā)展。將會顯著改善海軍艦

10、艇、飛機(jī)及智能武器電磁炮等軍用系統(tǒng)的戲能，也將使民用混合動力車輛、列車牽引設(shè)備以及高壓直流輸電設(shè)備等受益匪淺。圖2.11 SiC 器件應(yīng)用市場預(yù)測GaN MOSFETGaN最初必須用藍(lán)寶石或SiC晶片作襯底材料制備，限制了它的發(fā)展。后來，GaN異質(zhì)結(jié)外延技術(shù)的發(fā)展，大大降低了GaN的成本。但是由于GaN器件只能在異質(zhì)結(jié)材料上制備，所以其只能制作橫向結(jié)構(gòu)的電力電子器件，耐壓很難超過1KV，因此在低壓應(yīng)用要求較苛刻的場合可能與硅基電力電子器件形成競爭勢態(tài)。圖2.12 GaN-on-Si MOSFET結(jié)構(gòu)示意圖由上圖可知，GaN MOSFET與橫向Si MOSFET 結(jié)構(gòu)完全相同，但是由于GaN更加

11、優(yōu)異的電氣特性，渴望在中高端應(yīng)用中對Si COOLMOS造成挑戰(zhàn)。圖2.13 未來GaN器件發(fā)展預(yù)測上圖為GaN器件研發(fā)人士對未來GaN電力電子器件發(fā)展的預(yù)測。SJMOSFET在保持MOS類器件高速和易驅(qū)動優(yōu)點的基礎(chǔ)上，利用電荷平衡原理，將比導(dǎo)通電阻降低了一個數(shù)量級。圖2.14 超結(jié)MOSFET的結(jié)構(gòu)及耐壓區(qū)的電場分布示意圖超結(jié)MOSFET的耐壓層是由npnp交替排列的半導(dǎo)體區(qū)構(gòu)成。在超結(jié)結(jié)構(gòu)中，耐壓狀態(tài)時n柱和p柱都會被耗盡，n區(qū)內(nèi)除頂部和底部附近的部分區(qū)域外，耗盡之后由正的電離施主發(fā)出的電力線都被臨近的耗盡的p區(qū)的負(fù)的電離受主吸收。與普通的VDMOS相比，在相同的n漂移區(qū)摻雜濃度下，超結(jié)器

12、件能夠得到更高的擊穿電壓；在相同的耐壓下，超結(jié)器件允許大幅提高n型漂移區(qū)的摻雜計量。由此，普通VDMOS中存在的比導(dǎo)通電阻與耐壓之間的尖銳的“硅極限”的限制被突破。但是，超結(jié)器件的制作工藝較為復(fù)雜，制造成本也相對較高。為了改善這些問題，有人提出了一種半超結(jié)的耐壓層結(jié)構(gòu)。圖2.15 半超結(jié)MOSFET的結(jié)構(gòu)及耐壓區(qū)的電場分布圖所謂半超結(jié)，就是耐壓層中部分采用超結(jié)結(jié)構(gòu)，如圖中耐壓層的上半部分。耐壓層的下半部分是n型外延區(qū)。簡單講，半超結(jié)的電場分布比相同槽深的普通超結(jié)多出了圖中梯形陰影區(qū)面積。因此在刻槽的深度受到工藝限制的情況下，器件耐壓還能繼續(xù)提高。不管是超結(jié)還是半超結(jié)，都是利用的電荷補(bǔ)償原理，要

13、求n柱和p柱的電荷計量相等，然而n柱和p柱的摻雜濃度都比較高，較小的工藝偏差就可能破壞電荷平衡而導(dǎo)致器件耐壓下降。為了精確控制n區(qū)和p區(qū)的摻雜計量，工藝的難度和復(fù)雜性也隨之增加，難免會造成制造成本的提高。另外，導(dǎo)通電流很大時，載流子本身的電荷也會影響耐壓區(qū)的電荷平衡，使得耐壓隨著電流的增加而下降。導(dǎo)通時n柱和p柱之間的內(nèi)建電場會使得兩區(qū)之間存在耗盡區(qū)，導(dǎo)致有效的導(dǎo)電橫截面積減小。以上兩點的存在，限制了超結(jié)和半超結(jié)MOSFET的實際應(yīng)用。否則，超結(jié)和半超結(jié)MOSFET在高頻高壓領(lǐng)域會有更廣泛的應(yīng)用。HkMOSFET圖2.16 高K介質(zhì)與半導(dǎo)體材料構(gòu)成的耐壓層的二極管與耐壓時的電力線示意圖（a）

14、二極管結(jié)構(gòu)圖；（b）耐壓時的電力線方向示意圖Hk-MOSFET的結(jié)構(gòu)如圖所示，二極管的陽極A與頂部的p+區(qū)接觸，陰極K與底部的n+區(qū)接觸，在p+區(qū)與n+區(qū)之間是由n型半導(dǎo)體與Hk介質(zhì)交替排列的耐壓層結(jié)構(gòu)，其中Hk介質(zhì)的介電系數(shù)比硅的介電系數(shù)大得多。理論推導(dǎo)發(fā)現(xiàn)，當(dāng)n區(qū)與Hk區(qū)都比較窄且時，耐壓區(qū)的平均介電系數(shù)為，約為硅的倍。如果變大，那么相應(yīng)的器件耐壓也大；從另一個角度講，相同耐壓下允許n區(qū)的摻雜計量增大。如果利用如圖所示的結(jié)構(gòu)作為MOSFET的耐壓層，顯然由此可以獲得比普通MOSFET低得多的比導(dǎo)通電阻。但是，高介電系數(shù)的材料不一定和半導(dǎo)體和有相同的膨脹系數(shù)，而功率器件在使用時溫度會有變化，

15、不同的熱膨脹系數(shù)容易導(dǎo)致芯片龜裂。迄今為止仍然沒有找到一種合適的Hk材料。有人提出在絕緣體中摻入導(dǎo)電顆粒來獲得“高K”的特性。這種方法部分解決了Hk的一些問題，但高K 功率器件仍然沒有達(dá)到理想中的效果。我們?nèi)匀恍枰业揭环N合適的材料使得高K 功率器件實現(xiàn)真正的產(chǎn)品化。SOI LDMOSFET圖2.17 典型的SOI LDMOS 結(jié)構(gòu)SOI LDMOS是一種橫向雙擴(kuò)散MOS 型場效應(yīng)管，其結(jié)構(gòu)如上圖所示。SOI襯底中的隱埋氧化層，稱為埋氧層；埋氧層上面為頂層硅膜，稱為SOI層；埋氧層下面為硅襯底。SOI LDMOS一般都是N溝道器件，器件的工作電流為電子多子電流。在SOI層的一側(cè)為N型緩沖層，另

16、一側(cè)為P型的阱區(qū)。在緩沖層進(jìn)行N重?fù)诫s，形成漏極歐姆接觸，并在其上方形成源極電極。當(dāng)柵源電壓小于閾值電壓時，溝道中沒有電流通道，器件處于截止?fàn)顟B(tài)。此時若在漏極接正電壓，源極和襯底均接地，電壓主要降落在SOI LDMOS 器件中P阱區(qū)與N漂移區(qū)的界面處反向偏置PN結(jié)上，且耗盡層主要向低濃度的漂移區(qū)擴(kuò)展。SOI層、埋氧層和襯底之間形成一個類似的“倒MOS電容”結(jié)構(gòu)，SOI LDMOS的襯底為柵電極，埋氧層為柵氧化層，N型SOI層作為該結(jié)構(gòu)的襯底。此時，上表面的SOI層底部會因為襯底接地將形成一個感應(yīng)耗盡層。當(dāng)漏極電壓達(dá)到一定大小時，兩耗盡層的邊緣將相連，發(fā)生耦合。耗盡層耦合之后，耗盡層在漂移區(qū)中向漏極擴(kuò)展的速度加快、器件的橫向耐壓主要由耗盡的漂移區(qū)承擔(dān)，而縱向耐壓主要是由埋氧層承擔(dān)。當(dāng)柵源電壓大于閾值電壓時，溝道中將形成一層反型的N溝道。SOI LDMOS 中形成了一條從源極經(jīng)過溝道流向N漂移區(qū)，在經(jīng)過N緩沖層，流向漏極的電子流動路徑。因為電子帶負(fù)電，所以電流流動方向與電子的流動方向相反。器件的通態(tài)電阻主要由溝道電阻和漂移區(qū)電阻組成。溝道電阻很大程度上取決于柵源電壓和溝道寬度。SOI LDMOS的漂移區(qū)濃度往往較低，因此漂移區(qū)本底電阻較大。器件中漏源極間距離較大，所以漏源