eda課程設(shè)計基于VHDL的洗衣機控制器

1、子信息科學(xué)與技術(shù)專業(yè)課程設(shè)計任務(wù)書學(xué)生姓名專業(yè)班級學(xué)號題 目洗衣機控制器課題性質(zhì)A課題來源D指導(dǎo)教師同組姓名無主要內(nèi)容（1）設(shè)計一個洗衣機控制器，使洗衣機作如下運轉(zhuǎn)：定時啟動正轉(zhuǎn)20秒暫停10秒反轉(zhuǎn)20秒暫停10秒定時不到，重復(fù)上面過程。（2）若定時到，則停止，并發(fā)出音響信號。（3）用兩個數(shù)碼管顯示洗滌的預(yù)置時間（分鐘數(shù)），按倒計時方式對洗滌過程作計時顯示，直到時間到停機；洗滌過程由開始信號開始。（4）三只LED燈表示正轉(zhuǎn)、反轉(zhuǎn)、暫停三個狀態(tài)。任務(wù)要求（1） 制定完整地設(shè)計方案，結(jié)合框圖進行說明。（2） 給出主要模塊的VHDL程序。（3） 如有可能，在實驗箱上進行下載驗證。（4） 給出完整地設(shè)

2、計報告。參考文獻（1）黃智偉. FPGA系統(tǒng)設(shè)計與實踐 電子工業(yè)出版社 2005.1（2）焦素敏. EDA課程設(shè)計指導(dǎo)書 河南工業(yè)大學(xué) 2008.2（3）焦素敏. EDA技術(shù)基礎(chǔ) 清華大學(xué)出版社 2009.8（）閻石.數(shù)字電子技術(shù)基礎(chǔ) 高等教育出版社 2006.5審查意見指導(dǎo)教師簽字：教研室主任簽字： 2012年 2月 20日說明：本表由指導(dǎo)教師填寫，由教研室主任審核后下達給選題學(xué)生，裝訂在設(shè)計（論文）首頁1 設(shè)計任務(wù)及要求（）設(shè)計一個洗衣機控制器，控制洗衣機如下運轉(zhuǎn):定時啟動-正轉(zhuǎn)20秒-暫停10秒-反轉(zhuǎn)10秒-暫停10秒-定時未到回到“正轉(zhuǎn)20秒-暫停10秒-”,定時到停止；（）若定時到，

3、則停機發(fā)出音響信號；（）用兩個數(shù)碼管顯示洗滌的預(yù)置時間（分鐘數(shù)），按倒計時方式對洗滌過程作計時顯示，直到時間到停機；洗滌過程由“開始”信號開始；（）三只LED燈表示“正轉(zhuǎn)”、“反轉(zhuǎn)”、“暫?！比齻€狀態(tài)。設(shè)計出的洗衣機控制器可以實現(xiàn)按預(yù)置的時間對衣服進行洗滌，并在結(jié)束后發(fā)出音響提示。本次設(shè)計分工如下，有預(yù)置洗滌時間模塊、倒計時減法計數(shù)器、狀態(tài)控制模塊、發(fā)出音響模塊和譯碼模塊。2設(shè)計原理及總體框圖（）設(shè)計的總體框圖正轉(zhuǎn)暫停反轉(zhuǎn)暫停停止定時啟動 定時未到（）設(shè)計總原理 洗衣機控制器的設(shè)計主要是定時器的設(shè)計。由一片F(xiàn)PGA (Field Programmable Gate Array)和外圍電路構(gòu)成了

4、電器控制部分。FPGA接收鍵盤的控制命令，控制洗衣機的進水、排水、水位和洗衣機的工作狀態(tài)、并控制顯示工作狀態(tài)以及設(shè)定直流電機速度、正反轉(zhuǎn)控制、制動控制、起?？刂坪瓦\動狀態(tài)控制。對FPGA芯片的編程采用模塊化的VHDL (硬件描述語言)進行設(shè)計，設(shè)計分為三層實現(xiàn)，頂層實現(xiàn)整個芯片的功能。頂層和中間層多數(shù)是由VHDL的元件例化語句實現(xiàn)。中間層由無刷直流電機控制、運行模式選擇、洗滌模式選擇、定時器、顯示控制、鍵盤掃描以及對直流電機控制板進行速度設(shè)定、正反轉(zhuǎn)控制、啟?？刂频饶K組成，它們分別調(diào)用底層模塊。 3 程序設(shè)計（）VHDL語言（VHSIC Hardware Description Langua

5、ge，甚高速集成電路硬件描述語言）是一種設(shè)計、仿真、綜合的標(biāo)準(zhǔn)硬件描述語言，是對可編程邏輯器件進行開發(fā)與設(shè)計的重要工具，其優(yōu)點是：支持自上而下和基于庫的設(shè)計，支持范圍廣，具有多層次描述系統(tǒng)硬件功能的能力。VHDL語言已成為IEEE的一種工業(yè)標(biāo)準(zhǔn)，是實現(xiàn)信息系統(tǒng)硬件開發(fā)所必備的知識和技能。（）設(shè)計的各個模塊程序、倒計時減法計數(shù)器模塊由于洗衣機有工作時間，必須要一模塊來控制它的工作時間范圍，所以我設(shè)計了一個減法計數(shù)器模塊，當(dāng)洗衣機開始工作后，減法計數(shù)器即會實現(xiàn)減數(shù)功能，直到時間減到零，洗衣機便停止工作。LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEE

6、E.STD_LOGIC_UNSIGNED.ALL;ENTITY COUNT IS PORT(CLK,TLA,START,ENTER: IN STD_LOGIC; INI: IN STD_LOGIC_VECTOR(7 DOWNTO 0); SHOW: OUT STD_LOGIC_VECTOR(7 DOWNTO 0); FINISH: OUT STD_LOGIC); END COUNT;ARCHITECTURE one OF COUNT ISSIGNAL FINI:STD_LOGIC;SIGNAL SHOW1:STD_LOGIC_VECTOR(7 DOWNTO 0);BEGIN PROCESS(T

7、LA,CLK,START) VARIABLE NUM: STD_LOGIC_VECTOR(7 DOWNTO 0); BEGIN IF ENTER=1 THEN NUM:=INI;-預(yù)置洗滌時間 ELSIF(TLAEVENT AND TLA=1) THEN IF START=1AND NUM/=0 THEN-倒計時 NUM:=NUM-1; END IF;END IF; IF ENTER=0 AND NUM=0 THEN FINI=1; NUM:=00000000;-停止信號發(fā)出 ELSE FINI=0; END IF;SHOW1=NUM;END PROCESS;PROCESS(CLK) BEGI

8、NIF CLKEVENT AND CLK=1 THENFINISH=FINI; SHOW=SHOW1;END IF;END PROCESS;END;、預(yù)置洗滌時間模塊此模塊由一個累加器和一個命令控制器組成，用來實現(xiàn)預(yù)置洗滌時間的功能，洗滌時間以分鐘數(shù)為單位，用戶可根據(jù)自己的需求來設(shè)定洗滌時間的長短。LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY ADDER IS PORT(IN1: IN STD_LOGIC; Q: OUT STD_LOGIC_VECTOR(2 DOWNTO 0);

9、END ADDER;ARCHITECTURE one OF ADDER ISSIGNAL add:STD_LOGIC_VECTOR(2 DOWNTO 0);BEGIN Q=ADD; PROCESS(IN1) BEGIN IF IN1EVENT AND IN1=1 THEN ADD TIME TIME TIME TIME TIME TIME TIME TIME TIME=0;END CASE;END PROCESS;END;、信號輸入模塊根據(jù)課程設(shè)計要求，必須將洗衣機的工作狀態(tài)及工作時間在數(shù)碼管和指示燈上顯示出來，此模塊是用來控制洗衣機的工作狀態(tài)及工作的頻率，并把工作狀態(tài)及工作時間顯示出來。li

10、brary ieee;use ieee.std_logic_1164.all;entity one isport(clk:in std_logic; fout:out std_logic; start: in bit);end entity one;architecture one of one is signal count:integer range 0 to 32; signal mid:std_logic;beginprocess(clk,start)beginif clkevent and clk=1 thenif start=1 then if count=31 then -64分

11、頻 count=0; mid=not mid;else count=count+1;end if;fout=mid;end if;end if;end process;end architecture one;library ieee;use ieee.std_logic_1164.all;entity freq_div1min isport(fout0:in std_logic; fout1: out std_logic);end entity freq_div1min;architecture one of freq_div1min is signal count:integer rang

12、e 0 to 60; signal mid:std_logic;beginprocess(fout0)beginif fout0event and fout0=1 then if count=29 then -60分頻產(chǎn)生1分鐘的周期時鐘信號 count=0; mid=not mid;else count=count+1;end if;fout1=mid;end if;end process;end architecture one;、狀態(tài)控制模塊此模塊是為了實現(xiàn)洗衣機的正轉(zhuǎn)、暫停、反轉(zhuǎn)的功能，它由一個狀態(tài)控制模塊構(gòu)成，是典型的狀態(tài)機。LIBRARY IEEE;USE IEEE.STD_LOG

13、IC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY state IS PORT(CLK,t10a,t20a,finishb,START,ENTER: IN STD_LOGIC; LED: OUT STD_LOGIC_VECTOR(2 DOWNTO 0); t10_ena,t20_ena: out std_logic; P: OUT STD_LOGIC_VECTOR(7 DOWNTO 0); END state;ARCHITECTURE one OF state IS TYPE STATES IS(ST0,ST1,ST2,ST3,ST4);SIG

14、NAL C_ST:STATES;BEGIN PROCESS(CLK,ENTER,T10A,T20A) BEGIN IF ENTER=1OR FINISHB=1 OR START=0THEN C_ST=ST0;P=00000000;LED=000;T10_ENA=0;T20_ENA C_ST=ST1;T20_ENA=1;T10_ENA LED=001;p=00010100; -正轉(zhuǎn) IF T20A=1THEN C_ST=ST2;T20_ENA=0;T10_ENA=1; ELSE C_ST=ST1; T20_ENA=1;T10_ENA LED=010;p=00001010; -暫停 IF T10A

15、=1THEN C_ST=ST3;T20_ENA=1;T10_ENA=0; ELSE C_ST=ST2; T20_ENA=0;T10_ENA LED=100;p=00010100;-反轉(zhuǎn) IF T20A=1THEN C_ST=ST4;T20_ENA=0;T10_ENA=1; ELSE C_ST=ST3; T20_ENA=1;T10_ENA LED=010;p=00001010;-暫停 IF T10A=1THEN C_ST=ST1;T20_ENA=1;T10_ENA=0; ELSE C_ST=ST4; T20_ENA=0;T10_ENA C_ST=ST0;END CASE;END IF;END P

16、ROCESS;END;譯碼電路此模塊是為了在數(shù)碼管上顯示出預(yù)置時間并按倒計時方式顯示LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY YIMA IS PORT(SHOW:IN STD_LOGIC_VECTOR(7 DOWNTO 0); SHOWB1,SHOWS1,SHOWG1: OUT STD_LOGIC_VECTOR(3 DOWNTO 0);END YIMA;ARCHITECTURE TWO OF YIMA ISSIGNAL

17、SHOW1: INTEGER RANGE 128 DOWNTO 0;SIGNAL SHOWB,SHOWS,SHOWG: INTEGER RANGE 0 TO 9 ;beginSHOW1=CONV_INTEGER(SHOW);PROCESS(SHOW1) BEGIN SHOWB=SHOW1/100; SHOWS=SHOW1/10-SHOWB*10; SHOWG=SHOW1-SHOWB*100-SHOWS*10; SHOWB1=CONV_STD_LOGIC_VECTOR(SHOWB,4); SHOWS1=CONV_STD_LOGIC_VECTOR(SHOWS,4); SHOWG1=CONV_STD

18、_LOGIC_VECTOR(SHOWG,4); END PROCESS;END;、音響模塊當(dāng)洗滌時間結(jié)束時，洗衣機就會自動發(fā)出警報聲，以此提醒用戶洗滌工作完成，此模塊就是實現(xiàn)次功能。library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity warming isport(clk: in std_logic; finishc:in std_logic; warn:out std_logic );end warming;architecture six of warming isbeginproce

19、ss(clk)beginif finishc=1 then warn=clk;-停止工作時else warn=0;end if;end process;end ;4 編譯及仿真Max+plus II 作為Altera的上一代PLD設(shè)計軟件，由于其出色的易用性而得到了廣泛的應(yīng)用。目前Altera已經(jīng)停止了對Max+plus II 的更新支持。Quartus II 是Altera公司繼Max+plus II之后開發(fā)的一種針對其公司生產(chǎn)的系列CPLD/PGFA器件的綜合性開發(fā)軟件，它的版本不斷升級，從4.0版到10.0版，這里介紹的是Quartus II .0版，該軟件有如下幾個顯著的特點：1、Qu

20、artus II 的優(yōu)點該軟件界面友好，使用便捷，功能強大，是一個完全集成化的可編程邏輯設(shè)計環(huán)境，是先進的EDA工具軟件。該軟件具有開放性、與結(jié)構(gòu)無關(guān)、多平臺、完全集成化、豐富的設(shè)計庫、模塊化工具等特點，支持原理圖、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多種設(shè)計輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計輸入到硬件配置的完整PLD設(shè)計流程。Quartus II可以在XP、Linux以及Unix上使用，除了可以使用Tcl腳本完成設(shè)計流程外，提供了完善的用戶圖形界面設(shè)計方式。具有運行速度快，界面統(tǒng)一，功能集中

21、，易學(xué)易用等特點。2、Quartus II對器件的支持Quartus II支持Altera公司的MAX 3000A系列、MAX 7000系列、MAX 9000系列、ACEX 1K系列、APEX 20K系列、APEX II系列、FLEX 6000系列、FLEX 10K系列，支持MAX7000/MAX3000等乘積項器件。支持MAX II CPLD系列、Cyclone系列、Cyclone II、Stratix II系列、Stratix GX系列等。支持IP核，包含了LPM/MegaFunction宏功能模塊庫，用戶可以充分利用成熟的模塊，簡化了設(shè)計的復(fù)雜性、加快了設(shè)計速度。此外，Quartus I

22、I 通過和DSP Builder工具與Matlab/Simulink相結(jié)合，可以方便地實現(xiàn)各種DSP應(yīng)用系統(tǒng)；支持Altera的片上可編程系統(tǒng)（SOPC）開發(fā)，集系統(tǒng)級設(shè)計、嵌入式軟件開發(fā)、可編程邏輯設(shè)計于一體，是一種綜合性的開發(fā)平臺。3、Quartus II對第三方EDA工具的支持對第三方EDA工具的良好支持也使用戶可以在設(shè)計流程的各個階段使用熟悉的第三放EDA工具。Altera的Quartus II可編程邏輯軟件屬于第四代PLD開發(fā)平臺。該平臺支持一個工作組環(huán)境下的設(shè)計要求，其中包括支持基于Internet的協(xié)作設(shè)計。Quartus平臺與Cadence、ExemplarLogic、 Men

23、torGraphics、Synopsys和Synplicity等EDA供應(yīng)商的開發(fā)工具相兼容。改進了軟件的LogicLock模塊設(shè)計功能，增添 了FastFit編譯選項，推進了網(wǎng)絡(luò)編輯性能，而且提升了調(diào)試能力。 由上仿真波形可以看出，輸入一個脈沖信號clk，當(dāng)洗衣機工作狀態(tài)結(jié)束時，warming輸出端會有一個輸出脈沖，此時洗衣機會發(fā)出鳴叫聲。洗衣機接通電源，按IN1設(shè)置洗滌時間按start、enter置為高電平洗衣機開始工作，當(dāng)時鐘第一個上升沿到達時q1（正轉(zhuǎn)功能）為高電平維持20s以后變?yōu)榈碗娖蕉鴔2（暫停功能）隨著時鐘上升沿的到來變?yōu)楦唠娖骄S持10s變?yōu)榈碗娖?，然后q3（反轉(zhuǎn)功能）開始隨著

24、時鐘上升沿的到來變?yōu)楦唠娖焦ぷ骶S持20s后變?yōu)榈碗娖?，再停止q3置高，接下來電路一直重復(fù)上述工作，直到定時器計數(shù)結(jié)束。5 硬件調(diào)試與結(jié)果分析通過分析，該實驗可選擇NO.7號電路進行硬件驗證，選定電路圖之后，再選擇ACEX1K/EP1K30TC144-3器件，對應(yīng)于該器件對各個輸入輸出信號進行引腳鎖定。下載完成后便可進行硬件驗證。6 參考文獻 （1）黃智偉. FPGA系統(tǒng)設(shè)計與實踐 電子工業(yè)出版社 2005.1（2）焦素敏. EDA課程設(shè)計指導(dǎo)書 河南工業(yè)大學(xué) 2008.2（3）焦素敏. EDA技術(shù)基礎(chǔ) 清華大學(xué)出版社 2009.8（）閻石.數(shù)字電子技術(shù)基礎(chǔ) 高等教育出版社 2006.5 心得體