第8章觸發(fā)器與時序邏輯電路

1、第8章觸發(fā)器與時序邏輯電路第8章觸發(fā)器與時序邏輯電路新課引入組合邏輯電路的輸出狀態(tài)只取決于當(dāng)時的輸入狀態(tài)，而時序邏輯電路有兩個互補(bǔ)輸 出端，其輸出狀態(tài)不僅取決于當(dāng)時的輸入狀態(tài)，還與電路的原來狀態(tài)有關(guān)，這說明事序 邏輯電路具有記憶功能。在數(shù)字系統(tǒng)中，既有能夠進(jìn)行邏輯運(yùn)算和算術(shù)運(yùn)算的組合邏輯電路，也需要具 有記憶功能的時序邏輯電路。組合電路的基本單元是門電路，時序電路的基本單元是觸 發(fā)器。圖 重本RS峨霸8) b)整箱號路，加上交 日器件，它 0 = 0 時，穩(wěn)態(tài)。出處于穩(wěn)定 才可能發(fā)生8. 1. 1集成雙穩(wěn)態(tài)觸發(fā)器1 .雙穩(wěn)態(tài)觸發(fā)器的基本特點如圖8所示為由兩個與非門電 叉反饋線耦合而成的具有雙穩(wěn)

2、態(tài)記憶 有兩個互補(bǔ)輸端Q和可當(dāng)Q=l, 叫做1穩(wěn)態(tài)；當(dāng)Q=0, 0 = 1時，叫做0當(dāng)觸發(fā)器輸入信號不變時，其輸 狀態(tài)；只要輸入信號變化，則觸發(fā)器 改變，形成新的穩(wěn)定狀態(tài)。2 .觸發(fā)器的種類觸發(fā)器按類型，可分為三大類：(1) 根據(jù)有無時鐘脈沖觸發(fā)可分為兩類：基本無時鐘觸發(fā)器與時鐘 控制觸發(fā)器。(2)根據(jù)電路結(jié)構(gòu)不同可分為四種：同步RS觸發(fā)器、主從觸發(fā)器、維持阻塞觸發(fā) 器和邊沿觸發(fā)器。(3)根據(jù)邏輯功能不同可分為五種：RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器、 觸發(fā)器。在分析觸發(fā)器的功能時，一般采用功能表、特性方程和狀態(tài)圖來描述其功能。研究 觸發(fā)方式時，主要是分析輸入信號的加入與觸發(fā)脈沖之間的

3、時間關(guān)系。8. 1. 2常用觸發(fā)器1.基本RS觸發(fā)器(1)基本RS觸發(fā)器的結(jié)構(gòu)與工作原理基本RS觸發(fā)器又稱RS鎖存器，它是構(gòu)成各種觸發(fā)器最簡單的基本單元?；綬S觸發(fā)器可以用兩個與非門交叉聯(lián)接而成。如圖81(a)基本RS觸發(fā)器邏輯 電路圖，圖8-1 (b)是其邏輯符號。根據(jù)與非門的邏輯關(guān)系，觸發(fā)番的邏輯表達(dá)式為:(8-1)Qn+1 = S + RQnR + S = lI基本觸發(fā)器有兩個互補(bǔ)的輸出端Q與0,兩者的邏輯狀態(tài)在正常條件下保持反相。一般用Q端的狀態(tài)表示觸發(fā)器狀態(tài)。Rd. Fd為觸發(fā)器的兩個輸入端，根據(jù)輸入信號記D、3狀態(tài)不同，輸入信號有4種不同的組合。 當(dāng)前=0、垢）=1時，Q=l,

4、Q=O,稱觸發(fā)器為置位狀態(tài)，為“1”態(tài)。當(dāng)Xd=0、Ad=1時，Gi門與G2門的狀態(tài)與D相反，Q=O, Q=L稱復(fù) 位狀態(tài)或“0”態(tài)。 .d、Rd=1時，兩個與非門原工作狀態(tài)不受影響，觸發(fā)器輸出保持不 變，相當(dāng)于把5d端某一時刻的電平信號存儲起來了，這就是它具有的記憶功能。當(dāng)Wd、Rd=0時，兩個與非門輸出都為“1” ,達(dá)不到Q與0狀態(tài)反相的邏輯 要求，并且當(dāng)兩個輸入信號負(fù)脈沖同時撤去（回到D后，觸發(fā)器狀態(tài)將不能確定是1 還是0,因此，使用時應(yīng)禁止該情況的發(fā)生。根據(jù)以上分析，基本觸發(fā)器功能如表8-1所示。有兩個穩(wěn)定圖8-2 RS觸發(fā)器狀態(tài)轉(zhuǎn)換圖（1） 狀態(tài)轉(zhuǎn)換圖圖82給出的是基本RS觸發(fā)器的狀

5、態(tài)轉(zhuǎn) 圖形的方式形象化地表示了觸發(fā)器狀態(tài)轉(zhuǎn) 中的兩個源泉分別代表觸發(fā)器的兩個狀態(tài), 太轉(zhuǎn)換的方向，箭頭旁邊所標(biāo)注的轉(zhuǎn)換條基本RS觸發(fā)器有0、1兩個穩(wěn)定狀態(tài)， 狀態(tài)的觸發(fā)器稱雙穩(wěn)態(tài)觸發(fā)器。當(dāng)%端加負(fù)脈沖（SD =0）時觸發(fā)器置位，SD稱置位端；當(dāng)Rd端加負(fù)脈沖（Rd=0）時，觸發(fā)話復(fù)位，亙D稱復(fù)位端。SD. Ad都是低電平有效，字母上有短橫線，邏輯符 號中輸入引線上靠方框處都有一個小圓圈。常用的RS觸發(fā)器可由集成電路74LS00組成, 如圖83。2.可控RS觸發(fā)能可控觸發(fā)器又稱同步RS基本的觸發(fā)器屬于異步或無 它的特點是：只要輸入信號發(fā)生 的狀態(tài)就會立即發(fā)生變化。在實 常要求系統(tǒng)中的各觸發(fā)器按一

6、定 觸發(fā)器翻轉(zhuǎn)，即受時鐘脈沖CP的（1） 電路結(jié)BH8-4可控rs觸發(fā)整a）（8阻R5 b）更想符號觸發(fā)如時鐘觸發(fā)器， 變化，觸發(fā)器 際使用中，常 的時間節(jié)拍同 控制。構(gòu)與工作原圖84a)、b)分別為可控RS觸發(fā)器的邏輯圖和邏輯符號。它是在基本RS觸發(fā)器 錢加入了一個由控制門G3、G構(gòu)成的導(dǎo)引電路。其中CP是時鐘脈沖?？刂贫薘、S為信 號輸入端。Rd. 3是直接復(fù)位端和直接置位端，它們不受時鐘脈沖與G3、G4門的控制, 一般在工作之初，首先使觸發(fā)器處于某一給定狀態(tài)，在工作過程中豆d、3處于“1” 態(tài)。變,SRQ說明00:酒田狀態(tài)不變010。|。愴出狀態(tài)與S的狀態(tài)相同1100卜輸出狀態(tài)與S的狀態(tài)

7、相同1110111輸出狀態(tài)不定表81 同步RS觸發(fā)器的功能表可 G3、 入信 用， 為1。由圖8-4(a) 知，當(dāng)CP=O, G4門被封鎖，輸 號R、S不起作 G3、區(qū)門輸出均 X因豆d=1、 Sd = 1,輸出不 即Qn+LQl其254中Qn表示時鐘正脈沖到來之前的狀態(tài)稱為現(xiàn)態(tài)，Q向表示時鐘脈沖到來之后的狀態(tài)，稱 為次態(tài)。CP=1, G3、G4 信號R、S起作用，經(jīng)與 將RS端的信號傳送到 器的輸入端，觸發(fā)器觸 當(dāng)R=S=1時，觸發(fā)器為 此在實際使用中應(yīng)當(dāng)避 情況。用類似于基本觸 可得其功能如表8-1。根據(jù)功能表，可空圖8-3 74LS00弓|線及其CP_rLnLn-rL囹8+ 可控RS觸發(fā)

8、爆工作波形圖門打開，輸入 非門G3、G4 基本RS觸發(fā) 發(fā)翻轉(zhuǎn)。由于 不定狀態(tài)，因 免出現(xiàn)這種 發(fā)器的分析，RS觸發(fā)器的G4、G5處于開啟狀態(tài)，R、S的狀態(tài)變EQ X.6 RS沿亞的*太難氈EQ翻轉(zhuǎn)只是 時刻進(jìn)行 統(tǒng)工作的 作方式的 發(fā)翻轉(zhuǎn)能沿)進(jìn)行 態(tài)轉(zhuǎn)換邏輯功能可用如下特征方程表示:(2)狀態(tài)轉(zhuǎn)換圖和工作波形可控RS觸發(fā)器工作波形圖如圖85。由圖85可知，在CP=1時的間隔內(nèi)，G3、 化會引起觸發(fā)器狀態(tài)變化，這種觸發(fā)番的觸發(fā) 被控制在一個時間間隔內(nèi)，而不是控制在某一 的現(xiàn)象稱為空翻?？辗瓡斐晒?jié)拍的混亂和系 不穩(wěn)定，這是同步觸發(fā)器的一個缺陷。這種工 觸發(fā)器在應(yīng)用中受到一定的限制。下面介紹觸

9、 控制在某一時刻(時鐘脈沖的上升沿或下降 的觸發(fā)器。圖8-6給出的是基本RS觸發(fā)器的狀圖。3. JK觸發(fā)器JK觸發(fā)器結(jié)構(gòu)有多種。圖8-7為主從型JK觸發(fā)器的邏輯圖和邏輯符號。圖8-7主從JK觸發(fā)器a）邏輯圖b）邏輯符號c）功能表d）波形圖由圖可知，它是由兩個可控RS觸發(fā)器改接組成，分別稱為主觸發(fā)器和從觸發(fā)器。 根據(jù)RS觸發(fā)器的特性方程，可得主從JK觸發(fā)器的特性方程為：QnM=J+mn（8-2）JK觸發(fā)器的工作分兩步完成：（1）當(dāng)CP=1時，主觸發(fā)器接收輸入信號，J、K變化一次，從觸發(fā)器狀態(tài)不變。（2）當(dāng)CP下跳時，將主觸發(fā)器的狀態(tài)送給從觸發(fā)器輸出。當(dāng)J=l, K=1的情況，下每一脈沖時鐘到來時

10、，觸發(fā)器的狀態(tài)發(fā)生翻轉(zhuǎn)，與原狀態(tài) 相反，此時JK觸發(fā)器具有計數(shù)功能。參看書中的JK觸發(fā)器工作狀態(tài)和JK觸發(fā)器的波形圖。由波形圖可見，主從型JK觸發(fā)器是在CP從1跳變?yōu)?時翻轉(zhuǎn)的，稱時鐘脈沖下降沿 觸發(fā)。這種在時鐘脈沖邊沿觸發(fā)的觸發(fā)器稱邊沿觸發(fā)器，而由時鐘脈沖的高電平或低電 平觸發(fā)的觸發(fā)器（如RS觸發(fā)器）稱電平觸發(fā)器。在邏輯符號中輸入端處有標(biāo)記時 表示邊沿觸發(fā)，下降沿觸發(fā)再加小圓圈表示。邊沿觸發(fā)器能夠避免電平觸發(fā)器在計數(shù)時 可能會發(fā)生“空翻”現(xiàn)象。圖88 （a）、（b）是JK單觸發(fā)器管腳引線圖和邏輯符號。b）圖8-9 T半發(fā)#e）建陸號b）工作笠燃8. 1. 3觸發(fā)器應(yīng)用舉例1 .觸發(fā)器邏輯功能

11、的轉(zhuǎn)換(1) T觸發(fā)器如果將JK觸發(fā)器的J=K=T,則可得到T觸發(fā)器。如圖8-9所示為其邏輯符、工作波形。由狀態(tài)表得T觸發(fā)器的特征方程：Qn+ = TQ + TQn(8-3)由工作波形圖可知，T觸發(fā)器的功能是T=1時，為計數(shù)狀態(tài)；T=0時，為得數(shù)狀態(tài)。 狀態(tài)值見表8-2。T=1時，就形成了具有計數(shù)功能的T觸發(fā)器。(2) D觸發(fā)器如圖810a)、b)所示為D觸發(fā)器的邏輯圖和邏輯符號。D觸發(fā)器是通過在JK表8-2 T觸發(fā)給邏輯功能表制信號直接加 CP經(jīng)非門加到 發(fā)的D觸發(fā)器。 功能是：態(tài)觸發(fā)器的輸入端增加一些門電路來實現(xiàn)將控 到J端，并同時通過非門加到K端，時鐘脈沖 主從JK觸發(fā)器的CP端，就構(gòu)成

12、了由上升沿觸 它是一種應(yīng)用很廣的觸發(fā)器。D觸發(fā)器的邏輯(1) CP=O時，觸發(fā)器的狀 不變。(2) 當(dāng)CP由。變1時，觸發(fā)器翻轉(zhuǎn)。(3) 觸發(fā)翻轉(zhuǎn)后，在CP=1時輸入信號被封鎖。在時鐘脈沖到來之前即CP=O時，觸發(fā)器狀態(tài)維持不變；當(dāng)時鐘脈沖到來后，即CP=1 時，輸出等于時鐘脈沖到來之前的輸入信號。即Qn+,=D (8-4)因此，D觸發(fā)器又稱數(shù)據(jù)鎖存器。D觸發(fā)器邏輯符號及工作波形圖見圖8-10 c) , c)為其狀態(tài)轉(zhuǎn)換圖。是在山 CP上升沿觸發(fā)，也有下降_囹.D觸發(fā)器8-10所示。a)定輯囹 b)世把符號c)工作彼形更d)狀態(tài)轉(zhuǎn)換圖沿觸發(fā)器，如圖電激向同網(wǎng)H向網(wǎng)同5 %.S 0. qNDLl

13、I IzJIdldJ Lil Id LzJ*圖8la、b是D單觸發(fā)器T076的圖形符號與引腳圖。% CP ,vc NC &口R Q圖841T076引腳圖和圖形符（3） 觸發(fā)器)1X)76當(dāng)T觸發(fā)器的T=1時，每來一個CP脈沖，觸發(fā)器的狀態(tài)翻裝一次。實現(xiàn)計數(shù)功能, 這就構(gòu)成了觸發(fā)器。又稱為翻轉(zhuǎn)觸發(fā)器。其特征方程為：Qn+Q” （8-5）V觸發(fā)器也可由D觸發(fā)器轉(zhuǎn)換得到。綜上所述，觸發(fā)器類型是可以轉(zhuǎn)換的。如前面已經(jīng)介紹過的轉(zhuǎn)換過程為：RS觸發(fā) 器JK觸發(fā)器 廠觸發(fā)器。觸發(fā)器小結(jié)1 .基本RS觸發(fā)器及其性質(zhì)是觸發(fā)器電路的基礎(chǔ)。同步觸發(fā)器是最簡單的時鐘觸 發(fā)器，因為具有空翻的缺點，所以適用性不強(qiáng)，但它是

14、時鐘觸發(fā)器的組成部分。實用的 集成時鐘觸發(fā)器有主從型、邊沿觸發(fā)型和主從邊沿觸發(fā)型（含維持阻塞結(jié)構(gòu)）。它們的電 路結(jié)構(gòu)各不相同，各具有特點，但各種結(jié)構(gòu)的電路都可以作成RS、D、JK、T、T五 種功能的觸發(fā)器，而且這些功能可以相互轉(zhuǎn)換。2 .在使用觸發(fā)器時，必須注意電路的功能及其觸發(fā)方式，這是分析時序邏輯電路 的兩個重要依據(jù)。3 .電平觸發(fā)的同步觸發(fā)器有空翻現(xiàn)象，只能用在時鐘脈沖高或低有效電平作用期 間、輸入信號不變的場合。4 .邊沿觸發(fā)方式分上升沿、下降沿觸發(fā)。邊沿觸發(fā)器無空翻，抗干擾能力強(qiáng)，但 使用這種觸發(fā)器時，對時鐘脈沖的邊沿要求嚴(yán)格，不允許其邊沿時間過長，否則電路也 將無法正常工作。主從觸

15、發(fā)器也無空翻現(xiàn)象，但因采取雙拍工作方式（TTL主從觸發(fā)器CP=1時主觸發(fā) 器動作；CP=O時從觸發(fā)器動作。），主觸發(fā)器可能誤動作，所以抗干擾能力較弱。使用 時，時鐘脈沖寬度要窄（即脈寬持續(xù)時間要短），并要求輸入信號不得在主觸發(fā)器存貯 信號階段變化。5 .觸發(fā)器是構(gòu)成寄存器、計數(shù)器、脈沖信號發(fā)生器。存儲器等時序邏輯電路的基 本單元電路，在有時序要求的控制系統(tǒng)中有大量的應(yīng)用。6 .防越位電子保護(hù)器電路在機(jī)加工過程中，有許多靠電動機(jī)驅(qū)動的設(shè)備裝置，從安全的角度出發(fā)，常有防越 位的要求，比如機(jī)床工作時，不允許操作人員的手等部位進(jìn)入某些空間區(qū)域，不然會發(fā)生危險。圖8-12所示就是防越位電子保護(hù)器的電路原

16、理圖，它由光敏傳感器、雙穩(wěn)態(tài)觸發(fā)器、 晶體管開關(guān)、繼電器等部件組成，主要是利用觸發(fā)器的特點工作的。下面簡要說明該電 路的工作過程。機(jī)床正常工作時，如果有遮光物體越位，就會遮住傳感器光電二極管VD1的光線， 使晶體管VT1截止，信號Sd為高電平，由兩個或非門構(gòu)成的基本RS觸發(fā)器被置1,使晶 體管VT2飽和導(dǎo)通，中間繼電器KA的線圈得電而斷開串接在電機(jī)控制回路的動斷觸點, 從而使電機(jī)停轉(zhuǎn)。當(dāng)遮光物體移去后， 通，SD為低電平，但由 發(fā)器反饋線的信號藕合 依然被置1, VT2依然導(dǎo) 仍然是停轉(zhuǎn)的。如果要使機(jī)床重新 一下重新起動按鈕SB, 0, VT2截止，使中間繼 圈失電而恢復(fù)電機(jī)工作。7 .搶答判

17、決器電路圖813所示為搶答判 理圖，這類判決器可用于 舉辦問答式競賽時的搶 路由四D集成觸發(fā)能 及輔助電路組成，可供4 賽用。圖中S1S4是4位（4 的搶答按鈕，判決由聲、 燈）明示。電路工作過程分析：防期位電子保護(hù)器電路VT1飽和導(dǎo) 于基本RS觸 作用，觸發(fā)器 通，所以電機(jī)工作，可以按 這樣Q端被置 電器KA的線電路圖中VD2作為繼電器線圈的續(xù)流二極管o搶答判決器電路決器的電路原 電視臺等場合 答與判決。電TTL74LS175 位（4組）人員比 組）參賽者使用 光（喇叭、指示誓。按下復(fù)Rd = 使觸比賽開始前，系統(tǒng)先 位按鈕SO,清零端 發(fā)器輸出Q1-Q4均為0,所有發(fā)光二極管LED都不亮。

18、同時，由于與非門G1四個輸入都 為L它的輸出0信號，一則使晶體管VT截止，喇叭不響；二是使與非門G2輸出為L與 非門G3被打開，時鐘脈沖CP可以進(jìn)入觸發(fā)器C端，為系統(tǒng)接收輸入搶答信號做好準(zhǔn)備。比賽開始后，任何一個搶答按鈕被按下，系統(tǒng)都會作出聲光判決。比如S3首先被按 下，則相應(yīng)觸發(fā)器的輸出Q3=L相應(yīng)的發(fā)光二極管亮。同時G1輸出變?yōu)?, 一路使VT 飽和導(dǎo)通，喇叭鳴響；同時使G2輸出為0,封鎖G3門。時鐘脈沖便不能進(jìn)入觸發(fā)器。由 于沒有時鐘脈沖C,因此再接著按其他按鈕都不起作用，觸發(fā)器維持原有狀態(tài)。一輪搶答判決完畢，可重新復(fù)位。8. 2時序邏輯電路新課引入時序電路的特點是：任意時刻的輸出不僅取

19、決于當(dāng)時的輸入信號,X,囹*14時序邏輯電路一破框圖還取決于電發(fā)器，因此器、寄存器序脈沖發(fā)生在數(shù)字系統(tǒng)中，邏輯電路可分為組合邏輯電路和時序邏輯電路兩大類。時序邏輯電 路簡稱時序電路。路原來的狀態(tài)。由于組成時序電路的基本單元是觸 時序電路具有記憶功能。時序電路中的主要邏輯部件：鎖存 與移位寄存器、同步與異步計算器、順 器等。圖8-14為一般時序邏輯電路的框圖，它的邏輯函數(shù)式可表示為W(tn)=hX(tJ Y(tJ(8-6)Y(tn+1)=gW(tJ Y(tn)(8-7)Z(tn)=fX(tJ Y(tJ(8-7)下面從了解時序電路的基本概念入手，討論其分析與設(shè)計方法。1 .2. 1時序邏輯電路的特

20、征2 .時序邏輯電路的結(jié)構(gòu)與特點由于時序邏輯電路的基本單元是觸發(fā)器。因此時序邏輯電路任一時刻的輸出狀態(tài)不 僅與當(dāng)前的輸入信號有關(guān)，還與電路原來的狀態(tài)有關(guān)。故其電路結(jié)構(gòu)具有以下特點：(1)時序電路由組合邏輯電路和存儲電路組成。(2)存儲電路輸出的狀態(tài)必須反饋到輸入端，與輸入信號一起共同控制組合電路 的輸出。3 .時序邏輯電路的分類根據(jù)電路中觸發(fā)器的狀態(tài)變化特點，時序邏輯電路可分為同步時序邏輯電路和異步 時序電路兩大類。4 .時序電路功能的描述方法(1)邏輯方程式邏輯方程式是根據(jù)時序電路的結(jié)構(gòu)圖，寫出了輸出方程、驅(qū)動方程和狀態(tài)方程。(2)狀態(tài)表狀態(tài)表是反映時序電路的輸出次態(tài)Q向與輸入、現(xiàn)態(tài)Q11間

21、對應(yīng)取值關(guān)系的表格。(3)時序圖時序表就是時序電路的工作波形。(4)狀態(tài)圖能反映時序電路狀態(tài)持續(xù)規(guī)律及相應(yīng)輸入、輸出取值關(guān)系的圖形稱為狀態(tài)圖。5 .時序邏輯電路的分析方法分析的一般步驟（1）根據(jù)給定的時序電路圖寫出下列各邏輯方程;各觸發(fā)器的時鐘信號CP的邏輯方程;時序電路的輸出方程； 各觸發(fā)器的驅(qū)動方程。（2）將驅(qū)動方程代入相應(yīng)的觸發(fā)器的特征方程，求得各觸發(fā)器的次態(tài)方程，即邏 輯電路的狀態(tài)方程。（3）根據(jù)狀態(tài)方程和輸出方程，列出該時序電路的狀態(tài)表，畫出狀態(tài)圖或時序圖。（4）用文字描述給定時序邏輯電路的邏輯功能。以上步驟在實際應(yīng)用中，可根據(jù)具體情況加以取舍。8. 2. 2寄存器與鎖存器在數(shù)字系統(tǒng)

22、中，經(jīng)常要求一次傳送或儲存多位二進(jìn)制代碼信息。為實現(xiàn)這一目的， 可將幾個觸發(fā)器并行使用，組成“寄存器”或“鎖存器”的邏輯電路。各個觸發(fā)器（數(shù) 據(jù)端）要傳送或儲存的數(shù)據(jù)是獨(dú)立的，但共用一個控制信號。集成數(shù)據(jù)寄存器、鎖存器品種很多，下面主要介紹4位數(shù)碼寄存器、4位左移位寄存 器、8位寄存器74LS374和8位鎖存器74LS373。寄存器和鎖存器都具有保存數(shù)據(jù)的功能，可以作為數(shù)據(jù)緩存器使用。但是寄存器是 用同步時鐘信號控制的，而鎖存器則是用電位信號控制。除控制方式不同外，還與控制 信號和數(shù)據(jù)之間的時間有關(guān)。如果數(shù)據(jù)提前于控制信號，并要求同步操作，可用寄存器 來存放數(shù)據(jù)。若數(shù)據(jù)有效滯后于控制信號有效，

23、則只能使用鎖存器。1 寄存器寄存器是一種重要的數(shù)字電路元件，常用來暫時存放數(shù)據(jù)、指令等。寄存器由若干 觸發(fā)器組成，一個觸發(fā)器只能存放一位二進(jìn)制數(shù)，n位二進(jìn)制代碼要用n個觸發(fā)器構(gòu)成的 n位寄存器儲存。（1）數(shù)碼寄存器圖8-15是由D觸 位數(shù)碼寄存器。由圖可 并行輸入并行輸出的 過程如下：清除數(shù)碼從 負(fù)脈沖即Rd =0,則4 部清零，即 Q3Q2QiQo=OOOOo 在清平，即Rd =1q囹8-15 數(shù)碼寄存整發(fā)器組成的4 知，它采用了 方法。其工作Rd 一端輸入 個觸發(fā)器全零后接高電CP上升沿 要寄存一個1101加到對4位移拉寄存器CP寄存數(shù)碼當(dāng)在 時寄存器接受數(shù)碼。假如 A3A2AiAo=11

24、010 將數(shù)碼應(yīng)數(shù)碼輸入端，即D3D2D1D0=A3A2A1 Ao=UOL CP上升沿時，各觸發(fā)器Qn三D,則 Q3Q2QiQo=D3D2DiDo=A3A2AiAo=1101o 保存數(shù)碼 當(dāng)CP處于低電平，即CP=O時，各觸發(fā)器處于保持狀態(tài)，Q3Q2Q1Q0 數(shù)值不變。當(dāng)無輸出信號時，即Qut=O, Q3Q2Q1Q0被封鎖，Q；Q；Q；Q； =0000。輸出數(shù)碼Q當(dāng)Qgl時，輸出的4個與門打開，Q3Q2Q1Q0輸出，Q；Q；Q；Q；=Q3Q2QiQo= A3A2A1A00(2)移位寄存器移位寄存器不僅具有存放數(shù)碼的功能，而且還有移位的功能。所謂移位就是每當(dāng)一 個時鐘脈沖到來時，觸發(fā)器的狀態(tài)向左

25、或向右移一位。圖816是由JK觸發(fā)器組成的4位左移位寄存器。Fo接成D觸發(fā)器，數(shù)碼由D端輸入。清零 使豆d=0,各觸發(fā)器為零，Q3Q2QiQo=OOOO。 移位操作 使Rd=1,從D端串行輸入啦二進(jìn)制數(shù)，A3A2A1A0 (HOl)o在CP脈 沖作用下，寄存器中數(shù)碼的移動情況狀態(tài)表。輸出 若從4個觸發(fā)器的6Q2Q1Q。端輸出則為并行輸出。如果再輸入4個脈沖，4個數(shù)字依次從Qi端出，則可串行輸出。圖817為常用 8位寄存器 74LS374的邏輯圖 和功能表。實際應(yīng)用中較多采用中規(guī)模通用移位寄存器,2.數(shù)據(jù)鎖存器如74L52998位通用移位寄存器。圖848所示為常用的8位鎖存器74LS373的邏輯

26、圖和功能表。輸出控制GD崎山0111010000XQ.1XX島阻 X-1X8位懊存.器74LS373的逐輯圖和功能哀功罐表由圖8-17 和圖8-18可 知，常用的寄 存器與鎖存器 的輸出都由三 態(tài)門控制，只 有在輸出控制 信號為0（低電 平）時，輸出各 端才有相應(yīng)的。或1數(shù)碼輸出；當(dāng)輸出控制信號為1（高電平）時，輸出各端呈現(xiàn)高阻狀態(tài)。8. 2. 3計數(shù)器電路的分析與應(yīng)用在數(shù)字電路和計算機(jī)中，計數(shù)器是最基本的部件之一，它能累計輸入脈沖的個數(shù)。 當(dāng)輸入脈沖的頻率一定時，又可作為定時使用。計數(shù)器可以進(jìn)行加法計數(shù)，也可以進(jìn) 行減法計數(shù)。以進(jìn)位制來分，有二進(jìn)制計數(shù)器、十進(jìn)制計數(shù)器等。計數(shù)器的功能和分類計

27、數(shù)器的功能記憶輸入脈沖的個數(shù)；用于定時、分頻、產(chǎn)生節(jié)拍脈沖及進(jìn)行數(shù)字運(yùn)算等等。計數(shù)器的分類同步計數(shù)器和異步計數(shù)器。加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器有時也用計數(shù)器的計數(shù)容量（或稱模數(shù)M）來區(qū)分各種不同的計數(shù)相，如二進(jìn)制計數(shù) 器、十進(jìn)制計數(shù)器、二一十進(jìn)制計數(shù)器等等。下面以同步計數(shù)器、異步計數(shù)器以及中規(guī)模集成計數(shù)器為例，分析計數(shù)器電路的工 作原理，了解應(yīng)用問題。1.二進(jìn)制計數(shù)器由于雙穩(wěn)態(tài)觸發(fā)器具有0和1兩種狀態(tài)，而二進(jìn)制也只有。和1兩個數(shù)碼，所以一個觸 發(fā)器可以代表一位二進(jìn)制數(shù)。n個觸發(fā)器，可以表示I】位二進(jìn)制數(shù)。由觸發(fā)器組成的二進(jìn)制加法計數(shù)器，將計數(shù)脈沖由CP端輸入，則觸發(fā)器的輸出 Q端在每個C

28、P脈沖的作用下的變化規(guī)律必須滿足“逢二進(jìn)一”的規(guī)則。以啦二進(jìn)制加 法計數(shù)器為例，4個雙穩(wěn)態(tài)觸發(fā)器輸出Q3Q2Q1Q0與計數(shù)脈沖個數(shù)的關(guān)系見表83。（1）同步二進(jìn)制加法計數(shù)器衣 Qp 二進(jìn)制加津il數(shù)器狀態(tài)二進(jìn)制數(shù)計數(shù)脈沖數(shù)十進(jìn)制數(shù)同步計數(shù)器是指：所有觸發(fā)器的時鐘端都 共用一個時鐘脈沖源，每一個觸發(fā)器的狀態(tài)都 與該時鐘脈沖同步的計數(shù)器。計數(shù)器的輸出端在計數(shù)脈沖到來之后，同 時完成狀態(tài)的變換。顯然，同步計數(shù)器的工作 速度高于異步計數(shù)器。同步計數(shù)器電路分析的一般步驟如下：對所給的邏輯電路，寫出各觸發(fā)器的激 勵方程和電路的輸出方程。由激勵方程和觸發(fā)器特征方程,寫出各 觸發(fā)器的狀態(tài)方程。 根據(jù)狀態(tài)方程,

29、作出狀態(tài)轉(zhuǎn)移表和狀態(tài)圖。分析說明電路的邏輯功 能。由表83可得4位同步二進(jìn)制 的各觸發(fā)器J、K端滿足以下邏輯第1位觸發(fā)器Fo,每來一個計(c0000c00112c01022c01 134c1004c1015(c1106c11 17810008100191010101011101 11112110012131101131411101415111 115(I.卜 nnA_位)u uuqnFJqAA1加法計數(shù)器S數(shù)脈沖翻轉(zhuǎn)一次，Jo=Ko=l；第2位觸發(fā)器Fi,在Qo=l時, 數(shù)脈沖翻轉(zhuǎn)一次，Ji=Ki=Qo；囹8-19 4位同步力制計鼓器再來一個計第3位觸發(fā)番F(xiàn)2,在Qi=Qo=l時，再來一個計數(shù)

30、脈沖翻轉(zhuǎn)一次，J2=K2=QiQo；第4位觸發(fā)番F(xiàn)3, F3在Q2=Qi=Qo=1時，再來一個計數(shù)脈沖翻轉(zhuǎn)一次,J3=K3=Q2QiQoo 由此可得由4位JK觸發(fā)器構(gòu)成的4位同步二進(jìn)制計數(shù)器如圖8/9所示。(2)異步二進(jìn)制加法計數(shù)器異步計數(shù)器是指：各觸發(fā)器的觸發(fā) 來自同一個時鐘脈沖源，或者說各觸發(fā)信號不是 器不是同時觸發(fā)的計數(shù)器。異步計數(shù)器電路的分異步計數(shù)器是把時鐘信號當(dāng)作觸發(fā) 信號來處理。因為，只有觸發(fā)器具備時鐘觸發(fā)滿足特征方程，而沒有 號的觸發(fā)器將保持原來 為此要注意三個問題：第一先確定各觸 信號表達(dá)式。圖a)嵬盤電路圖圖8-20逢8進(jìn)1的同不二進(jìn)制加法計數(shù)豁7T5K 一0 1*4 F|

31、叢97析方法。器的輸入信號，其次態(tài)才 時鐘觸發(fā)信 狀態(tài)不變。發(fā)器的時鐘第二把時鐘信號引入觸發(fā)器的特征方程。cp-rLrLrLn_rurLrLrLrLrLrLrLrLrLrLn-第三必須從第一q0 -級觸發(fā)器開Qi1111 I-252Q：1一1L-圖舞步二進(jìn)制加法計數(shù)器工作波形圖254始，逐級列寫電路方程。類似之處是，最終都是通過狀態(tài)轉(zhuǎn)移表和狀態(tài)圖來分析說明電 路的邏輯功能。異步計數(shù)器電路分析的一般步躲如下:對所給的邏輯電路，從第一級觸發(fā)器開始，逐級列寫時鐘表達(dá)式、輸入激勵方 程和觸發(fā)器狀態(tài)方程。根據(jù)各級觸發(fā)器的狀態(tài)方程，作出狀態(tài)轉(zhuǎn)移表。由狀態(tài)轉(zhuǎn)移表作出狀態(tài)圖。分析說明電路的邏輯功能。由表83可

32、知，最低位觸發(fā)器在計數(shù)脈沖的觸發(fā)下，每來一個脈沖，翻轉(zhuǎn)一次。而 若把低位輸出端Q作為相鄰高位觸發(fā)器的時鐘輸入，則情況類似。對于主從型JK觸發(fā)器，當(dāng)J=K=1時，其輸出隨時鐘脈沖而翻轉(zhuǎn)。故按圖821所示, 將4個JK觸發(fā)器聯(lián)接，可組成一個4位二進(jìn)制異步加法計數(shù)器。工作波形圖如圖822所示。當(dāng)輸入第15個信號以后，計數(shù)器狀態(tài)為1111,并向高位輸出第16個時鐘信號 輸入后，計數(shù)器返回0000初始態(tài)，并向高位輸出C=0,完成輸出一個進(jìn)位脈沖。器是從低 態(tài)的變換 數(shù)器。常若數(shù)再脈 常。讓，個 ，器，后10 慣數(shù)數(shù)之每該計數(shù)器4個觸發(fā) 位向高位依次觸發(fā)的，因狀 是先后完成的，故稱異步計 2.十進(jìn)制計數(shù)器

33、 為符合人們的日常習(xí) 在某些場合采用十進(jìn)制計 用8421 BCD碼表示十進(jìn)制 時，在計數(shù)器為10為（9） 來一個脈沖應(yīng)變?yōu)?000即 沖循環(huán)，如表84所示。qr lQ；II11IQ；f L囹一十進(jìn)利計數(shù)器工作波形圖的各組成觸沖翻轉(zhuǎn)一一個計婺脈Ji二Qo Q3 ,由表可得同步十進(jìn)制加法計數(shù)器 發(fā)器JK端邏輯關(guān)系如下：第1位觸發(fā)器Fo,每來一個計數(shù)脈 次,Jo=Ko=l;第2位觸發(fā)器Fi,在Qo=l時，再來 沖翻轉(zhuǎn)一次，而在Q3=l時不得翻轉(zhuǎn)Ki=Qo；第3位觸發(fā)器F2,在Qi=Qo=l時，再來一個計數(shù)脈沖翻轉(zhuǎn)一次，J2=Kz二QiQo；第4位觸發(fā)器F3,在Q2=QQo=l時，再來一個計數(shù)脈沖翻轉(zhuǎn)

34、一次，且第10個脈沖時應(yīng)由“1”翻轉(zhuǎn)為“0”，J3=Q2QiQo, Q3=Qo。邏輯圖如圖823。工作波形圖如圖8-24。實例：圖825a所示為3位異步二進(jìn)制減法計數(shù)器電路，試分析工作過程，并畫出工 作波形圖。解工作過程分析如下：令豆D=0,觸發(fā)器置o, Q2QiQo=OOOo第1個計數(shù)脈沖CP到來時，F(xiàn)o翻轉(zhuǎn)，Qo=L Qo的上升沿使Fi翻轉(zhuǎn)，Qi=l, Qi的上 升沿又使F2翻轉(zhuǎn)，Q2=L此時Q2QiQo=UL第2個計數(shù)脈沖匕胸果后，F(xiàn)o再次翻轉(zhuǎn)，Qo=O,號i臊務(wù)不變，Q2QiQo=llOe第3個計數(shù)脈沖到來后，F(xiàn)o再次翻轉(zhuǎn)，Qo=l, Qo的上升沿使Fi翻轉(zhuǎn)，Q0, F2狀態(tài) 不變，Q

35、2QiQo=1010繼續(xù)輸入計數(shù)脈沖，計數(shù)器中的數(shù)依次減L當(dāng)?shù)捷斎氲?個脈沖時，計數(shù)器中的數(shù) 全部減完，回到000狀態(tài)。二進(jìn)制減法計數(shù)器狀態(tài)見表8-4,工作波形如圖8-25b所示。思考：如果要求滿10個CP計數(shù)脈沖，輸出一個高電平信號，如何對圖825稍作修改 加以實現(xiàn)。通常構(gòu)成相同模數(shù)的計數(shù)器，采用異步方式的電路比采用同步方式的電路結(jié)構(gòu)簡 單。但異步計數(shù)器相對工作速度較低，因為異步計數(shù)器的各級觸發(fā)器是以串行方式連接 的，最終輸出狀態(tài)取決于各級觸發(fā)器傳輸延遲時間之稱，所以在高速數(shù)字系統(tǒng)，大都采 用同步時序方式；另外，因為是異步觸發(fā)或控制信號的時序不同，使得異步時序電路在 電路狀態(tài)譯碼期間，會出現(xiàn)

36、競爭-冒險現(xiàn)象，這在具體應(yīng)用中應(yīng)該引起注意。計數(shù)器除了原本的計數(shù)功能外，述常用于構(gòu)成脈沖分配器和脈沖序列信號發(fā)生器。 所謂脈沖分配器是指將輸入脈沖經(jīng)過計數(shù)、譯碼，把輸入脈沖的分頻信號分別送到各路 輸出的邏輯電路，它是一種多信號輸出電路。所謂序列信號發(fā)生器通常由移位寄存計數(shù) 器構(gòu)成，是用來產(chǎn)生規(guī)定的串行脈沖序列信號的邏輯電路，它是一種單信號輸出電路。 脈沖分配器和序列信號發(fā)生器在計算機(jī)系統(tǒng)和通信系統(tǒng)中有廣泛的應(yīng)用。8. 2. 3中規(guī)模集成計數(shù)器的應(yīng)用微電子技術(shù)發(fā)展到今天，電子集成化生產(chǎn)工藝越來越成熟，中規(guī)模集成計數(shù)器已得 到大量應(yīng)用，品種也很多，價格越來越便宜，其運(yùn)行速度快、可靠性高、通用性強(qiáng)、

37、使 用更加方便。1 .集成同步計數(shù)器集成同步計數(shù)器芯片主要分成二進(jìn)制和十進(jìn)制兩大類。下面以CT1161芯片為例，介 紹其功能特點和使用方法。CTU61是由4個D觸發(fā)器構(gòu)成的4位通用二進(jìn)制同步計數(shù)器，由它可以方便地組成十 六進(jìn)制以下的任意迸制同步計數(shù)器。由可回回回!回Fl功能表列于表加法計數(shù)。圖8-26 CT1161管腳引線圖由邏輯功 能表可以看CRLDCTpCTtCP7Do5Do功能0XXXXXXXX清零(QQQQFOOO)10XXt4d?4&置數(shù)(QQQ 1dHJ110XXXXXX保持（QX=C、進(jìn)位CO也保價）11X0XXXXX輸出保持（Q”=Q,進(jìn)位CO。）1111XXXX計數(shù)借1計數(shù)，

38、計清時,CO=h再增1月零）衣8-5 CTH61邏輯功能表器作增1計數(shù)。計數(shù)器輸出的狀態(tài)循環(huán)變化依此為出，若令CR、 05、5、 CE均為高 電平1,則在計 數(shù)脈沖CP的 作用下，計數(shù)圖826是CTU61的外引腳圖。它的邏輯 8-5中。CT1161的主要特點有：單時鐘脈沖同步觸發(fā)，可進(jìn)行二進(jìn)制有同步置數(shù)功能。有異步清零功能。能夠控制計數(shù)器的工作狀態(tài)。有計數(shù)滿歸零、進(jìn)位輸出功能。256圖827“置數(shù)法”模5計數(shù)郴a）狀態(tài)圖數(shù)器。電路的 工作過程如 下：由于 CR.5、 5、C1V 均接高電平, 且Q3Q2QiQo=OOOOf0001 1110 11110000當(dāng)計數(shù)器計滿數(shù)，即Q3Q2Q1Q0為

39、1111時，進(jìn)位輸出CO=1；當(dāng)Q3Q2Q1Q0回到0000時， 進(jìn)位輸出回零CO=0。即計數(shù)器計滿16個計數(shù)脈沖時，計數(shù)器狀態(tài)歸零，并產(chǎn)生進(jìn)位脈 沖，向高位進(jìn)位，可見這是一個模16的計數(shù)器。進(jìn)位脈沖是一個正脈沖，其寬度等于計 數(shù)脈沖CP的周期寬度。從時序的角度看,首先有進(jìn)位脈沖CO=1（依據(jù)Q3Q2QiQo=1111）,然后有狀態(tài)復(fù)位（依 據(jù)下一個CP信號），若不計門電路延時，兩者相差一個時鐘周期。顯然，利用CT1161的置數(shù)功能可以靈活地構(gòu)成16以內(nèi)的各種不同進(jìn)制的計數(shù)器， 下面舉例說明。例8. 4用CTU61設(shè)計模6計數(shù)器。解：由于CT1161最大可以計數(shù)16個脈沖信號，顯然用它來設(shè)計模

40、為6的計數(shù)器，方 案不是唯一的。假定6個計數(shù)狀態(tài)如圖827 a）所示，則可用圖827b）所示電路實現(xiàn)模6計進(jìn)位輸出r-I1111coQ3 Q2 Qi Qo,CT1161而 文麗 CTp CT, D3 D? D DonJ I 11171 I計數(shù)脈沖 11010b）電路258LD = CO,無進(jìn)位時畫 也為高電平，所以電路處于“計數(shù)”狀態(tài)。在計數(shù)脈沖CP的 作用下，計數(shù)器從狀態(tài)Q3Q2Q1Q0=1010開始增1計的當(dāng)計數(shù)器計滿，狀態(tài)變?yōu)?Q3Q2QiQo=U11時，進(jìn)位輸出CO=1,經(jīng)反相器使叵=0,這樣計數(shù)器變?yōu)椤爸脭?shù)”工 作狀態(tài)。下一個計數(shù)脈沖CP到達(dá)后，計數(shù)器不歸零，而被置成Q3Q2Q1Q=

41、1O1O狀態(tài)，開 始新的計數(shù)，實現(xiàn)模6計數(shù)器功能。用這種預(yù)置數(shù)的方法構(gòu)成計數(shù)器，稱為“置位法”或“置數(shù)法” o它可以利用計數(shù) 滿時的進(jìn)位信號CO作為計數(shù)狀態(tài)控制信號，但計數(shù)狀態(tài)可能不是從零開始，而是從某 個值開始，如上例從1010開始計數(shù)，不夠直觀。如希望從零狀態(tài)開始計數(shù)，則可用“復(fù)位法”（也稱“置零法”）。復(fù)位法實現(xiàn)模 6計數(shù)器的狀態(tài)圖和電路如圖819所示。計數(shù)器計到6個計數(shù)脈沖后的狀態(tài)應(yīng)該為Q2QiQo=UO,此時外接與非門輸出為低電 平給復(fù)位端（異步置零端）CR,將Q2Q1Q。置為000完成一個循環(huán)，可見狀態(tài)110是一 個瞬時即逝的過度狀態(tài)。圖 8-28輸出計數(shù)脈沖：b）復(fù)位法模6計數(shù)器

42、圖8-28 電路的一個 缺點是可靠 性不高。因為 置零信號 詼=0是靠 狀態(tài)110維持 的，而狀態(tài) 110出現(xiàn)又 立即使計數(shù) 器復(fù)位脫離該狀態(tài)，因此置零信號CR的作用時間極短。如果計數(shù)器中各觸發(fā)器的性能存在差異或 負(fù)載情況不同，它們復(fù)位的速度也就不同，只要有一個觸發(fā)器的狀態(tài)首先復(fù)位到0, CR 信號就消失，這就可能使某些翻轉(zhuǎn)動作慢的觸發(fā)器來不及復(fù)位，導(dǎo)致電路誤動作。這個 電路的另一個缺點是沒有進(jìn)位信號CO。圖8-29圖解-28 b）電路的改進(jìn)8-28 b）電路 加以改進(jìn)， 復(fù)位信號作 路見圖8-29譯碼器的作 進(jìn)入狀態(tài) 非門Gl、G2出的低電平 個電路可以為了克服上述缺點，可對圖 中獲取復(fù)位信

43、號詼部分的電路 利用觸發(fā)器增加延時環(huán)節(jié)來延長 用時間，并且提供進(jìn)位信號。電 所示。改進(jìn)的電路中，與非門G3起 用，當(dāng)“復(fù)位法”模6計數(shù)器電路 110時，G3門輸出低電平信號。與 構(gòu)成基本RS觸發(fā)器，以它的0輸 作為計數(shù)器電路的復(fù)位信號。這使復(fù)位信號CR延長到一個時鐘周期。另外通過觸發(fā)器的Q輸出端提供進(jìn)位信號。上述改進(jìn)雖然克服了CTU61在復(fù)位法時的缺陷，但也增加了電路復(fù)雜程度。它的 系列產(chǎn)品集成同步計數(shù)器CT1163 （或CT4163）采用時鐘下降邊沿觸發(fā)，且當(dāng)復(fù)位端面 國輸入低電平信號時，還必須等時鐘脈沖CP到達(dá)時才能將計數(shù)器置0,是“同步置0”。 CT1163克服了 CT1161復(fù)位信號作

44、用時間過短的不足,可以方便地用復(fù)位法實現(xiàn)十六進(jìn)制 以內(nèi)的各種進(jìn)制計數(shù)器。CT1163與CTU61的管腳排列完全相同，邏輯功能也基本相同。 其應(yīng)用電路就不做介紹了。集成同步計數(shù)器還有一類常用的就是同步十進(jìn)制計數(shù)器，如CT4192同步十進(jìn)制可 預(yù)置數(shù)可逆計數(shù)器，它的內(nèi)部電路結(jié)構(gòu)、管腳排列和計數(shù)功能特點雖然與同步二進(jìn)制計 數(shù)器不同，但使用方法基本相同。也是根據(jù)其功能表，按照芯片的信號引腳和作用特點, 可方便地用“置數(shù)法”或“復(fù)位法”實現(xiàn)十進(jìn)制以內(nèi)的任意進(jìn)制同步計數(shù)器。由于有可 逆計數(shù)功能，所以還可構(gòu)成加法計數(shù)器和減法計數(shù)器。這里不在贅述。表8-6列出了 CT4192的主要邏輯功能。2 .集成異步計數(shù)

45、器表8-6CT4192邏輯功能表集成CR Td cp cp_ d c b a功能異步計數(shù)1XXXXXXXOOXXdcba 01t1XXXX01，1X . XXX011fXXXX0111XXXX0111XXXX清零（QoQcQrQlOOOO器的電路/篙Q-結(jié)構(gòu)比同保持步計數(shù)器減法計數(shù)簡單，使器用更加靈沽萬使，但由于計數(shù)脈沖是串行進(jìn)位的，所以相對工作速度較慢。下面通過具體集成芯片，介紹 集成異步計數(shù)器的功能與使用。圖830是集成可預(yù)置數(shù)異步計數(shù)器CTU97的邏輯電路圖，它有如下主要特點:有異步清零功能: QaQbQcQd=0000o異步置零端CR=0時，計數(shù)器輸出狀態(tài)復(fù)位，即 有直接置數(shù)功能：異步

46、置零端CR=L且CT/LD端為0時，A、B、的數(shù)據(jù)a、b、c、d可直接 發(fā)器，即QaGbQcQd=abed?？煞謩e構(gòu)成二、 制計數(shù)器：利用雙時鐘脈 不，可分別進(jìn)行1位（二 位（八進(jìn)制）計數(shù)。若把 連接，可進(jìn)行4位（十六進(jìn)圖8-30集成異步計數(shù)器CTI197的邏輯電路圖C、D輸入端置給各觸八、十六進(jìn) 沖也和 進(jìn)制）和3 Qa與電 制）計數(shù)。如表87所CTU97的邏輯功能表7Jo表8-7 CT1明髓雕表- CTfLD比或343 C D , 初隹7XX_XX-1 髀 QQQQ5加10Xd ，6& IW,QM=M11iX X X X才1計基通常，有可預(yù)置數(shù)功能的計數(shù)器通過“置數(shù)法”或“復(fù)位法”可以改變

47、計數(shù)器的“?！薄５沁@些方法有時工 作并不很可靠。為了提高電路的可靠性，外接電路往往要變得比較復(fù)雜?，F(xiàn)在有些集成 計數(shù)器已將較為復(fù)雜的反饋電路做在集成塊中，使用的時候?qū)崿F(xiàn)計數(shù)器的變模更加方 便。在本章的實驗實訓(xùn)中還將介紹使用74系列中規(guī)模集成計數(shù)器的使用。用中規(guī)模集成計數(shù)器設(shè)計具體的計數(shù)器電路比直接用觸發(fā)器設(shè)計方便靈活得多，而 且電路也簡單，通用性、可擴(kuò)展性強(qiáng)。例如，用一片CT1163集成同步計數(shù)器可以方便 地設(shè)計出十六進(jìn)制以內(nèi)任意進(jìn)制的計數(shù)器。另外，如果用多片集成計數(shù)器級聯(lián)，可實現(xiàn)圖8-31集成同步計數(shù)器的級聯(lián)2 Qi。$。6。?CT1163 級聯(lián),集成計數(shù)器級件,在數(shù)字系統(tǒng) 式表示的各類計

48、數(shù)進(jìn)制的擴(kuò)展，例如用兩片 最大可實現(xiàn)256進(jìn)制的計數(shù)器。聯(lián)方式示意圖如圖831所示。*8. 2.3半導(dǎo)體存儲器簡介存儲器是一種通用型LSI器 中用來大容量存放以二進(jìn)制形 信息或資源,是計算機(jī)等數(shù)字系統(tǒng)的重要組成部分。存儲器技術(shù)發(fā)展初期，主要使用磁 芯存儲器、磁帶存儲器。隨著微電子技術(shù)的飛速發(fā)展，半導(dǎo)體集成工藝的越來越成熟， 半導(dǎo)體存儲器已成為目前的主流存儲器。當(dāng)然，存儲器技術(shù)還在不斷發(fā)展，新的更高存 儲密度、更大存儲容量的存儲介質(zhì)還在不斷被人們開發(fā)和利用，如光盤存儲器、光纖存 儲器等也已得到大量應(yīng)用。下面簡要介紹作為電子技術(shù)的發(fā)展成果一半導(dǎo)體存儲器。這是數(shù)控專業(yè)、機(jī)電類 專業(yè)的學(xué)生應(yīng)該了解的基

49、本知識。1 .半導(dǎo)體隨機(jī)存取存儲器隨機(jī)存儲器（Random Access Memory） RAM是能夠隨時存入（寫入）或取出（讀 出）信息的存儲器，所以也稱讀寫存儲器（Read Write Memory） RWM,人們習(xí)慣簡 稱 RAM。RAM按制造工藝分為雙極型（TTL型）和場效晶體管型（MOS型）兩種。TTL型RAM存取速度高，一次存取操作的時間可達(dá)10ns,但功耗較大、制造工藝復(fù)雜、集成 高，特別是DRAM集成度更高，單片存儲器容量可達(dá)幾百兆位甚至更大(如位/片)， 目前大容量的RAM都采用MOS型存儲器。計算機(jī)系統(tǒng)所說的內(nèi)存容量主要指的就是 RAM的存儲容量。度低，主要用于高速工作場合

50、。 按存儲體的工作原理又分為靜（SRAM）和動態(tài)RAM功耗小、制造工藝簡單、成本地址碼河碼電路埼出信息存儲矩陣若入信息片選I峋讀/寫控制MOS 型 RAM 態(tài)RAM (DRAM), 低、集成度RAM的基本結(jié)構(gòu)如圖832所示。它的主體是存儲矩陣，另有地址譯碼電路和讀寫 控制電路等部分。存儲矩陣是由許多排成陣列形式的存儲元組成，每個存儲元能夠存儲1位二進(jìn)制數(shù) 據(jù)(一位0或1信息)，總的存儲元數(shù)目就是存儲器的容量。存儲矩陣通常排列成若干行和 有干列，如一個存儲矩陣有64行、64列；那么存儲矩陣的存儲容量為64x64=4096個存儲 兀。存儲元是儲存信息的最小單元，根據(jù)存儲元電路的結(jié)構(gòu)原理不同，有靜態(tài)

51、存儲元和 動態(tài)存儲元兩種。靜態(tài)存儲元一般由6個NMOS管組成，類似于一個RS觸發(fā)器，在讀寫信號的控制下 能夠取出原來儲存的信息或存入新的信息。如果沒有外部的讀/寫控制信號，靜態(tài)存儲 元中的信息是不變的。靜態(tài)存儲元所用管子較多，不利于提高集成度。由靜態(tài)存儲元構(gòu) 成的存儲器就是靜態(tài)存儲器SRAM。動態(tài)存儲元有單管電路、三管電路和四管電路幾種，儲存信息的原理是基于MOS 管柵極電容的電荷存儲效應(yīng)。但由于漏電流的存在，電容上儲存的信息不能長久保持, 因而必須定時給電容充電，以避免儲存的信息丟失,這種操作稱為動態(tài)刷新或簡稱刷新。 由動態(tài)存儲元構(gòu)成的存儲器就是動態(tài)存儲器DRAM。顯然DRAM要有刷新環(huán)節(jié)，

52、增加 了外圍刷新電路和讀/寫周期的時間，但DRAM的集成度可以做得很高。地址譯碼電路的作用是對外部輸入的地址碼進(jìn)行譯碼，以便唯一地選擇存儲矩陣 中的一個存儲單元。存儲單元是一組有序排列的存儲元，一般把8個存儲元(8位)有序排 列成一組的存儲單元稱為一個字節(jié)(Byte),把16個、32個、64個存儲元等有序排列成一 組的存儲單元分別稱為一個16位字、32位字和64位字(Word)。讀/寫控制電路是對被選中的存儲單元進(jìn)行讀出或?qū)懭氩僮?。在一個數(shù)字系統(tǒng)中， 還必須有片選控制電路提供片選信號，以保證只有該存儲能芯片被選中，才可對它進(jìn)行 讀出或?qū)懭氩僮?。RAM數(shù)據(jù)的輸入輸出，采用雙向三態(tài)緩沖器電路，一方面便于數(shù)據(jù) 的雙向傳輸，另一方面可以將多片存儲器并聯(lián)使用，擴(kuò)大存儲器容量。RAM中的信息是靠電路工作時的電信號維持的，因此，一旦斷電，RAM中的信息 將不復(fù)存在。2 .半導(dǎo)體只讀存儲器只讀存儲器(Read Only Memory) ROM是存放固定信息的存儲器，它的信息是在 芯片制造時由廠家寫入；或使用中用專門裝置寫入的。正常工作時ROM只能讀出原有 的信息，而不能寫入新的信息。即使切斷電源，ROM中的信息也不會消失