半導(dǎo)體存儲(chǔ)器和可編程邏輯器件

1、11.按照制造工藝分為雙極型和按照制造工藝分為雙極型和MOS存儲(chǔ)器存儲(chǔ)器 第第6 6章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件6.1 6.1 半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器 6.1.1 6.1.1 半導(dǎo)體存儲(chǔ)器的特點(diǎn)半導(dǎo)體存儲(chǔ)器的特點(diǎn) 雙極型存儲(chǔ)器以雙極型存儲(chǔ)器以TTL觸發(fā)器作為基本存儲(chǔ)單元，具有速度快、功耗大、價(jià)格觸發(fā)器作為基本存儲(chǔ)單元，具有速度快、功耗大、價(jià)格高的特點(diǎn)，主要用于高速應(yīng)用場(chǎng)合，如計(jì)算機(jī)中的高速緩存；高的特點(diǎn)，主要用于高速應(yīng)用場(chǎng)合，如計(jì)算機(jī)中的高速緩存； MOS存儲(chǔ)器以存儲(chǔ)器以MOS觸發(fā)器或電荷存儲(chǔ)器件作為基本存儲(chǔ)單元，具有集成度觸發(fā)器或電荷存儲(chǔ)器件作為基本存儲(chǔ)單

2、元，具有集成度高、功耗小、價(jià)格低的特點(diǎn)，主要用于大容量存儲(chǔ)系統(tǒng)，如計(jì)算機(jī)內(nèi)存。高、功耗小、價(jià)格低的特點(diǎn)，主要用于大容量存儲(chǔ)系統(tǒng)，如計(jì)算機(jī)內(nèi)存。 6.1.2 6.1.2 半導(dǎo)體存儲(chǔ)器的分類半導(dǎo)體存儲(chǔ)器的分類 2.按照存取功能分為按照存取功能分為RAM和和ROM 3.按數(shù)據(jù)輸入按數(shù)據(jù)輸入/ 輸出方式分為串行存儲(chǔ)器和并行存儲(chǔ)器輸出方式分為串行存儲(chǔ)器和并行存儲(chǔ)器 RAM（隨機(jī)存儲(chǔ)器（隨機(jī)存儲(chǔ)器0-可讀可讀/寫存儲(chǔ)器。停電后所存儲(chǔ)的數(shù)據(jù)便會(huì)丟失，寫存儲(chǔ)器。停電后所存儲(chǔ)的數(shù)據(jù)便會(huì)丟失， 靜態(tài)隨機(jī)存儲(chǔ)器靜態(tài)隨機(jī)存儲(chǔ)器SRAM 和動(dòng)態(tài)隨機(jī)存儲(chǔ)器和動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAMROM：只讀不寫，掉電后數(shù)據(jù)不丟失。：只讀

3、不寫，掉電后數(shù)據(jù)不丟失。 掩模式掩模式ROM、一次可編程、一次可編程PROM、 紫外線可擦除編程紫外線可擦除編程EPROM、 電可擦除可編程電可擦除可編程EEPROM。 引腳數(shù)目引腳數(shù)目-存儲(chǔ)速度存儲(chǔ)速度 21. 存儲(chǔ)容量存儲(chǔ)容量 6.1.3 6.1.3 半導(dǎo)體存儲(chǔ)器的主要技術(shù)指標(biāo)半導(dǎo)體存儲(chǔ)器的主要技術(shù)指標(biāo) 2. 存取時(shí)間存取時(shí)間 位 bit,字節(jié) byte字 word地址 管腳數(shù)管腳數(shù)n 2n地址地址容量：地址數(shù)字長(zhǎng) 1K = 1024 = 210 64K = 216 1M = 220 36.2 隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器RAM 存儲(chǔ)器存儲(chǔ)器地址地址列地址譯碼列地址譯碼行地址譯碼行地址譯碼

4、存儲(chǔ)矩陣存儲(chǔ)矩陣讀寫控制電路讀寫控制電路A0。AiAi+1 。An-1I/O6.2.1 RAM的結(jié)構(gòu)和讀寫原理的結(jié)構(gòu)和讀寫原理 46.2.2 6.2.2 讀寫存儲(chǔ)器集成電路簡(jiǎn)介讀寫存儲(chǔ)器集成電路簡(jiǎn)介 靜態(tài)讀寫存儲(chǔ)器（SRAM）集成電路6264采用CMOS工藝制成，存儲(chǔ)容量為8K8位，典型存取時(shí)間為100ns、電源電壓5V、工作電流40mA、維持電壓為2V，維持電流為2A。8K=213，有13條地址線A0A12；每字有位，有條數(shù)據(jù)線I/O0I/O7。 56.3 只讀存儲(chǔ)器只讀存儲(chǔ)器ROM 6.3.1 ROM分類及組成分類及組成 61. 掩膜掩膜ROM二極管ROM 矩陣 4 41 11 11EN1

5、EN1EN1ENA1A0D3D2D1D0與陣與陣或陣或陣EN字線字線W0 W1 W2 W3 00 01 10 11 D3 D2 D1 D0A0 0 1 0 1A1 1 0 1 1A2 0 1 0 0A3 1 1 1 0D3 D2 D1 D0A0A1A2A30101位線位線7熔絲結(jié)構(gòu)熔絲結(jié)構(gòu)3. EPROM 4. EEPROM 5. 快閃存儲(chǔ)器（快閃存儲(chǔ)器（Flash Memory 6. 非易失性靜態(tài)讀寫存儲(chǔ)器非易失性靜態(tài)讀寫存儲(chǔ)器NVSRAM 疊柵MOS管 疊柵MOS管，隧道效應(yīng) 鋰電池后備電源 2PROM86.4 6.4 存儲(chǔ)器的擴(kuò)展和工程應(yīng)用存儲(chǔ)器的擴(kuò)展和工程應(yīng)用 6.4.1 6.4.1

6、存儲(chǔ)器的擴(kuò)展存儲(chǔ)器的擴(kuò)展 1. 1 1 位擴(kuò)展位擴(kuò)展 全部地址端并聯(lián)，全部地址端并聯(lián)，控制端并聯(lián)控制端并聯(lián).。數(shù)據(jù)線數(shù)據(jù)線 = = 字長(zhǎng)字長(zhǎng)92 字?jǐn)U展字?jǐn)U展 輸出端并連（字長(zhǎng)不變）輸出端并連（字長(zhǎng)不變）控制端并聯(lián)控制端并聯(lián)利用片選只能使一片工作。片選作為擴(kuò)展地址。利用片選只能使一片工作。片選作為擴(kuò)展地址。10字?jǐn)U展例字?jǐn)U展例試用試用2562568 8擴(kuò)展成擴(kuò)展成102410248 8的的RAMRAM存儲(chǔ)系統(tǒng)存儲(chǔ)系統(tǒng)解：需要四片解：需要四片地址數(shù)分析：地址數(shù)分析： 256 28 A0A7 1024 210 A0A9 加加2 2位地址，利用位地址，利用2 2位地址選用位地址選用4 4片片RAMR

7、AM之一，之一，2/42/4譯碼譯碼11字?jǐn)U展例圖地址分配：地址分配：器件編號(hào) A9 A8 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 RAM（1） 0 0 1 1 1 0 0000000000 0011111111000 0FFRAM（2） 0 1 1 1 0 1 0100000000 0111111111100 1FFRAM（3） 1 0 1 0 1 1 1000000000 1011111111200 1FFRAM（4） 1 1 0 1 1 1 1100000000 1111111111300 3FF0123YYYY0000FF1001FF2002FF3003FF1234

8、123 字位擴(kuò)展字位擴(kuò)展 將將10244的的RAM擴(kuò)展為擴(kuò)展為20488 RAM。 136.5 6.5 可編程邏輯器件可編程邏輯器件 6.5.1 6.5.1 可編程邏輯器件概述可編程邏輯器件概述 PLD半定制電路：按一定規(guī)格預(yù)先加工好的半成品芯片，用戶可以利用軟、硬件開發(fā)工具對(duì)器件進(jìn)行設(shè)計(jì)和編程，使之實(shí)現(xiàn)所需要的邏輯功能。PLD器件具有縮短設(shè)計(jì)周期，設(shè)計(jì)風(fēng)險(xiǎn)低，產(chǎn)品生產(chǎn)的總費(fèi)用低，并具有高可靠性和可加密性的優(yōu)點(diǎn)。 141. 可編程陣列邏輯可編程陣列邏輯 2. .PAL的結(jié)構(gòu)的結(jié)構(gòu) 6.5.2 6.5.2 普通可編程邏輯器件普通可編程邏輯器件 15可編程邏輯器件例子可編程邏輯器件例子Yi=f（I

9、1、 I2、 I3、 I4）12230223.)15.0(IIIIIIIImYi組合邏輯電路組合邏輯電路與（可以編程）或陣列與（可以編程）或陣列 I1 I2 I3 I4Y1Y2Y3Y416PLD實(shí)例DADCCBBAYABDACDBCDABCY21BAABYBABAY43ABCD171. 可編程陣列邏輯可編程陣列邏輯 6.4.4 6.4.4 現(xiàn)場(chǎng)可編程門陣列現(xiàn)場(chǎng)可編程門陣列 現(xiàn)場(chǎng)可編程門陣列。 FPGA內(nèi)部由許多獨(dú)立的可編程邏輯模塊組成，用戶可以通過編程將這些模塊連接成所需要的數(shù)字系統(tǒng)。它具有密度高、編程速度快、設(shè)計(jì)靈活和可再配置等許多優(yōu)點(diǎn) 可編程邏輯模塊CLB結(jié)構(gòu)形式：查找表結(jié)構(gòu)、多路開關(guān)結(jié)構(gòu)、多級(jí)與非門結(jié)構(gòu)。電路組成：邏輯函數(shù)發(fā)生器、觸發(fā)器、數(shù)據(jù)選擇器、信號(hào)變換。 可編程輸入輸出模塊(IOB)完成芯片內(nèi)部邏輯與外部封裝腳的接口，它們可定義為輸入、輸出或者雙向傳輸信號(hào)端。 可編程互連資源(IR) 186.4.5 6.4.5 可編程邏輯器件的開發(fā)可編程邏輯器件的開發(fā) 設(shè)計(jì)準(zhǔn)備1)選擇系統(tǒng)方案，進(jìn)行抽象邏輯設(shè)計(jì)；2) 選擇合適器件，滿足設(shè)計(jì)要求。 設(shè)計(jì)輸入 HDL 設(shè)計(jì)處理EDA軟件對(duì)編程文件產(chǎn)生的整個(gè)編譯、適配過程