FPGA的功耗概念與低功耗設(shè)計(jì)研究

1、fpga的功耗概念與低功耗設(shè)計(jì)研究芯片對(duì)功耗的苛刻要求源于產(chǎn)品對(duì)功耗的要求。的快速進(jìn)展以及人們對(duì)消費(fèi)類產(chǎn)品特殊是便攜式（移動(dòng)）電子產(chǎn)品的需求日新月異，使得設(shè)計(jì)者對(duì)電池供電的系統(tǒng)已不能只考慮優(yōu)化速度和面積，而必需注重越來(lái)越重要的第三個(gè)方面功耗，這樣才干延伸電池的壽命和電子產(chǎn)品的運(yùn)行時(shí)光。無(wú)數(shù)設(shè)計(jì)抉擇可以影響系統(tǒng)的功耗，包括從器件挑選到基于用法頻率的狀態(tài)機(jī)值的挑選等。2 功耗的基本概念（1） 功耗的組成功耗普通由兩部分組成：靜態(tài)功耗和動(dòng)態(tài)功耗。靜態(tài)功耗主要是晶體管的漏引起，由源極到漏極的漏電流以及柵極到襯底的漏電流組成；動(dòng)態(tài)功耗主要由充放電引起，其主要的影響參數(shù)是、節(jié)點(diǎn)電容和工作頻率，可以用式（1

2、）表示。（2） 靜態(tài)功耗靜態(tài)功耗主要是由漏電流引起。漏電流是芯片上電時(shí)，無(wú)論處于工作狀態(tài)還是處于靜止?fàn)顟B(tài)，都向來(lái)存在的電流，來(lái)源于晶體管的三個(gè)極，1所示。它分為兩部分，一部分來(lái)自源極到漏極的泄漏電流isd，另一部分來(lái)自柵極到襯底的泄漏電流ig。漏電流與晶體管的溝道長(zhǎng)度和柵氧化物的厚度成反比。圖1 靜態(tài)功耗的組成源極到漏極的泄漏電流是泄漏的主要緣由。mos管在關(guān)斷的時(shí)候，溝道阻抗十分大，但是只要芯片供電就必定會(huì)存在從源極到漏極的泄漏電流。隨著工藝越發(fā)先進(jìn)，晶體管尺寸不斷減小，溝道長(zhǎng)度也逐漸減小，使得溝道阻抗變小，從而泄漏電流變得越來(lái)越大，而且源極到漏極的漏電流隨溫度增強(qiáng)呈指數(shù)增長(zhǎng)。（3） 動(dòng)態(tài)功

3、耗動(dòng)態(tài)功耗主要由電容充放電引起，它與3個(gè)參數(shù)有關(guān)：節(jié)點(diǎn)電容、工作頻率和內(nèi)核電壓，它們與功耗成正比例關(guān)系。如式（1）所示，節(jié)點(diǎn)電容越大，工作頻率越高，內(nèi)核電壓越大，其動(dòng)態(tài)功耗也就越高。而在fpga中動(dòng)態(tài)功耗主要體現(xiàn)為存儲(chǔ)器、內(nèi)部規(guī)律、時(shí)鐘、i/o消耗的功耗。在普通的設(shè)計(jì)中，動(dòng)態(tài)功耗占領(lǐng)了囫圇系統(tǒng)功耗的90%以上，所以降低動(dòng)態(tài)功耗是降低囫圇系統(tǒng)功耗的關(guān)鍵因素。（4） 降低功耗帶來(lái)的益處 低功耗的器件可以實(shí)現(xiàn)更低成本的電源供電系統(tǒng)。另外，更容易的電源系統(tǒng)意味著更少的元件和更小的面積，同樣可以降低成本。 更低的功耗引起的結(jié)溫更小，因此可以防止熱失控，可以少用或不用散熱器，如散熱風(fēng)扇、散熱片等。 降低功

4、耗可以降低結(jié)溫，而結(jié)溫的降低可以提高系統(tǒng)的牢靠性。另外，較小的風(fēng)扇或不用法風(fēng)扇可以降低emi。 延伸器件的用法壽命。器件的工作溫度每降低10 ，用法壽命延伸1倍。所以對(duì)于fpga而言，降低功耗的根本在于挺直提高了囫圇系統(tǒng)的性能和質(zhì)量，并減小了體積，降低了成本，對(duì)產(chǎn)品有著十分大的促進(jìn)作用。（5） 如何降低fpga功耗fpga主要的功耗是由靜態(tài)功耗和動(dòng)態(tài)功耗組成，降低fpga的功耗就是降低靜態(tài)功耗和動(dòng)態(tài)功耗。靜態(tài)功耗除了與工藝有關(guān)外，與溫度也有很大的關(guān)系。一方面需要半導(dǎo)體公司采納先進(jìn)的低功耗工藝來(lái)設(shè)計(jì)芯片，降低泄漏電流（即挑選低功耗的器件）；另一方面可以通過(guò)降低溫度、結(jié)構(gòu)化的設(shè)計(jì)來(lái)降低靜態(tài)功耗。f

5、pga動(dòng)態(tài)功耗主要體現(xiàn)為存儲(chǔ)器、內(nèi)部規(guī)律、時(shí)鐘、i/o消耗的功耗。 挑選適當(dāng)?shù)?i/o標(biāo)準(zhǔn)可以節(jié)約功耗。i/o功耗主要來(lái)自器件輸出引腳銜接的外部負(fù)載電容、阻抗模式輸出驅(qū)動(dòng)以及外部匹配網(wǎng)絡(luò)的充放電電流?？商暨x較低的驅(qū)動(dòng)強(qiáng)度或較低的電壓標(biāo)準(zhǔn)。當(dāng)系統(tǒng)速度要求用法高功率 i/o標(biāo)及時(shí)，可設(shè)置缺省狀態(tài)以降低功耗。有的i/o標(biāo)準(zhǔn)需要用法上拉才干正常工作，因此假如該 i/o的缺省狀態(tài)為高電平而不是低電平，就可以節(jié)約通過(guò)該終結(jié)電阻的直流功耗。 當(dāng)上的數(shù)據(jù)與寄存器相關(guān)時(shí)，常常用法片選或時(shí)鐘使能規(guī)律來(lái)控制寄存器的使能，盡早對(duì)該規(guī)律舉行“數(shù)據(jù)使能”，以阻擋數(shù)據(jù)總線與時(shí)鐘使能寄存器組合規(guī)律之間不須要的轉(zhuǎn)換。另一種挑選

6、是在電路板上，而不是芯片上，舉行這種“數(shù)據(jù)使能”，以盡可能減小處理器時(shí)鐘周期。也就是用法 從處理器卸載容易任務(wù)，以便使其更長(zhǎng)時(shí)光地處于待機(jī)模式。 設(shè)計(jì)中全部汲取功耗的信號(hào)當(dāng)中，時(shí)鐘是罪魁禍?zhǔn)?。雖然時(shí)鐘可能運(yùn)行在 100 mhz，但從該時(shí)鐘派生出的信號(hào)卻通常運(yùn)行在主時(shí)鐘頻率的較小重量（通常為 12%15%）。此外，時(shí)鐘的扇出普通也比較高。這兩個(gè)因素顯示，為了降低功耗，應(yīng)該仔細(xì)討論時(shí)鐘。 首先，假如設(shè)計(jì)的某個(gè)部分可以處于非活動(dòng)狀態(tài)，則可以考慮禁止時(shí)鐘樹(shù)翻轉(zhuǎn)，而不是用法時(shí)鐘使能。時(shí)鐘使能將阻擋寄存器不須要的翻轉(zhuǎn)，但時(shí)鐘樹(shù)仍然會(huì)翻轉(zhuǎn)，消耗功率。第二，隔離時(shí)鐘以用法最少數(shù)量的信號(hào)區(qū)。不用法的時(shí)鐘樹(shù)信號(hào)區(qū)

7、不會(huì)翻轉(zhuǎn)，從而減輕該時(shí)鐘網(wǎng)絡(luò)的負(fù)載。合理的布局可以在不影響實(shí)際設(shè)計(jì)的狀況下達(dá)到此目標(biāo)。 按照預(yù)測(cè)的下一狀態(tài)條件列舉狀態(tài)機(jī)，并挑選常態(tài)之間轉(zhuǎn)換位較少的狀態(tài)值，這樣就能盡可能削減狀態(tài)機(jī)網(wǎng)絡(luò)的轉(zhuǎn)換量（頻率）。確定常態(tài)轉(zhuǎn)換和挑選適當(dāng)?shù)臓顟B(tài)值，是降低功耗且對(duì)設(shè)計(jì)影響較小的一種容易辦法。編碼形式越容易（如1位有效編碼或格雷碼），用法的解碼規(guī)律也會(huì)越少。 要計(jì)算籠罩囫圇產(chǎn)品生命周期或預(yù)期電池工作時(shí)光內(nèi)全部狀態(tài)下的功耗,要考慮上電、待機(jī)、空閑、動(dòng)態(tài)和斷電等多種狀態(tài)，要計(jì)算最壞狀況下的靜態(tài)功耗。在全部降低功耗的措施中，挑選合適的低功耗器件起打算性的作用，帶來(lái)的效果是立竿見(jiàn)影的，而且無(wú)需花費(fèi)大量的時(shí)光、精力和成本

8、實(shí)行額外的措施。所以，挑選一款低功耗的fpga器件有助于提高產(chǎn)品性能，降低產(chǎn)品成本，提高產(chǎn)品的牢靠性。下面介紹actel公司的低功耗fpgaigloo。3 低功耗fpgaiglooactel公司的igloo源于proasic3系列，保持了proasic3原有的全部特性：?jiǎn)涡酒?、高平安性、高牢靠性、高性能、低功耗、低成本等，并?duì)低功耗的特性作了加強(qiáng)。igloo器件采納 flash*freeze技術(shù)，能夠輕易地進(jìn)入和退出超低功耗模式，該模式下的功耗僅 5 w，同時(shí)可保存 sram和寄存器中的數(shù)據(jù)。flash*freeze技術(shù)通過(guò) i/o和時(shí)鐘管理簡(jiǎn)化了功率管理，并無(wú)需關(guān)斷電壓、i/o或系統(tǒng)層面的時(shí)

9、鐘，進(jìn)入和退出 flash*freeze模式所需的時(shí)光少于1 s。 actel igloo系列以 flash可重編程技術(shù)為基礎(chǔ)，支持平安的系統(tǒng)內(nèi)可編程功能，因此能在創(chuàng)造的終于階段或應(yīng)用現(xiàn)場(chǎng)迅速且簡(jiǎn)單地舉行升級(jí)或設(shè)計(jì)更新。igloo能夠做到如此低的功耗，主要是由以下幾個(gè)緣由打算。（1） 獨(dú)特的flash開(kāi)關(guān)igloo采納了低功耗的flash開(kāi)關(guān)，2所示。flash開(kāi)關(guān)只需要2個(gè)晶體管，而sram的開(kāi)關(guān)起碼需要4個(gè)以上的晶體管。更少的晶體管具有更小的容性負(fù)載、更小的漏電流，從而具有更低的功耗。另外，flash技術(shù)的開(kāi)關(guān)具有非易失性的特點(diǎn)，使得igloo無(wú)需配置芯片，從而較sram的fpga少了上電

10、的啟動(dòng)電流和配置電流。普通sram的fpga啟動(dòng)電流都需要幾百ma甚至幾a，配置電流也需要幾十ma，不適合用于電池供電的系統(tǒng)。圖2 flash開(kāi)關(guān)和sram開(kāi)關(guān)的對(duì)照（2） 更低的內(nèi)核電壓igloo的內(nèi)核可以支持1.2 v或1.5 v供電，1.2 v的內(nèi)核電壓比1.5 v的內(nèi)核電壓可以節(jié)約36%的動(dòng)態(tài)功耗?？捎墒剑?）推導(dǎo)出來(lái)，動(dòng)態(tài)功耗與內(nèi)核電壓的平方成正比，所以1.2 v的igloo系統(tǒng)比1.5 v內(nèi)核電壓的系統(tǒng)可以節(jié)約更多的功耗。（3） 低功耗的flash*freeze模式igloo具有一種獨(dú)特的flash*freeze模式。在這種模式下可以讓fpga進(jìn)入睡眠狀態(tài)。在這種模式下最低的功耗可

11、達(dá)2 w（igloo的nano系列），并且能夠保存ram和寄存器的狀態(tài)。進(jìn)入和退出這種模式只需要通過(guò)fpga的flash*freeze引腳控制即可，進(jìn)入和退出只需要1 s，十分便利。（4） 具有低功耗布局布線工具actel提供免費(fèi)的開(kāi)發(fā)環(huán)境libero，并充分考慮了低功耗的設(shè)計(jì)，在軟件中增強(qiáng)了功耗驅(qū)動(dòng)的布局布線。在該方式的驅(qū)動(dòng)下，軟件自動(dòng)以最低功耗的方式來(lái)布局并走線，類似于pcb繪制時(shí)的布局與走線。其中影響最大的是時(shí)鐘的走線，由于在大部分的設(shè)計(jì)中時(shí)鐘對(duì)功耗起了關(guān)鍵性的影響。經(jīng)過(guò)功耗驅(qū)動(dòng)的布局布線以后，時(shí)鐘走線變得更有規(guī)章，連線也盡量短，從而大大降低了功耗，通過(guò)該方式最多可以節(jié)約30%的功耗。另外，在libero軟件內(nèi)部集成的modelsim軟件中，提供了功率估算工具。它用于分析實(shí)際器件利用率，并結(jié)合實(shí)際的適配后仿真數(shù)據(jù)，給出實(shí)際功耗數(shù)據(jù)，可以在徹低不接觸芯片的狀況下分析設(shè)計(jì)轉(zhuǎn)變對(duì)總功耗的影響。4 小結(jié)通過(guò)上面的分析,了解了fpga功率損耗的相關(guān)原