位的移位相加乘法器仿真

1、1 / 10 玉林師范學(xué)院本科生課程設(shè)計(jì)論文 基于 10 位的移位相加乘法器的設(shè)計(jì) 院 系 電子與通信工程學(xué)院 專 業(yè) 通信工程 學(xué)生 班級(jí) 通信 111 班 姓 名 學(xué) 號(hào) 201808402132 指導(dǎo)教師單位 電子與通信工程學(xué)院 指導(dǎo)教師姓名 陳宇寧 年6月22日 基于 10 位的移位相加乘法器設(shè)計(jì) 1. 設(shè)置要求：設(shè)計(jì)一個(gè) 10 位的移位2018 2 / 10 相加乘法器。要求作出功能和 時(shí)序仿真。 2. 設(shè)置原理:移位相加乘法器將乘法變?yōu)榧臃▽?shí)現(xiàn)，乘法通過(guò)逐次 移位相加實(shí)現(xiàn)，每次判斷乘數(shù)的最低位，若為 1 則將被乘數(shù)移位相 加，若為 0 左移后以全零相加直至被乘數(shù)的最高位。為了實(shí)現(xiàn)

2、NxN 乘法，需要一個(gè) 2N 位的左移寄存器，一個(gè) N 位的右移寄存器，一 個(gè) 2N位加法器，再加少量的控制邏輯即可實(shí)現(xiàn)。 一、新建工程： 1. 設(shè)置電路原理圖如下： 上圖共包括 5 個(gè)子模塊， shiftA,shiftB 模塊分別實(shí)現(xiàn)操作數(shù) A 和 B 的移位，sum 模塊實(shí)現(xiàn) P+A，reg16 模塊存儲(chǔ)結(jié)果， multshift_c ntrl模塊式控制邏輯，完成狀態(tài)間的轉(zhuǎn)移，并控制其他 模塊。 2設(shè)置參數(shù)如下：3 / 10 module shiftA(R,L,E,CLK,Q 。 in put 9:0 R 。 in put L,E,CLK。 output reg 19:0 Q 。 inte

3、ger K。 wire 19:0 R20。 assign R20二101b0,R。 always (posedge CLK begi n if(L Q beg in Q0=1b0 。 for (K=1 。 K QK 。 in put 9:0 R 。 in put L,E,CLK。 output Q0 。 output Z 。 reg 9:0 Q。 integer K。 always (posedge CLK begi n if(L Q beg in for (K=9 。 K0。 QK-1 。 shifts RJ9.0) 00 - z E CLK instIO 仆 shiftB 模塊源代碼: K

4、=K-1 Q95 / 10 assig n Q0=Q06 / 10 en dmodule rm na !naean na1 M S WTl L A19. 0 svm1S q - P15. 0 -Psel I mstll SUM 模塊源代碼: module Sum(A,P ,Psel,sum。 in put 19:0 A,P 。 in put Psel。 output 19:0 sum 。 reg 19:0 sum。 wire 19:0 AP_sum 。 integer K。 assig n AP_sum=A+P 。 always (Psel or AP_sum begi n sum = Pse

5、l ? AP_sum : 20b0 en dmodule -i叱常 - - ：H R19 0 Q19 0J - - ! CLK i Rst rnsta Reg16 模塊源代碼:end 7 / 10 module reg16(R,CLK,Rst,E,Q 。 in put 19:0 R 。 in put CLK,Rst,E 。 output reg 19:0 Q 。 always (posedge CLK or n egedge Rst begi n if (Rst=0 Q Q。 in put Clock,Reset,s,z,B0 。 output reg Done 。 output reg EA

6、,EB,EP ,Psel。 Parameter Value Type S1 00 Unsigned Binary S2 01 Urisigned Binary S3 10 UnsigRed Binary 1 1 i CIDCHC EA i i- Reset EB i- t EP z F肆1 1 i- 1 1 閃 Dow multshift cntrl 模塊源代碼: :=- 8 / 10 reg 1:0 t, Y parameter S1 = 2b00,S2 = 2b01,S3 = 2b10 always (s or t or z begin: State_table case (t S1: i

7、f(s=0 Y = S1 。 else Y = S2 。 S2: if(z=0 Y = S2 。 else Y = S3 。 S3: if(s=1 Y = S3 。 else Y = S1 。 default : Y = 2bxx 。 endcase end always (posedge Clock or negedge Reset begin: State_flipflops if (Reset=0 t=S1 。 else t begin: FSM_outputs EA=0。EB=0。EP=0。Done=0。Psel=0。 case (t S1: EP=1 。 S2: begin EA =

8、 1 。 EB = 1 。 Psel = 1 。 if(B0 EP = 1 。 else EP = 0 。 end9 / 10 2. 引腳設(shè)置：如圖: Assignments-pinsS3: Done=1 endcase end en dmodule 、編譯和仿真: 1.編譯：如圖 -K Efc-LtF L-:-: :LLcH ra21 x LI. t7i ax lafq： th far riqlitHE itiaftB: 1IUT：DI QT| data pLn -DaLaBrU Elft pu elS_J u -4.LIXZ na :盤必卜 14 IE CU9L : Tllig Jtfii

9、lEltE iraS 5 諂亡亡 3畝 ftl” a ttx*Jr 1 ErHJL 隨 Io5a i RsrEg It CiMpilbTiaL w a CEiezs,. 11 4 M-! |4| PlDcuaBfl l?4# & E 血.HE* R HEJ 4| h Warmc 門口 h W.rwfi 人 Eia 更 I h科/ ffo-Mvs n - 計(jì)“puyftg T 1 盡咻-卿直嚴(yán)卩虹 皿 肌 色 E匸 SJ1 !I：EEvr：-!占.廠“T 話：臥”f j：W:込、7zt 10 / 10 NOCkNmc C*Wln Lggn IfDE 沁 WB=Or0M l5tmcl LV

10、m (deadt) Z Jrpjt P1M 42 1 B1 N2 KsHTLlHTLfdeMt &BtaA| 3 W DaL&AfB rpjt PUV3 1 E1.N3 3L3MrLVTTL(defBdt QataAl 4 * DaLsAlZI rpjE PIN 44 1 B1_N2 l LVTTLCdit DLAtAAl S 呼 DataA6 】gt PfflL書 1 B1JM2 3.J- LmL(de?ajit DataAl & 1* DaiaA5 Input 1 B1JM2 5” LVTTLfcte 囪 DataAl 7 0*t A4 input 3 B3_N0

11、3-3LvrnjdflffflJt Kai * MSA 可 Inpyt 嘰倔 3 M NQl IjHTLVm. (defiant ataA| ? * &ataA.2 Input pm i41 3 S3 Nfl X3HTLVm.(defiMJt 2XataA| 30 W DJSIOA1 Input 3 B3 N0 XS- LVm. CdefwJt 2LataA| 11 A DataAlO kput PIN.163 3 B3JSB 3LM LVTTL 血枷dt D0taA| 12 ir 兇兇 Irvut m_i6 斗 3 B3 N0 1J-VLVTTL defad t 加測(cè) U IT Da

12、Ma Input 3 B3J 戈HLVTTL她閔t A Data07 Input F1M1_166 3 B3.N0 亂 sLvm&te&JU 15 Ml嗣 input J B3JM0 VMTL 伽 f* 16 jrpjt pjNij$a 3 陽(yáng)JMO XVlVTTL 屜ebd$ A 剛 17 DaU 4| Jnpjt HN-LM 3 B3 N0 UHTLVTTL (defiadt Oatafl怡 0 Dat3j Input PT4L41 B1J42 X3MrLVTTLl： 站t珂 曲 兇曲2| r( (xjt 叭23 1 E1 N1 BLU LVTTL 虛佔(zhàn)dt 九劇 2C &

13、amp;aLafiL lrput Pffl_21 1 E1JM0 1J-VLVTTL (default 21 A 為迪呵 Input FfflLIS 1 B1JM0 3,5-VLvniCdetJ 3ata3 22 0 DONE Output F1T5S 2 B2JML 3L3LVTTL(cfe?i jlt 23 M LA n( (ut PTNi_Zl9 廠 B2_N2 3利 LVTT1.軼 3 1 LA infut PMML322 2 B3.N3 JLHLVTTl (dedt * 町1 R- 25 4* P(B Output P1H 177 3 B3 ND 3.3-VLVTTL 屜efiauf

14、t 叫陽(yáng) % m Pflft Output PJH.1J8 3 HJJflO 3.3-VLVTTLCdefiMit) P19.C| A 妙 PflT Cutput PDMLiS 3 B3_W 3.3-VLVTTLCdeadO P19.(J A P( (6 Output P1N_1 3 B3_W 3 護(hù) LELfclflM) P】M O 空1 Output PBMi ia3 2 B2 Nfi 3.3-VL TTLCdEfwit) PI13tf ao a p(坤 OutpuL PINL182 2 B2_N0 3.3-VLVnLCdefajiU P|19.| 31 Ct Pfl3 Output Rf

15、f4LlS4 Z B2J+Q 3,3-VLMTTL(dfifeuttl I1M1 32 * Output j 3.31-VTTLfdefiautt) RDM 畀 a Pfllj Output 嘰136 2 億MO 3.3-VLmL(deftMjit Pt 19 34 _ o pint :w PIH jja7 2 B2 H0 3.3-VLMTTLCdeftkillJ P：19.fl ” pl cwur PlN 18a 2 02 NC SJ-VLMTIiLtdcfawh- 叩 鼻 36 a 申： OutpLTt P1N 193 2 B2 Nfi 3.3- L TTL(delWt) P113LJQ 37 4# PM Output PDV94 2 B2_N0 .3- LVniCdef Jil3 Pt 19.41 茅 ft p(5) Ovtpvt PIH_195 2 B2JMiO 3,3-vimiCdefeurtl PI19.C 39 LB u Q Dai aB 1J E 2T COME u 0 P U