設(shè)計(jì)驗(yàn)證與同步

1、設(shè)計(jì)驗(yàn)證與同步 Modified by on 22-Jan-2016 為 了確保設(shè)計(jì)已經(jīng)做好了PCB布局的準(zhǔn)備工作，工程師們采用什么作為他們的日常工具呢？ 在此階段，驗(yàn)證設(shè)計(jì)的正確性通常是最困難但也是最重要的一個(gè)方面。 本文重點(diǎn)討論P(yáng)CB布局之前工程師面臨的各種難題，并給出了避免各種錯(cuò)誤以及利用Altium Designer協(xié)助工程師開展工作的具體方法。設(shè) 計(jì)一旦通過驗(yàn)證，接下來就是將設(shè)計(jì)轉(zhuǎn)變?yōu)镻CB布局。無論是首次將原理圖設(shè)計(jì)轉(zhuǎn)變?yōu)镻CB文件，還是在原理圖上或PCB上對(duì)現(xiàn)有設(shè)計(jì)加以更改，均需要采用 某種方法使兩邊保持同步。Altium Designer具有強(qiáng)大的設(shè)計(jì)同步功能，可有效解決設(shè)計(jì)同

2、步問題，幫助您輕松完成實(shí)際設(shè)計(jì)過程中最重要以及最有樂趣的工作。驗(yàn)證Altium Designer中的設(shè)計(jì) Modified by on 22-Jan-2016 Contents· 設(shè)計(jì)驗(yàn)證策略· 驗(yàn)證我們的產(chǎn)品設(shè)計(jì)是否合理？· 驗(yàn)證中的眾多人為因素· 驗(yàn)證清單絕對(duì)最小值· 元器件庫策略· 創(chuàng)建集成元器件庫· 非標(biāo)準(zhǔn)元件類型· 已分配封裝· 封裝管理器· 從PCB元器件庫更新· 從元件庫更新· 原理圖設(shè)計(jì)策略· 編譯VS電氣規(guī)則檢查· 設(shè)計(jì)技術(shù)的一些附加注釋

3、· 設(shè)計(jì)符號(hào)· 設(shè)計(jì)標(biāo)注· 不同的設(shè)計(jì)方法· 互連 不同的模型可以影響如何執(zhí)行設(shè)計(jì)· 布線錯(cuò)誤· 扁平化設(shè)計(jì)· 層次化設(shè)計(jì)· 設(shè)計(jì)復(fù)用· 設(shè)計(jì)Snippets 現(xiàn)有設(shè)計(jì)的簡單復(fù)用· 設(shè)計(jì)復(fù)用 參數(shù)層次化設(shè)計(jì)· 物料清單BOM信息· 反向標(biāo)注· 電路板按位置重新標(biāo)注時(shí)，元件標(biāo)號(hào)予以更新· 由于空間限制工程師需要使用較小元件封裝· 當(dāng)檢測(cè)到元件值錯(cuò)誤，或者當(dāng)某個(gè)值一開始為空，之后在電路板設(shè)計(jì)時(shí)予以確定· 引腳交換造成的網(wǎng)絡(luò)表變更·

4、 總結(jié)為 了確保設(shè)計(jì)已經(jīng)做好了PCB布局的準(zhǔn)備工作，工程師們采用什么作為他們的日常工具呢？在此期間，驗(yàn)證設(shè)計(jì)的正確性通常是最困難但也是最重要的一個(gè)方面。本 文重點(diǎn)討論P(yáng)CB布局之前的各種難題，并給出了避免各種錯(cuò)誤以及利用Altium Designer協(xié)助工程師開展工作的具體方法。設(shè)計(jì)驗(yàn)證策略良 好的設(shè)計(jì)檢查和調(diào)試策略會(huì)將設(shè)計(jì)集成到一系列準(zhǔn)備周全的步驟中，保證設(shè)計(jì)順利完成并投入市場(chǎng)。這個(gè)過程需要的就是一個(gè)完整詳盡的流程路線圖。 驗(yàn)證設(shè)計(jì)的最佳途徑是擁有一款能為您提供盡多幫助的軟件！驗(yàn)證我們的產(chǎn)品設(shè)計(jì)是否合理？測(cè) 試常被認(rèn)為是一個(gè)很寬泛的話題，也被稱為驗(yàn)證與確認(rèn)。驗(yàn) 證是指確保設(shè)計(jì)準(zhǔn)確運(yùn)

5、行的流程。而確認(rèn)卻稍有不同，它是指確保設(shè)計(jì)可追溯到某一組設(shè)計(jì)要求。這是一個(gè)很大的區(qū)別。簡單來說：驗(yàn) 證“我們的產(chǎn)品設(shè)計(jì)是否合理？”確 認(rèn)“我們?cè)O(shè)計(jì)的產(chǎn)品是否合理？”如 上所述，本文側(cè)重介紹在PCB布局前（即最難發(fā)現(xiàn)問題并要求工程師花費(fèi)精力的階段）針對(duì)電子設(shè)計(jì)的驗(yàn)證工作。這些方法，我們稱之為策略，會(huì)重點(diǎn)圍繞更加實(shí) 際的實(shí)戰(zhàn)技術(shù)，是工程師日常儲(chǔ)備的一部分，確保他們能始終按時(shí)、保質(zhì)完成任務(wù)，順利設(shè)計(jì)出好產(chǎn)品！驗(yàn)證中的眾多人為因素設(shè) 計(jì)方案是人為開發(fā)設(shè)計(jì)的，并非像制造廠一樣從一個(gè)模子里出產(chǎn)品。鑒于此，在驗(yàn)證過程中會(huì)有許多技術(shù)要素發(fā)揮作用，值得一提的是人為要素占大部分，并對(duì)最終 結(jié)果和質(zhì)量產(chǎn)生重大影響。

6、 當(dāng)一個(gè)設(shè)計(jì)構(gòu)建完成，人類的創(chuàng)造力就轉(zhuǎn)化為物理形態(tài)！ 例 如，在提供關(guān)鍵任務(wù)應(yīng)用（例如航天工業(yè)）的公司中，常常不得不克服的一大難題是心理活動(dòng)對(duì)審查質(zhì)量的影響。工程師不是機(jī)器人，許多細(xì)節(jié)都可能影響質(zhì)量。上 市時(shí)間壓力是可能造成設(shè)計(jì)不佳的另一個(gè)要素，這幾乎是每家公司所要面臨的問題，無論其產(chǎn)品和應(yīng)用是什么。本 文的重點(diǎn)不在人為因素，但這也是影響進(jìn)程的重要因素。驗(yàn)證清單絕對(duì)最小值絕 大多數(shù)成功公司采用了更謹(jǐn)慎的驗(yàn)證方法，那么這些幾乎可用于各個(gè)方面的較成熟的驗(yàn)證方法有哪些呢？ 讓我們來看一看：· 工 程師不得審查自己的設(shè)計(jì)。雖然工程師可能認(rèn)為自己的設(shè)計(jì)最好（這樣可加快進(jìn)程）

7、。然而，在關(guān)鍵任務(wù)設(shè)計(jì)中，由于工程師對(duì)自己的設(shè)計(jì)太過熟悉反而會(huì)有損其客 觀判斷。· 制 備一份檢查清單，這樣每次都可以發(fā)現(xiàn)所有錯(cuò)誤，然后反饋給工程師。· 在 自信能夠成功使用新元件的封裝前，需對(duì)這些封裝進(jìn)行測(cè)試（通常包括打印出封裝、放置元器件進(jìn)行測(cè)試、檢查引腳-焊盤標(biāo)號(hào)是否正確映射以及引腳功能與焊盤是 否匹配）· ERC/DRC 檢查原理圖和電路板，并確定可能存在的錯(cuò)誤和警告的容忍等級(jí)。· 對(duì) 各Gerber層進(jìn)行人工檢視，查看是否存在問題（一些工程師甚至?xí)贑AM編輯器內(nèi)運(yùn)行DRC）。· 對(duì) 各層進(jìn)行目視檢查。· 打 印并檢查各層。

8、· Gerber 和鉆孔登記。審 查通常至少包括一份生成的原理圖元件表，并根據(jù)此表驗(yàn)證元件類型是否正確。最后，將所有相應(yīng)的變更更新到PCB中，尤其是在原理圖中可能有嵌入的PCB規(guī) 則（線寬、間距）或測(cè)試點(diǎn)的情況下。元器件庫策略幾 乎所有公司都擁有數(shù)據(jù)庫，并采用自備的特定元件號(hào)。開始設(shè)計(jì)前，工程師所面臨的最大挑戰(zhàn)之一是驗(yàn)證元器件庫，并確認(rèn)已采用經(jīng)認(rèn)可的符號(hào)和封裝。當(dāng)然，該設(shè) 計(jì)是從創(chuàng)建或評(píng)估實(shí)際元器件庫（符號(hào)和封裝）開始，因?yàn)槿绻豢捎茫蜔o從下手。創(chuàng)建集成元器件庫Altium Designer中的集成元器件庫是由源符號(hào)、封裝和其它所有信息（例如SPICE和其它模型文件）編譯成的

9、單個(gè)文件。采用集成元器件庫是一個(gè)好的開始， 它在驗(yàn)證數(shù)據(jù)表和封裝時(shí)能夠節(jié)約大把時(shí)間。采用集成元器件庫（并非所有CAD都包含此類元件庫）的優(yōu)勢(shì)在于只需在開始時(shí)進(jìn)行一次驗(yàn)證。之后，Altium Designer不會(huì)對(duì)您的工作做出任何修改，并在需要時(shí)顯示工程師需要查看的信息。在 編譯過程中，查看關(guān)系是如何定義的，以確認(rèn)模型和符號(hào)之間的關(guān)系，并將他們納入一個(gè)集成元器件庫中。該文件在編譯后不可直接編輯，這樣可進(jìn)一步提高可移植 性和安全性。即 使沒有采用集成元器件庫，而是采用源原理圖或PCB元器件庫，編譯元器件庫時(shí)也會(huì)交叉檢測(cè)符號(hào)到針腳的映射（這是常見的錯(cuò)誤來源）。雖然這聽起來顯而易 見，但至關(guān)重要的是所

10、有的一切均已進(jìn)行精確檢測(cè)，并且各零件都滿足設(shè)計(jì)的最低要求。只有保證這一點(diǎn)，工程師才有把握在開始設(shè)計(jì)前避免許多問題。構(gòu)建、使用并修改集成元器件庫以及如在Altium Designer中創(chuàng)建源原理圖和PCB元器件庫的相關(guān)指南見構(gòu)建集成庫章節(jié)。參見庫元件指南，瀏覽構(gòu)建元件的基礎(chǔ) 知識(shí)以及如何使用原理圖和PCB元器件庫編輯器生成元件報(bào)告。非標(biāo)準(zhǔn)元件類型并非所有元件都需要安裝在PCB上，并非所有元件都需列在物料清單上，并非所有裝在PCB上的部件都需顯示在原理圖上。Altium Designer通過元件屬性對(duì)話框（元器件庫內(nèi)或原理圖上）內(nèi)的元 件類型這一屬性對(duì)此提供支持。舉 例來說，通過在原理圖中添加用于

11、裝配PCB的支架元件，來增加原理圖的可讀性。如果物料清單內(nèi)對(duì)該元件不作要求，那么該元件的類型可設(shè)為 Graphical。執(zhí)行原理圖電氣檢查時(shí)不包括圖形元件，它既不在物料清單內(nèi)，也不需要在原理圖同步到PCB同步時(shí)進(jìn)行檢測(cè)。在這種情況下，元件類型設(shè) 為Graphical。圖1 依據(jù)特殊元器件要求設(shè)置元件類型 還 有一種經(jīng)常在驗(yàn)證中用到的特殊元件類別 - 原理圖和PCB上都需要這種元件，設(shè)計(jì)同步時(shí)對(duì)其進(jìn)行檢測(cè)，但物料清單上對(duì)該元件不作要求。在這種情況下，該元件類型設(shè)為Standard（no BOM）。另 一種特殊元件為散熱片，一般原理圖上未顯示（但有時(shí)可能會(huì)有），并且在原理圖電氣驗(yàn)證期間無需檢測(cè)，但

12、必須納入材料表中。在這種情況下，元器件類型設(shè)為 Mechanical。元件定義的基本原則、元件屬性以及元件、模型和元器件庫之間的基本關(guān)系見元 件、模型和元器件庫的概念章節(jié)。已分配封裝如 上所述，大多數(shù)公司都有數(shù)據(jù)庫并采用自備的零件號(hào)，分配封裝通常是在創(chuàng)建元器件庫時(shí)以及項(xiàng)目開始時(shí)需處理的問題。這一問題幾乎總是出現(xiàn)在繪制原理圖之前。 然而，封裝在PCB設(shè)計(jì)階段仍可進(jìn)行后續(xù)修改，尤其是當(dāng)電路板上空間不多需調(diào)整封裝輪廓時(shí)。有的公司甚至?xí)閹熘忻總€(gè)部件創(chuàng)建備用封裝，以此來避免只有單 個(gè)封裝時(shí)PCB設(shè)計(jì)階段出現(xiàn)的問題。封裝管理器圖2 設(shè)計(jì)過程中利用封裝管理器隨時(shí)管理封裝分配 針 對(duì)原理圖設(shè)計(jì)階段內(nèi)元器件庫

13、的修改，Altium Designer的原理圖編輯器內(nèi)配有一個(gè)功能強(qiáng)大的封裝管理器。從工具菜單上啟動(dòng)封裝管理器，工程師利用封裝管理器查看并管理整個(gè)項(xiàng)目中各元件相關(guān)的所 有封裝。多項(xiàng)選擇功能便于對(duì)多個(gè)元件進(jìn)行封裝分配，更改封裝的鏈接方式，或?yàn)榉峙淞硕鄠€(gè)封裝的元件更改當(dāng)前的封裝。設(shè)計(jì)變更通過Altium Designer的標(biāo)準(zhǔn)ECO系統(tǒng)實(shí)施，按要求更新原理圖和PCB。一 開始采用通用零件之后再分配封裝通常會(huì)面臨許多問題，并且其檢查過程也變得愈加困難，因此提前確定解決此問題的流程不失為一種良策。解決方案之一是當(dāng) PCB工程師更改封裝時(shí)，在原理圖上設(shè)一個(gè)標(biāo)注，以供其他不了解設(shè)計(jì)的人員查看。為 此，Al

14、tium Designer可在文本框和原理圖標(biāo)注內(nèi)直接編輯，加速編輯和審查過程，允許工程師方便地查看文本布局，如圖3所示。圖3 直接在標(biāo)注或文本框內(nèi)編輯文本，以便記錄稍后需審查的設(shè)計(jì)變更  案 例分析： 這些元件看似相同，但實(shí)則不同某 些機(jī)構(gòu)制定了封裝庫的維護(hù)標(biāo)準(zhǔn)，這意味著需要仔細(xì)地設(shè)計(jì)PCB元器件庫。為了說明已分配封裝存在的問題，工程師可設(shè)計(jì)一個(gè)情況，即元件可具有“相同”的外 觀，但屬性卻完全不同。轉(zhuǎn)動(dòng)0°的封裝和轉(zhuǎn)動(dòng)90°的封裝看起來可能相同，甚至名稱都一樣。最理想的是采用一個(gè)工具將各原理圖符號(hào)和封裝與某一元器件庫進(jìn) 行對(duì)比，每當(dāng)發(fā)現(xiàn)異常（尤其是圖形區(qū)別）時(shí)予

15、以報(bào)告。然而，事實(shí)上并非如此。該問題通常在Pick and Place文件中被發(fā)現(xiàn)，或在設(shè)計(jì)階段后期公司裝配電路板時(shí)發(fā)現(xiàn)。一個(gè)在建庫期間早就發(fā)現(xiàn)的簡單設(shè)計(jì)錯(cuò)誤之后會(huì)演變?yōu)榇鷥r(jià)昂貴的錯(cuò)誤。在 另一個(gè)案例分析中，有一客戶要求利用元件傳統(tǒng)繪圖外形繪制他們的元件符號(hào)，但另一客戶要求根據(jù)特定標(biāo)準(zhǔn)繪制相同的元件符號(hào)。與 之相關(guān)的一點(diǎn)，值得一提的是在原理圖元器件庫編輯器中，Tools » Mode這 一功能可讓工程師定義一個(gè)元件的多個(gè)圖形表示。在顯示圖4所示工具欄之前，必須開啟原理圖元器件庫：圖4 采用Mode功能定義單個(gè)元件的多個(gè)圖形表示 從PCB元器件庫更新PCB 設(shè)計(jì)階段

16、所作的變更通常是封裝變更。在這種情況下，需根據(jù)元器件庫內(nèi)相應(yīng)的封裝對(duì)電路板上的封裝進(jìn)行驗(yàn)證。對(duì)于上述更新，封裝管理器稱之為從PCB元器件 庫更新，以便工程師確保電路板上的封裝與源元器件庫內(nèi)的封裝精確匹配。對(duì)每個(gè)電路板和元器件庫版本中的所有對(duì)象進(jìn)行全面的分析和對(duì)比，根據(jù)封裝與原理圖符 號(hào)的鏈接方式詳述每一個(gè)區(qū)別，如圖5所示。圖5 從PCB元器件庫更新可對(duì)電路板所用的每個(gè)封裝進(jìn)行全面對(duì)比 舉 例來說，如果在原理圖符號(hào)中，您指定某一封裝，并且該封裝可取自任意元器件庫，那么從PCB元器件庫更新將會(huì)訪問已安裝的任一元器件庫。如果指定從某個(gè)具 體元器件庫更新，那么僅可搜索這個(gè)庫（若已安裝）。對(duì) 于不匹配的

17、封裝，您可單獨(dú)選擇是否更新這一封裝。從元件庫更新在 外部元器件數(shù)據(jù)庫內(nèi)參考封裝模型或修改原理圖符號(hào)屢見不鮮。例如，工程師或元器件庫管理員可修改元件內(nèi)引腳編號(hào)或在元器件庫內(nèi)的某一元件上增設(shè)測(cè)試點(diǎn)。任 何修改都需要應(yīng)用到所影響的元件實(shí)例上，這樣才能將原有元件替換為修改后的元件。工 程師團(tuán)隊(duì)中，元器件庫通常由元器件庫管理員進(jìn)行管理和更新，以保證確保所有封裝的正確性。該方法可確保已對(duì)元器件庫進(jìn)行了所有相應(yīng)更新。原 理圖中，通過Tools » Update From Library可在當(dāng)前活動(dòng)項(xiàng)目中的一個(gè)或多個(gè)原理圖上更新元件，包括來自元器件庫文件中的元件信息。您可更新整個(gè)元件，包括 圖形、模

18、型和參數(shù)，或者選擇更新哪些參數(shù)以及在哪些元件上更新。確保您的設(shè)計(jì)與您的元器件庫同步，直接從元器件庫更新元件，利用來自數(shù)據(jù)庫的元件和利用Altium Designer元器件數(shù)據(jù)庫功能的相關(guān)詳情見Using Components Directly from Your Company Database章節(jié)。 原理圖設(shè)計(jì)策略工 程師驗(yàn)證元器件庫后，就可以開始安心地繪制原理圖。在PCB內(nèi)，有一些用于控制電路板布局的規(guī)則，在線DRC可幫助您發(fā)現(xiàn)錯(cuò)誤，但在原理圖中，驗(yàn)證并不是 這么有條不紊，其實(shí)需要工程師花費(fèi)更多的精力。雖然Altium Designer內(nèi)進(jìn)行的電氣規(guī)則檢查（ERC）或編譯可能會(huì)顯

19、示一些可能存在的連通性問題，但并非一覽無余。原 理圖內(nèi)驗(yàn)證是對(duì)設(shè)計(jì)的后期處理，因此檢測(cè)可能會(huì)占據(jù)大量時(shí)間，并且?guī)缀跣枰謩?dòng)完成。但是，在原理圖設(shè)計(jì)階段進(jìn)行檢測(cè)的優(yōu)勢(shì)在于可在設(shè)計(jì)過程中提早發(fā)現(xiàn)錯(cuò) 誤，從而更容易解決問題，并且花費(fèi)更少。只有正確的原理圖才能產(chǎn)生正確的PCB，因此這一步驟是至關(guān)重要的（即使審查的確是一項(xiàng)枯燥的工作）。公 司政策和/或客戶要求也可指定工程師的審查過程。一般最常見的原理圖審查包括運(yùn)行ERC，但對(duì)于如何處理產(chǎn)生的錯(cuò)誤和警告，不同的公司區(qū)別甚大。如果屬于 關(guān)鍵任務(wù)類型，那么可能會(huì)要求零錯(cuò)誤，并且工程師不可審查自己的設(shè)計(jì)。在某些商業(yè)應(yīng)用中，則可接受錯(cuò)誤甚至警告存在。生成原理圖編

20、輯器報(bào)告的相關(guān)詳情見Design to Manufacturing章節(jié)。編譯VS電氣規(guī)則檢查編 譯是Altium Designer環(huán)境以及電氣規(guī)則檢查（ERC）的基礎(chǔ)概念。此外，它也是一個(gè)允許您利用許多強(qiáng)大設(shè)計(jì)功能（除電氣規(guī)則檢查之外）的過程。對(duì)編譯的了解重 點(diǎn)在于由編譯創(chuàng)建的互連模型（本質(zhì)上是一個(gè)內(nèi)部網(wǎng)絡(luò)表）隨后可供工程師使用，編譯后該模型顯示在導(dǎo)航器面板上。以 原理圖源文件為例，編譯過程開始于對(duì)所有邏輯文件的分析，而其中的說明則來自原理圖。隨后，原理圖設(shè)計(jì)提供的所有消息提取到內(nèi)部數(shù)據(jù)結(jié)構(gòu)，該結(jié)構(gòu)之后可用 于許多編譯后續(xù)工作，例如對(duì)比并顯示原理圖之間的區(qū)別、參數(shù)管理、設(shè)計(jì)的參數(shù)導(dǎo)航等。許 多

21、問題在編譯期間予以檢測(cè)，這些問題并不僅僅是電氣規(guī)則錯(cuò)誤。檢測(cè)是否存在“制圖”類錯(cuò)誤，例如標(biāo)號(hào)重復(fù)、未與導(dǎo)線接觸的網(wǎng)絡(luò)標(biāo)簽以及元件標(biāo)號(hào)重復(fù)。大約 有75個(gè)錯(cuò)誤檢測(cè)及一個(gè)電氣規(guī)則矩陣，用于查找傳統(tǒng)電氣問題，例如2個(gè)互連的輸出引腳。此外，報(bào)告菜單中有針對(duì)單引腳網(wǎng)絡(luò)的檢測(cè)（檢測(cè)分配了網(wǎng)絡(luò)標(biāo)簽的單 個(gè)引腳）。工 程師在導(dǎo)航器面板上可看到所有網(wǎng)絡(luò)、網(wǎng)絡(luò)內(nèi)的節(jié)點(diǎn)以及用于整個(gè)設(shè)計(jì)的元件，您只需點(diǎn)擊扁平的層級(jí)體系就可查看。工程師也可點(diǎn)擊導(dǎo)航器面板上的其它對(duì)象，在 設(shè)計(jì)中加以高亮顯示，即便您所點(diǎn)擊的對(duì)象跨越許多表單。一 些便捷的導(dǎo)航控件可幫助您瀏覽設(shè)計(jì)，其中包括：CTRL +雙擊可上翻和下翻層級(jí)體系（在圖表符或端

22、口或圖表入口上）；ALT+直接單擊原理圖上的網(wǎng)絡(luò)對(duì)象，高亮顯示圖表上的網(wǎng)絡(luò)，這在設(shè)計(jì)中追蹤網(wǎng)絡(luò)時(shí)相當(dāng)方 便；ALT+點(diǎn)擊導(dǎo)航器面板上顯示的對(duì)象，探查原理圖上的對(duì)象以及相應(yīng)的PCB對(duì)象，這最適用于多個(gè)顯示屏配置?？稍贏ltium Designer內(nèi)使用的完整的快捷鍵列表參見快 捷鍵章節(jié)。電器規(guī)則檢查的完整指南參見設(shè)計(jì)規(guī)則章 節(jié)。設(shè)計(jì)繪制的基礎(chǔ)知識(shí)（包括如何編譯一個(gè)項(xiàng)目及其它項(xiàng)目相關(guān)指令，以及如何利用項(xiàng)目結(jié)構(gòu)輔助設(shè)計(jì)驗(yàn)證）見Project Essentials章節(jié)。設(shè)計(jì)技術(shù)的一些附加注釋對(duì) 于任何復(fù)雜設(shè)計(jì)（扁平或分層設(shè)計(jì)）來說，工程師可采用一些技術(shù)使原理圖檢測(cè)更容易。例如，在第一頁提供一份框圖。此

23、外，也可采用圓形、線條和矩形等簡單對(duì) 象進(jìn)行繪制。一些工程師要求在每一頁設(shè)置網(wǎng)絡(luò)列表（并非僅僅是全局網(wǎng)絡(luò)）以便檢測(cè)；假若一個(gè)多門部件存在于多個(gè)不同圖表上，則要求列出元件列表。設(shè)計(jì)符號(hào)在Altium Designer中，原理圖中支持一系列形狀的箭頭，利于突出顯示您的設(shè)計(jì)，如下圖6所示。圖6 線形箭頭（選自一系列形狀）有助于記錄您的設(shè)計(jì) 設(shè)計(jì)標(biāo)注將 參考標(biāo)號(hào)手動(dòng)改為另一個(gè)編號(hào)是相當(dāng)危險(xiǎn)的，如果不跟蹤這些元件，可能導(dǎo)致放置了多個(gè)而非一個(gè)元件。例如，7400有4個(gè)邏輯門電路，編號(hào)依次為U1:A、 U1:B、U1:C和U1:D。手動(dòng)重新命名時(shí)，可變?yōu)閁1:A、U2:B、U3:C和U4:D。在電源不同的情

24、況下，簡單的重命名可能會(huì)造成PCB徹底 失效！ 幸而Altium Designer內(nèi)的報(bào)錯(cuò)選項(xiàng)能夠檢測(cè)并報(bào)告錯(cuò)誤類型。不同的設(shè)計(jì)方法還 有一個(gè)重點(diǎn)是，為了PCB設(shè)計(jì)而驗(yàn)證原理圖與為了調(diào)試電路板而驗(yàn)證原理圖是兩碼事，原因在于工程師常常只關(guān)注什么對(duì)他們來說是重要的。例如，PCB工程師 可能只需熟悉一份網(wǎng)絡(luò)表以及哪些零件需放在一起，但是元件可能分為多個(gè)門部件，并放在不同原理圖頁上。而后，當(dāng)調(diào)試電路板時(shí)，檢測(cè)放在不同原理圖頁上的所 有門部件相當(dāng)困難。有 的工程師之所以更愿意直接繪制一整塊顯示了全部引腳的元件，也是這個(gè)原因。雖然該區(qū)域有許多電線交錯(cuò)，會(huì)讓PCB工程師混淆，但是這非常有利于檢查電路 板。這

25、是一個(gè)常見的問題，有時(shí)鑒于公司政策，工程師也愛莫能助。并 非每個(gè)軟件都涵蓋了各種情況下的檢測(cè)和調(diào)試輔助功能。甚至在軟件中，錯(cuò)誤檢測(cè)的默認(rèn)設(shè)置趨于保守，因此工程師需對(duì)設(shè)計(jì)過程有深入的了解，從而達(dá)到確保一切 正常的目的。驗(yàn)證原理圖設(shè)計(jì)的功能（如高亮顯示網(wǎng)絡(luò)、復(fù)制/粘貼功能或更改設(shè)計(jì)中互連類型）見原 理圖編輯器、面板和對(duì)象參考章節(jié)?；ミB 不同的模型可以影響如何執(zhí)行設(shè)計(jì)根 據(jù)設(shè)計(jì)類型，用不同的互連模型執(zhí)行設(shè)計(jì)時(shí)，工程師采取的策略會(huì)有很大差異。經(jīng)常執(zhí)行簡單扁平化設(shè)計(jì)的工程師采取的策略可能非常適合扁平化設(shè)計(jì)，但對(duì)復(fù)雜的 層級(jí)體系設(shè)計(jì)則難以實(shí)施。為 了了解為什么會(huì)這樣，需要注意到常常被忽略的微妙之處是設(shè)計(jì)的

26、規(guī)模和大小決定了設(shè)計(jì)如何呈現(xiàn)和建模，通常也決定了設(shè)計(jì)驗(yàn)證的最佳方式。扁 平化設(shè)計(jì)非常適用于小型設(shè)計(jì)，在小型設(shè)計(jì)中，可以將整個(gè)設(shè)計(jì)呈現(xiàn)在一張圖上，有些工程師會(huì)將圖剪成若干子圖。 但是，一旦設(shè)計(jì)變得復(fù)雜且圖表超過6張，在沒有可用于參考的結(jié)構(gòu)視圖時(shí)，就非常難以讀懂扁平化設(shè)計(jì)。在 現(xiàn)代軟件的時(shí)代，將原理圖繪制出來并打印到紙上進(jìn)行驗(yàn)證仍然是比較普遍的做法，因?yàn)檫@個(gè)階段還無所謂原理圖是如何在軟件中執(zhí)行的。 假設(shè)工程師通過打印版的原理圖檢查設(shè)計(jì)問題，當(dāng)該設(shè)計(jì)是層級(jí)結(jié)構(gòu)時(shí)，可以說這樣的做法更簡單，因?yàn)槿魏尉W(wǎng)絡(luò)都只會(huì)從一張子圖表向上接到父圖表，而不會(huì)通過 其它圖紙的接口。布線錯(cuò)誤原 理圖布線問題通常難以發(fā)現(xiàn)。連

27、接錯(cuò)誤引腳或網(wǎng)絡(luò)不當(dāng)命名等錯(cuò)誤是普遍而且難以發(fā)現(xiàn)的錯(cuò)誤。人為因素是導(dǎo)致這一問題的主要因素之一。檢查設(shè)計(jì)時(shí)，通常有大量 的錯(cuò)誤信息，有些信息可能是設(shè)計(jì)相關(guān)的，有些則不相關(guān)。然而，信息泛濫會(huì)使工程師轉(zhuǎn)移注意力，以致愿意接受一定數(shù)量的警告信息。這通常會(huì)產(chǎn)生沒有驗(yàn)證意義 的錯(cuò)誤報(bào)告這在某種程度上違反了工程師進(jìn)行檢查的目的。作為最低要求，最好建立針對(duì)特定錯(cuò)誤的接受/拒絕規(guī)程，從而確定設(shè)計(jì)質(zhì)量的起始基準(zhǔn)。圖7： 通過Project Options對(duì)話框中的Error Reporting標(biāo)簽頁，利用Violations Associated with Nets功能查找不容易被發(fā)現(xiàn)的網(wǎng)絡(luò)沖突。 在Altium

28、 Designer中，可以檢測(cè)未連接的引腳、偏離網(wǎng)格電線和連接不當(dāng)?shù)碾娫唇涌?，通過編譯原理圖項(xiàng)目可以列舉出一部分。更多的沖突選項(xiàng)及更多信息參見Violations Associated with Nets章 節(jié)，如上文圖7所示。執(zhí) 行命令Project » Project Options，在彈出的的對(duì)話框中點(diǎn)擊Error Reporting標(biāo)簽頁，查看原理圖編譯時(shí)生成的錯(cuò)誤/警告信息。 通過 Tools » Preferences可 以定義編譯選項(xiàng)，將提示信息顯示在原理圖上（波浪線）。光 標(biāo)懸停在警告/錯(cuò)誤標(biāo)記上，可以獲得沖

29、突的更多詳細(xì)信息。還可以結(jié)合使用Violations associated with Components，檢測(cè)不當(dāng)連接的元件引腳。導(dǎo)航器面板也有助于解決原理圖連線問題，縮 小網(wǎng)絡(luò)相關(guān)的引腳范圍。還 可以在導(dǎo)航器面板上檢查網(wǎng)絡(luò)名稱。 首先點(diǎn)擊頂部的扁平層級(jí)體系結(jié)構(gòu)（面板顯示了整個(gè)設(shè)計(jì)的元件和網(wǎng)絡(luò)），然后點(diǎn)擊網(wǎng)絡(luò)列表，通過上/下箭頭在列表內(nèi)移動(dòng)，如圖8所示。圖8. 通過導(dǎo)航器面板可以輕松檢查不當(dāng)?shù)木W(wǎng)絡(luò)名稱和更多信息。 這 是查找網(wǎng)絡(luò)名稱輸入錯(cuò)誤的一種極佳方式。Reports菜單的Report Single Pin Net Report命令，可以查找已經(jīng)命名的單引腳網(wǎng)絡(luò)（雖然本意并不用于檢測(cè)沒有網(wǎng)

30、絡(luò)標(biāo)簽的單引腳網(wǎng)絡(luò)）。有 時(shí)，走線問題本身可能只是因?yàn)槟硞€(gè)規(guī)則在軟件中的建立方式與其在現(xiàn)實(shí)之間的差異。由于軟件通常會(huì)更新以適應(yīng)廣大用戶的需求，因此可能無法滿足工程師的某個(gè) 特定需求。案 例分析： 檢查總線名稱就 總線而言這是一個(gè)很好的例子。總線名稱不能由網(wǎng)絡(luò)名稱（如CLK、D0、D1、RST）組成，所以工程師可能將總線命名為UTIL0.4。這會(huì)使審查人 員和工程師的工作更加復(fù)雜，易于出錯(cuò)，因?yàn)樵韴D變得更加難以理解！但是只有正確的原理圖才會(huì)生成正確的PCB，因此這一步驟是至關(guān)重要的（即使檢查是一 項(xiàng)枯燥的工作）。在Altium Designer中，原理圖編輯器是具有總線相關(guān)沖突報(bào)錯(cuò)功能的，這些

31、沖突設(shè)置在Project Options對(duì)話框的Error Reporting標(biāo)簽頁中訪問。扁平化設(shè)計(jì)一 些工程師在日常工作中很難遇到層次化設(shè)計(jì)與工程師設(shè)計(jì)的項(xiàng)目類型不符。對(duì)較簡單設(shè)計(jì)而言，盡量使用端口并分而治之是比較成功的設(shè)計(jì)方法。通過盡量使用端 口，工程師可以創(chuàng)建原理圖模塊，使連通性驗(yàn)證和調(diào)試變得極其容易，特別是結(jié)合高亮顯示和ERC檢查時(shí)。案 例分析： 商用激光器產(chǎn)品提 示： 盡量選擇簡化過程的方法！在 開發(fā)激光器精密機(jī)械的公司的研發(fā)部門中，工程師重復(fù)利用改進(jìn)和審核后的電路能夠輕松滿足新開發(fā)的需要，加快驗(yàn)證過程。他們的工作方式是將電路進(jìn)行模塊化， 然后將之接入設(shè)計(jì)的其它部分。大量使用復(fù)制粘

32、貼功能，從而將電路并入設(shè)計(jì)中來節(jié)省時(shí)間，但是，粘貼后電路重新布線是一個(gè)需要大量工作的手動(dòng)過程。這 些都是整個(gè)設(shè)計(jì)中貫穿端口和網(wǎng)絡(luò)標(biāo)簽連通性的典型要求。但是，此設(shè)計(jì)類型允許輕松地增加和移除可重復(fù)使用的電路，只需簡單地增加或移除部分或全部原理圖即 可，并且Altium Designer仍然按預(yù)期方式工作。層次化設(shè)計(jì)層 次化設(shè)計(jì)是Altium Designer的顯著優(yōu)點(diǎn)之一，允許用戶以具有邏輯性、有意義的方式布局設(shè)計(jì)。Altium Designer的層次化設(shè)計(jì)功能不僅僅是為了布局設(shè)計(jì)，它們還是多通道設(shè)計(jì)功能的基礎(chǔ)；此外，在不同電子產(chǎn)品設(shè)計(jì)中重復(fù)使用電路也變得非常簡易。由 于層次化設(shè)計(jì)本質(zhì)上而言更加復(fù)

33、雜，可能難以進(jìn)行檢查，此類型設(shè)計(jì)的缺點(diǎn)由其它益處來權(quán)衡彌補(bǔ)。比 如，由于結(jié)構(gòu)都已顯示出來從而具有易讀性，連通性只存在于子圖表與父圖表之間，而不會(huì)與其它圖表連通，而網(wǎng)絡(luò)標(biāo)簽始終只存在于本地，所以設(shè)計(jì)對(duì)于工程師而 言是清晰明了的。這也同樣適用于設(shè)計(jì)復(fù)用（隨后將在Snippets章節(jié)中討論）。案 例分析：關(guān)鍵任務(wù)應(yīng)用關(guān) 鍵任務(wù)應(yīng)用作為設(shè)計(jì)圖譜的另一中示例，設(shè)計(jì)周期會(huì)有很大差異，與許多商用應(yīng)用程序比較，其中包含大量的檢查工作。這種由客戶決定設(shè)計(jì)的設(shè)計(jì)哲學(xué)并不罕見。 在這一過程中，可能存在原型設(shè)計(jì)的電路板/設(shè)計(jì)概念階段，這一階段的持續(xù)時(shí)間可能達(dá)一年或更多時(shí)間。在此階段，主要著重于原理圖，雖然電路板是為了

34、進(jìn)行概 念驗(yàn)證而設(shè)計(jì)的。此后開發(fā)評(píng)估模型，該模型盡量使用商用元件，以節(jié)省資金和時(shí)間。從 電氣上而言，創(chuàng)建的模型盡量等同于實(shí)際模型。然后，建立與實(shí)際模型相同的鑒定模型。實(shí)際模型和鑒定模型可以同時(shí)創(chuàng)建。對(duì)鑒定模型進(jìn)行測(cè)試，驗(yàn)證產(chǎn)品是否適 應(yīng)所處的環(huán)境條件（比如，溫度、沖擊、振動(dòng)、輻射等）而不會(huì)出現(xiàn)故障。設(shè)計(jì)總時(shí)間可能在幾年與許多年之間不等。在 此案例分析中，通常的做法是限制不同互連模型的使用，從而使得各個(gè)工程師使用相同的模型。但是要確保審查人員已經(jīng)理解和驗(yàn)證過互連模型。設(shè)計(jì)復(fù)用為 了快速創(chuàng)建可以隨時(shí)使用的已經(jīng)驗(yàn)證的設(shè)計(jì)資源，在此環(huán)境下創(chuàng)建和保存驗(yàn)證后的電路是必要的。這些資源應(yīng)易于存取、節(jié)省時(shí)間，無

35、需搜索硬盤驅(qū)動(dòng)器上的文件夾 和打開各個(gè)原理圖即可查找所需的信息或者驗(yàn)證電路。分享已經(jīng)驗(yàn)證的設(shè)計(jì)，使整個(gè)團(tuán)隊(duì)都能利用唾手可得的資源，無需花費(fèi)精力研究他人的方案。從 本質(zhì)上，將新技術(shù)設(shè)計(jì)投入市場(chǎng)意味著必須快速復(fù)用驗(yàn)證后的設(shè)計(jì)模塊部分并將其融入新的開發(fā)工作中。這一目標(biāo)旨在避免大量繁重的工作，使工程師能夠開發(fā)和調(diào) 整創(chuàng)新改進(jìn)之處，而不是將大量時(shí)間用在電路定位、重新布線和驗(yàn)證上。值 得指出的是，使用層級(jí)結(jié)構(gòu)時(shí)，設(shè)計(jì)復(fù)用在復(fù)雜設(shè)計(jì)中變得容易得多，因?yàn)榇蟛糠衷O(shè)計(jì)保存為實(shí)際原理圖，可以重復(fù)使用，不需復(fù)制粘貼！將 選中的電路粘貼為圖表的功能是另一個(gè)靈便的特點(diǎn)。使用此方法，可以容易地將電路圖形部分列入另一圖表上，

36、并根據(jù)要求調(diào)整大小。進(jìn)行粘貼時(shí)，選中Edit » Smart Paste 命令來變換剪貼板對(duì)象。設(shè)計(jì)Snippets 現(xiàn)有設(shè)計(jì)的簡單復(fù)用當(dāng) 設(shè)計(jì)需要包括其它設(shè)計(jì)中使用的電路部分時(shí)，工程師還可以充分利用設(shè)計(jì)Snippets特性。這是一個(gè)簡單方便的特性，通過Snippets系統(tǒng)，可以選取 部分電路保存在單張?jiān)韴D上或者選取保存包括元件和布線的PCB設(shè)計(jì)。圖9. 右擊Snippets面板，添加片段。 在Snippets 面板上，原理圖和PCB選取保存為片段，右擊面板，將當(dāng)前選定的部分添加為片段。在 網(wǎng)絡(luò)環(huán)境下，Snippets可以組織到標(biāo)準(zhǔn)的Windows文件夾；點(diǎn)擊Snippets Fo

37、lders按鈕，將現(xiàn)有文件夾添加到片段面板下的可用文件夾列表中。每個(gè)片段均保存為標(biāo)準(zhǔn)的原理圖或PCB文件。設(shè)計(jì)復(fù)用 參數(shù)層次化設(shè)計(jì)復(fù) 用設(shè)計(jì)部分（比如將當(dāng)前項(xiàng)目的圖表符指向公司優(yōu)選的電源原理圖上）的挑戰(zhàn)在于從一個(gè)設(shè)計(jì)到下一設(shè)計(jì)中，元件值不是固定不變的。Altium Designer的參數(shù)層次化設(shè)計(jì)功能就能解決這個(gè)問題對(duì)元件值的指定從一張?jiān)韴D轉(zhuǎn)移到引用這張圖的圖表符上。這一功能還適用于多通道設(shè)計(jì)（相同電 路不斷重復(fù)），以便在各個(gè)通道中設(shè)定不同的元件值。參 數(shù)元件如下定義：將參數(shù)元件值聲明為上述圖表符的一個(gè)參數(shù)，然后在目標(biāo)元件上引用該參數(shù)。圖10. 各個(gè)通道中具有不同電容器值的圖表均衡器 比 如

38、，圖表均衡器可以多次重復(fù)同一電路，各個(gè)通道之間的唯一差異在于元件值。因此，在不同的通道中電容器值可能為0.12F、0.056F和 0.033F。在Altium Designer中進(jìn)行此操作是很簡單的，因?yàn)榭梢栽诖砻總€(gè)通道的圖表符中指定這些值，避免設(shè)計(jì)出很多張僅元件值有差異的相似原理圖。參 數(shù)層次化不局限于元件值，用戶可以在原理圖上參數(shù)化引用任何元件參數(shù)或文本標(biāo)簽。工程師可從該層級(jí)體系中多張圖表之上的符號(hào)引用參數(shù)，系統(tǒng)會(huì)在層級(jí)體系中 搜索，直至找到匹配的參數(shù)。在Altium Designer中，執(zhí)行命令Project » Options打 開項(xiàng)目選項(xiàng)對(duì)話框，Opt

39、ions標(biāo)簽頁中的Net Identifier Scope可以用于檢測(cè)，因?yàn)閷?duì)所有電路板而言，整個(gè)原理圖層次化模型是相同的（這種情況下，當(dāng)有一個(gè)模型不同時(shí)，更易于發(fā)現(xiàn)）。但與扁平化設(shè)計(jì)不同，當(dāng) 存在本地網(wǎng)絡(luò)時(shí)，或者設(shè)計(jì)對(duì)象（如電源接口）更改為本地時(shí)，檢查就變得復(fù)雜了。在這種情況下，追蹤了解設(shè)計(jì)中的互連是如何建立的就變得極為困難?！盎ミB和多圖表設(shè)計(jì)”章節(jié)對(duì)網(wǎng)絡(luò)互 聯(lián)、網(wǎng)絡(luò)標(biāo)識(shí)符和范圍的定義以及與多圖表設(shè)計(jì)的關(guān)系如何進(jìn)行了全面說明。物料清單BOM信息BOM 通常是驗(yàn)證設(shè)計(jì)的有用工具，但如何運(yùn)用BOM在不同公司之間存在很大差異。不同的公司采用不同的系統(tǒng)，因此如何采用BOM進(jìn)行驗(yàn)證并沒有統(tǒng)一標(biāo)準(zhǔn)。例

40、如，大公司可能同原理圖一起比較和檢查物料清單。甚至由不同的工程師檢查設(shè)計(jì)的不同部分，因此需要事先考慮和計(jì)劃由誰提供由誰檢查哪些內(nèi)容。基于公司使用 的軟件，這可能變得更復(fù)雜！在 像Altium Designer這樣的綜合軟件包中，原理圖和PCB編輯器將共享相同的部件信息，使用兩者之一生成BOM都不存在差異或問題。但如果公司在PCB設(shè)計(jì)階 段使用了與原理圖不同的軟件工具，這可能就不適用了。另一個(gè)可能的情況就是，雖然軟件包是集成的，但原理圖和PCB仍然是各自獨(dú)立的工具，必須從原理圖和 PCB中生成單獨(dú)的BOM。讓 情況變得更復(fù)雜的一點(diǎn)是，各個(gè)公司擁有自己的部件識(shí)別、列表清單和訂購數(shù)據(jù)庫。即使所有公司

41、都使用BOM進(jìn)行元件驗(yàn)證或其他操作，他們使用BOM的方式也 可能稍有不同。案 例分析：使用BOM的不同方式提示： 了解正使用的軟件包的集成度是非常重要的！比 如，一家公司使用4位數(shù)字標(biāo)識(shí)部件，但是數(shù)據(jù)庫程序使用8位數(shù)字表示部件。將4位數(shù)字手動(dòng)輸入到數(shù)據(jù)庫中之后自動(dòng)生成BOM，而設(shè)計(jì)檢查中并不需要那些多 余的數(shù)字，這樣只會(huì)變得更加復(fù)雜。另 一公司使用9位數(shù)字標(biāo)識(shí)和儲(chǔ)存部件和BOM中的信息，并且與使用獨(dú)立數(shù)據(jù)庫的采購部門協(xié)作。采購部門以特定的方式要求提供所有信息以便訂購元件。因此，工 程師至少必須提供制造商名稱和元件編號(hào)。他們還需添加數(shù)據(jù)表、價(jià)格、說明和數(shù)值鏈接。這可以生成一個(gè)簡單的電子數(shù)據(jù)表文件

42、。一 些公司和部分軟件包可能不希望進(jìn)行完全集成，因?yàn)閷彶槿藛T/工程師需要花費(fèi)更多精力確保完全了解他們正在使用的系統(tǒng)。使 用Altium Designer，可以直接將數(shù)據(jù)庫數(shù)據(jù)導(dǎo)入BOM中（比如不想將優(yōu)先供應(yīng)商信息列入原理圖內(nèi)，但是需要將其列入材料表中，如下文示例所示）。 Report Manager也包含若干示例模板，能夠方便地提供檢查所需的信息。Altium Designer還支持很多公司的核心元件/元件庫系統(tǒng)，在此系統(tǒng)中，所有元件數(shù)據(jù)保存在數(shù)據(jù)庫中，Altium Designer原理圖符號(hào)僅僅是一個(gè)符號(hào)。 更多信息參見“通過公司數(shù)據(jù)庫 直接使用元件”中的應(yīng)用說明。圖11 從Database

43、 Library（數(shù)據(jù)庫元件庫）引入元件時(shí)，信息直接從數(shù)據(jù)庫導(dǎo)入BOM中。 反向標(biāo)注即 使是最完美的計(jì)劃也不能預(yù)見將要發(fā)生的所有事情。工程師必然會(huì)作出更改，PCB工程師通常手動(dòng)更改PCB，然后將更改之處反向標(biāo)注到原理圖。所有更改均需 在原理圖中予以處理、跟蹤和驗(yàn)證。為 什么工程師必須進(jìn)行反向標(biāo)注？PCB最常見的更改原因如下所示：電路板按位置重新標(biāo)注時(shí)，元件標(biāo)號(hào)予以更新電 路板按位置重新標(biāo)注時(shí)，如果元件標(biāo)號(hào)發(fā)生變更，則同步器采用元件的唯一ID檢查PCB上元件標(biāo)號(hào)的變更，并將變更反映到原理圖上。該操作從PCB中的 Design菜單中執(zhí)行，它允許用戶選擇原理圖項(xiàng)目。之后PCB上的元件標(biāo)號(hào)與原理圖上的

44、元件標(biāo)號(hào)相比較，并且生成待更新的內(nèi)容，在ECO列表中檢查并執(zhí) 行。由于空間限制工程師需要使用較小元件封裝由 于空間限制工程師需要使用較小元件封裝時(shí)，Altium Designer中有兩種方式可以更改元件封裝： 1）通過PCB中的元件屬性對(duì)話框進(jìn)行更改；或者2）無網(wǎng)絡(luò)連接時(shí)，從元件庫導(dǎo)入PCB上。如 采用第一種方法，從Design菜單中選擇Update命令，封裝更改將推回至原理圖。資源庫詳細(xì)信息將不會(huì)推回至原理圖，盡管能夠?qū)⒃煳募敿?xì)信息 從原理圖推送至PCB。當(dāng)檢測(cè)到元件值錯(cuò)誤，或者當(dāng)某個(gè)值一開始為空，之后在電路板設(shè)計(jì)時(shí)予以確定元 件值存儲(chǔ)在元件的Comment字段中（原理圖和PCB）。C

45、omment屬性值的差異在PCB中予以檢測(cè)，并通過Design菜單命令推送至原理圖。這 同樣適用于將元件數(shù)值從原理圖推送至PCB。引腳交換造成的網(wǎng)絡(luò)表變更在Altium Designer中使用 Design » Update菜 單，執(zhí)行從原理圖到PCB的網(wǎng)絡(luò)表變更是非常直接的。它分析網(wǎng)絡(luò)表的連通性，并與PCB上的網(wǎng)絡(luò)表進(jìn)行比較。如果有任何差異，Altium Designer會(huì)創(chuàng)建ECO進(jìn)行更新，或在PCB的元件焊盤上創(chuàng)建待更新的網(wǎng)絡(luò)（圖12）。同步器通過網(wǎng)絡(luò)中的相關(guān)引腳匹配不同的名稱時(shí)，可以檢測(cè)網(wǎng)絡(luò) 名稱變更。PCB上并非由引腳交換造成的網(wǎng)絡(luò)變更不能通過更新過程自

46、動(dòng)應(yīng)用到原理圖設(shè)計(jì)，這需要工程師來完成。圖12. Design Update菜單中生成的ECO對(duì)話框驗(yàn)證網(wǎng)絡(luò)表連通性 利 用Altium Designer的同步特點(diǎn)可以輕松處理所有這些變更。同步器使用元件唯一ID識(shí)別PCB上的封裝與原理圖上相關(guān)元件之間的聯(lián)系。使用這種方式，只需要依 賴唯一ID即可比較元件模型屬性、封裝模型和部件?！安檎也町惻c同步設(shè)計(jì)”章節(jié)中對(duì)反向 標(biāo)注過程中如何進(jìn)行網(wǎng)絡(luò)表比較，以及查找設(shè)計(jì)差異和差異同步進(jìn)行了說明。 總結(jié)綜 上所述，設(shè)計(jì)檢查與驗(yàn)證的最佳策略包括以下內(nèi)容：確 保部件正確。預(yù)先制定驗(yàn)證策略，并遵循這一策略。了解軟件包能夠進(jìn)行什么操作，原理圖檢查特性是如何

47、工作的，然后調(diào)整設(shè)計(jì)并予以使用。選擇適合設(shè)計(jì)大小/ 結(jié)構(gòu)的設(shè)計(jì)結(jié)構(gòu)。盡可能復(fù)用設(shè)計(jì)信息。·差異查找與設(shè)計(jì)同步 Modified by on 22-Jan-2016 Contents· 同步概述· 同 步錯(cuò)誤的解決 · 原 理圖PCB直接同步 · See Also無論您是首次將新繪制的設(shè)計(jì)轉(zhuǎn)變?yōu)樾碌腜CB文件，還是在原理圖上或PCB上對(duì)現(xiàn)有設(shè)計(jì)加以更改，均需要采用某種方法使兩邊保持同步。 Altium Designer具有強(qiáng)大的設(shè)計(jì)同步功能，可有效解決設(shè)計(jì)同步問題，幫助您輕松完成實(shí)際設(shè)計(jì)過程中最重要以及工程師眼里最有樂趣的工作。同步概述同 步過程

48、主要分為以下三步：1. 對(duì)比設(shè)計(jì)文件（例如對(duì)比項(xiàng)目源文件 與目標(biāo)PCB）2. 列出對(duì)比結(jié)果 （對(duì)比文件之間檢測(cè)到的差異）3. 實(shí)施變更以解決差異同 步過程的核心部分是用戶可自行配置的比較器（或差異檢測(cè)器）。用于執(zhí)行上述第1步的正是該比較器，它對(duì)比指定的設(shè)計(jì)文件，并編譯生成差異列表。第2 步提供了一個(gè)列出對(duì)比結(jié)果的對(duì)話框，解決差異時(shí)可完全控制設(shè)計(jì)更新的方向。詳見“確定更新方向”章節(jié)。第3 步為執(zhí)行步驟，即執(zhí)行操作使設(shè)計(jì)重新同步。每項(xiàng)操作實(shí)際上都是一個(gè)宏命令，操作集合表示為工程變更指令（ECO）。詳見“設(shè)計(jì)更新實(shí)施”章節(jié)。圖1 所示為同步過程的整體流程圖。圖1： Altium Desig

49、ner同步過程流程圖 同 步錯(cuò)誤的解決設(shè)計(jì)同步時(shí)產(chǎn)生的大部分問題一般分為以下兩類：· 缺少元件封裝。 出現(xiàn)以下情況時(shí)，即會(huì)造成缺少元件封裝： o 原 理圖的元件信息中缺少封裝模型。o 所 需的PCB元器件庫未添加到當(dāng)前可用的元器件庫列表中。o 原 理圖中的元件無法與PCB元器件庫中的任何元件配對(duì)。· 封 裝引腳數(shù)量與原理圖的引腳數(shù)量不匹配。Altium Designer支持用戶自定義引腳-焊盤映射。默認(rèn)情況下兩邊出現(xiàn)相同的數(shù)字/字母。引腳-焊盤映射在PCB Model對(duì)話框中有定義（先編輯原理圖符號(hào)，再在對(duì)話框的Models區(qū) 域選擇封裝，最后點(diǎn)擊Edit）。為 解決錯(cuò)誤，

50、請(qǐng)執(zhí)行Show Differences命令，然后在Differences對(duì)話框中點(diǎn)擊Explore Differences按鈕。當(dāng)Differences面板中出現(xiàn)有問題的設(shè)計(jì)對(duì)象時(shí)，對(duì)其進(jìn)行審查。原 理圖PCB直接同步Altium Designer的原理圖及PCB編輯器中有直接同步命令。這些命令均為直接命令，因?yàn)槿魏尾町惖母路较蚓菃蜗虻?。此時(shí)不會(huì)出現(xiàn) Differences對(duì)話框，因此不能更改更新方向，也不能同時(shí)雙向更新。 相反，當(dāng)檢測(cè)到差異時(shí)，會(huì)直接彈出工程變更指令對(duì)話框，并加載從原理圖到PCB或相反方向的設(shè)計(jì)變更所需的修改。因 此，需要在項(xiàng)目選項(xiàng)對(duì)話框（Project » P

51、roject Options）的Comparator和ECO Generation標(biāo)簽頁中進(jìn)行合理的設(shè)置，這一點(diǎn)非常重要。最好還要仔細(xì)檢查工程變更指令中列出的建議變更，確保變更符合預(yù)期。目 標(biāo)PCB文件中有下列直接同步命令：· Design » Update Schematics in. - 將PCB中的變更更新到項(xiàng)目源原理圖。· Design » Import Changes From. - 將項(xiàng)目源原理圖中的變更更新到當(dāng)前活動(dòng)的PCB。源 原理圖文件中有下列直接同步命令：· Design » Update PCB Document

52、. - 將項(xiàng)目源原理圖的變更更新到指定的PCB。檢查設(shè)計(jì)差異 Modified by on 22-Jan-2016 同步功能的核心是比較器，沒有比較器就無法檢測(cè)出各設(shè)計(jì)文件之間存在的差異。比較器能夠?qū)Ρ葞缀跛蓄愋臀募g的元件信息和互連信 息。以下給出了部分文件類型對(duì)比：· 項(xiàng)目設(shè)計(jì)層次與PCB之間的對(duì)比· 原理圖與原理圖的對(duì)比· PCB與PCB的對(duì)比· 網(wǎng)絡(luò)表與PCB的對(duì)比· 網(wǎng)絡(luò)表與網(wǎng)絡(luò)表的對(duì)比運(yùn)行比較命令后，即可調(diào)出比較器。相關(guān)命令有Show Differences或Show Physical Differences等，可從Projec

53、t菜單中訪問。當(dāng)直接從原理圖項(xiàng)目更新到PCB時(shí)（反之亦然），只要訪問Design菜單中的 Update/Import命令即可進(jìn)行對(duì)比（見“原理圖PCB直接同步”章節(jié)）。進(jìn)行對(duì)比時(shí)，支持的網(wǎng)絡(luò)表格式為Protel、Tango。設(shè)置比較器作為使用者，您可全面控制比較器檢測(cè)出的各類差異。在項(xiàng)目選項(xiàng)對(duì)話框（Project » Project Options）的Comparator標(biāo)簽頁中可以訪問比較器的各種控件，所有設(shè)置均作為項(xiàng)目的一部分予以保存。對(duì)比類型分為以下四類：· Differences associated with Components（元 件相關(guān)差異）：元件的對(duì)比（例

54、如檢測(cè)原理圖和PCB文件中共有的、但標(biāo)號(hào)不同的元件）· Differences associated with Nets（網(wǎng) 絡(luò)相關(guān)差異）：對(duì)網(wǎng)絡(luò)（連通性）的對(duì)比（例如檢測(cè)原理圖或PCB中存在的額外網(wǎng)絡(luò)）· Differences associated with Parameters（參 數(shù)相關(guān)差異）：對(duì)參數(shù)的對(duì)比（例如檢測(cè)原理圖和PCB文件中共有的、具有同一參數(shù)但參數(shù)值不同的對(duì)象）· Differences associated with Physical（物 理相關(guān)差異）：對(duì)同一原理圖的兩個(gè)版本或PCB文件所作的物理對(duì)比（例如在某個(gè)版本的對(duì)比文件中對(duì)多余的PC

55、B對(duì)象進(jìn)行檢測(cè)）。利用可用控件按要求配置比較器。對(duì)于每一種比較類型，均可選擇將檢測(cè)到的任何差異添加到比較器創(chuàng)建的最終差異列表中（Find Differences），或者忽略檢測(cè)到的差異從而不在列表中顯示（Ignore Differences）。例如，當(dāng)設(shè)計(jì)不具有多通道性質(zhì)時(shí)，可將對(duì)比類型設(shè)置為“忽略”。這種情況下，可將與通道相關(guān)的對(duì)比類型（變更的通道類名稱、有 額外元件的通道類、額外通道類）設(shè)置為忽略。還可通過控件確定在對(duì)比文件之間匹配對(duì)象時(shí)的比較標(biāo)準(zhǔn)。這適用于網(wǎng)絡(luò)、網(wǎng)絡(luò)類、元件類，允許用戶精確控制這些對(duì)象類型的對(duì)比過程。運(yùn)行比較器為完全控制同步過程，需要查看比較器檢測(cè)到的差異以及生成的差異列

56、表，尤其是當(dāng)希望控制哪些地方需要更新以及更新方向時(shí)，就更要采用這 種做法以確保達(dá)到同步。要查看差異列表，應(yīng)利用Project菜單中的Show Differences命令調(diào)出比較器。選擇文件運(yùn)行Show Differences（顯示差異）命令即可訪問Choose Documents To Compare（選擇對(duì)比文件）對(duì)話框，該對(duì)話框用于選擇對(duì)比文件。默認(rèn)情況下，該對(duì)話框以簡單模式打開，便于快速選擇PCB目標(biāo)文件，然后與項(xiàng)目的源文 件層級(jí)進(jìn)行對(duì)比。啟用Advanced選項(xiàng)后，即可選擇不同的文件組合按要求進(jìn)行對(duì)比。例如，需要利用第三方原理圖編輯器生成的網(wǎng)絡(luò)表創(chuàng)建PCB。在Altium Design

57、er中將網(wǎng)絡(luò)表與目標(biāo)（空白）PCB文件進(jìn)行對(duì)比即可輕松完成此項(xiàng)工作。比較項(xiàng)目源文件層級(jí)和目標(biāo)PCB時(shí)，將在比較前重新編譯源文件。通過唯一ID鏈接元件在原理圖上放置某一元件時(shí)，會(huì)自動(dòng)分配一個(gè)唯一ID。執(zhí)行比較前，Altium Designer會(huì)掃描原理圖源文件和目標(biāo)PCB文件中的鏈接元件。鏈接元件是指之前相互同步而且共享唯一ID的元件。如果文件之間的元件不同步，則會(huì)彈 出一個(gè)對(duì)話框進(jìn)行提醒，這時(shí)可通過標(biāo)號(hào)自動(dòng)匹配元件，也可手動(dòng)匹配。手動(dòng)匹配時(shí)，只能利用Edit Component Links對(duì)話框 (Project » Component Links) 從PCB文件中進(jìn)行配對(duì)（圖1）。

58、當(dāng)利用同步器在原理圖源文件和空白PCB設(shè)計(jì)文件之間首次傳遞元件信息時(shí)，各元件將通過唯一ID自動(dòng)鏈接，即將每個(gè)原理圖元件的ID信 息分配給相應(yīng)的元件封裝。圖1： 通過手動(dòng)鏈接元件分配唯一ID只能從PCB文件中手動(dòng)鏈接各元件的原因是，只有PCB元件封裝才需要利用已經(jīng)出現(xiàn)在原理圖中的唯一ID信息予以更新。在設(shè)計(jì)過程中的 任何階段，均可利用對(duì)話框查看各元件之間的鏈接，確保原理圖源文件中的元件與PCB設(shè)計(jì)中相應(yīng)的元件封裝正確配對(duì)。無 論何時(shí)，只要將已經(jīng)鏈接好的元件移回Edit Component Links對(duì)話框的未配對(duì)區(qū)域，即可取消唯一ID。取消元件鏈接時(shí)，只從相應(yīng)PCB封裝中取消唯一ID。原理圖元件

59、仍然保留唯一ID，除非有新的ID生成 （在原理圖或元件上執(zhí)行唯一ID重設(shè)相關(guān)的命令即可生成新的ID）。用唯一ID將各元件配對(duì)是個(gè)好主意，這樣便可以對(duì)原理圖或PCB文件執(zhí)行元件標(biāo)注，并確保任何時(shí)候文件都可以同步。即便元件沒有通過唯一ID配對(duì)，仍然可 以使文件重新同步。這種情況下，只能通過標(biāo)號(hào)匹配各元件。此時(shí)不考慮注釋和封裝，因此部分元件的配對(duì)可能會(huì)出錯(cuò)。與 此類似，在原理圖源文件上，會(huì)自動(dòng)給每個(gè)參數(shù)定義分配一個(gè)唯一ID。這主要用于被設(shè)置為設(shè)計(jì)規(guī)則的參數(shù)。將設(shè)計(jì)轉(zhuǎn)換為PCB文件時(shí)，定義的任何規(guī)則參數(shù)都 將在PCB中生成相關(guān)設(shè)計(jì)規(guī)則。生成的各規(guī)則將被賦予相同的唯一ID，這樣即可在原理圖或PCB中更改規(guī)則的約束條件，并通過同步操作進(jìn)行更改。更新方向的確定源項(xiàng)目文件與目標(biāo)PCB之間的各元件均鏈接好后，接下來執(zhí)行對(duì)比操作。比較器將遵循項(xiàng)目選項(xiàng)中定義的設(shè)置，如果檢測(cè)到差異并且該對(duì)比類 型沒有設(shè)為忽 略，那么檢測(cè)到的差異將會(huì)列于Differe