武漢職業(yè)技術(shù)學(xué)院電信學(xué)院黃潔ppt課件

1、 武漢職業(yè)技術(shù)學(xué)院電信學(xué)院武漢職業(yè)技術(shù)學(xué)院電信學(xué)院 黃黃 潔潔 數(shù)字電子技術(shù)與運(yùn)用數(shù)字電子技術(shù)與運(yùn)用工程七工程七 大規(guī)模數(shù)字集成電路大規(guī)模數(shù)字集成電路v7.1 7.1 概述概述v7.2 7.2 只讀存儲(chǔ)器只讀存儲(chǔ)器ROMROMv7.3 7.3 隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器RAMRAMv7.4 7.4 可編程邏輯器件可編程邏輯器件PLDPLDv7.5 7.5 常用大規(guī)模數(shù)字集成器件簡(jiǎn)介常用大規(guī)模數(shù)字集成器件簡(jiǎn)介 大規(guī)模集成電路技術(shù)，可以把一個(gè)復(fù)雜的數(shù)字電路系大規(guī)模集成電路技術(shù)，可以把一個(gè)復(fù)雜的數(shù)字電路系統(tǒng)集成制造在一片硅片上，封裝成一塊集成電路。統(tǒng)集成制造在一片硅片上，封裝成一塊集成電路。特點(diǎn)：

2、體積小，分量輕，功耗小，可靠性高。特點(diǎn)：體積小，分量輕，功耗小，可靠性高。半導(dǎo)體存儲(chǔ)器是一種通用型大規(guī)模集成器件。半導(dǎo)體存儲(chǔ)器是一種通用型大規(guī)模集成器件。 只讀存儲(chǔ)器只讀存儲(chǔ)器ROMROM隨機(jī)存儲(chǔ)器隨機(jī)存儲(chǔ)器RAMRAM按存取功能分按存取功能分 PLD可編程邏輯器件：功能可由用戶(hù)編程來(lái)確定可編程邏輯器件：功能可由用戶(hù)編程來(lái)確定的新型邏輯器件。的新型邏輯器件。7.1 7.1 概述概述半導(dǎo)體存儲(chǔ)器的分類(lèi)半導(dǎo)體存儲(chǔ)器的分類(lèi)半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器RAMRAM隨機(jī)隨機(jī)雙極型雙極型RAMRAMMOSMOS型型RAMRAMROMROM只讀只讀掩膜掩膜ROMROMPROMPROM可編程可編程EPROMEPR

3、OM可編程可擦除可編程可擦除E2PROME2PROM可編程可電擦除可編程可電擦除靜態(tài)靜態(tài)動(dòng)態(tài)動(dòng)態(tài)半導(dǎo)體存儲(chǔ)器分類(lèi)半導(dǎo)體存儲(chǔ)器分類(lèi)ROMROM的分類(lèi)的分類(lèi)掩膜掩膜ROM：不能改寫(xiě)。：不能改寫(xiě)。PROM：只能改寫(xiě)一次。：只能改寫(xiě)一次。EPROM：可以改寫(xiě)多次。：可以改寫(xiě)多次。存儲(chǔ)器的分類(lèi)存儲(chǔ)器的分類(lèi)RAM：在任務(wù)時(shí)既能從中讀出取出信息，又能：在任務(wù)時(shí)既能從中讀出取出信息，又能隨時(shí)寫(xiě)入存入信息，但斷電后所存信息消逝。隨時(shí)寫(xiě)入存入信息，但斷電后所存信息消逝。ROM：在任務(wù)時(shí)只能從中讀出信息，不能寫(xiě)入信息，：在任務(wù)時(shí)只能從中讀出信息，不能寫(xiě)入信息，且斷電后其所存信息仍能堅(jiān)持。且斷電后其所存信息仍能堅(jiān)持。

4、地址譯碼存 儲(chǔ) 矩 陣M N輸 出 及 控 制 電 路地址輸入W0WM -1D0DN-1數(shù) 據(jù) 輸 出ROM 存 儲(chǔ) 器 結(jié) 構(gòu) 圖存儲(chǔ)容量：存儲(chǔ)單元的總數(shù)字?jǐn)?shù)存儲(chǔ)容量：存儲(chǔ)單元的總數(shù)字?jǐn)?shù)位數(shù)位數(shù) 1k=210=1024 1k=210=1024個(gè)存儲(chǔ)單元個(gè)存儲(chǔ)單元字線字線位線位線7.2 7.2 只讀存儲(chǔ)器只讀存儲(chǔ)器ROMROM的構(gòu)造的構(gòu)造ROMROM的構(gòu)造的構(gòu)造 W0 W1 Wi 12 nW D0 D1 Db-1 位位線線 輸出數(shù)據(jù) 0 單單元元 1 單單元元 i 單單元元 2n-1 單單元元 存存儲(chǔ)儲(chǔ)體體 地地址址輸輸入入 字字線線 地地址址譯譯碼碼器器 A0 A1 An-1 存儲(chǔ)容量字線數(shù)

5、存儲(chǔ)容量字線數(shù)位線數(shù)位線數(shù)2n2nb b位位存儲(chǔ)單元地址存儲(chǔ)單元地址固定固定ROMROM的特點(diǎn)：運(yùn)用者只能讀取數(shù)據(jù)不能改動(dòng)芯片中數(shù)據(jù)內(nèi)容。的特點(diǎn)：運(yùn)用者只能讀取數(shù)據(jù)不能改動(dòng)芯片中數(shù)據(jù)內(nèi)容。一、二極管掩膜一、二極管掩膜ROMROM的構(gòu)造的構(gòu)造D=1D=0W0=1000W1 =0110W2 =1001W3 =01117.2.1 7.2.1 固定固定 二、二、 固定固定ROMROM的任務(wù)過(guò)程的任務(wù)過(guò)程W0W1W2W3D3D2D1D0(b)存儲(chǔ)矩陣簡(jiǎn)化圖MROM MROM 存儲(chǔ)器構(gòu)造表示圖存儲(chǔ)器構(gòu)造表示圖地址譯碼EN1111ENENENA0A1W0W1W2W3G1G2G3G4CSD3D2D1D0輸出緩

6、沖器（a）44位二極管MROM1 0 000 00 010001 00 11 11 0 010 1 100 1 11010000010010 A1 A1 A0 A0 或門(mén)陣列或門(mén)陣列( (存儲(chǔ)矩陣存儲(chǔ)矩陣) ) 與門(mén)陣列與門(mén)陣列( (地址譯碼器地址譯碼器) ) Y3 Y2 Y1 Y0 m0 m1 m2 m3 三、三、ROMROM的簡(jiǎn)化畫(huà)法的簡(jiǎn)化畫(huà)法地址譯碼器產(chǎn)地址譯碼器產(chǎn)生了輸入變量生了輸入變量的全部最小項(xiàng)的全部最小項(xiàng)存儲(chǔ)體實(shí)現(xiàn)存儲(chǔ)體實(shí)現(xiàn)了有關(guān)最小了有關(guān)最小項(xiàng)的或運(yùn)算項(xiàng)的或運(yùn)算與與陣陣列列固固定定或或陣陣列列可可編編程程銜接銜接斷開(kāi)斷開(kāi)7.2.2 7.2.2 可編程只讀存儲(chǔ)器可編程只讀存儲(chǔ)器R

7、OMROMECWja熔絲型兩種兩種PROMPROM存儲(chǔ)單元存儲(chǔ)單元 （b）結(jié)破壞型位線字線一、一、PROMPROM存儲(chǔ)單元的構(gòu)造存儲(chǔ)單元的構(gòu)造寫(xiě)入寫(xiě)入0 0，燒斷溶絲燒斷溶絲寫(xiě)入寫(xiě)入1 1，擊，擊穿二極管穿二極管二、二、PROM PROM 的構(gòu)造的構(gòu)造7.2.3 7.2.3 可擦除可編程可擦除可編程ROMROM1EPROM：可擦除可編程：可擦除可編程ROM2E2PROM: 電可擦除可編程電可擦除可編程ROM3Flash Memory：快存存儲(chǔ)器：快存存儲(chǔ)器一、一、 紫外線可擦除紫外線可擦除EPROMEPROM1 1特點(diǎn)：采用紫外線照射擦除數(shù)據(jù)；采用電的方法寫(xiě)入數(shù)據(jù)特點(diǎn)：采用紫外線照射擦除數(shù)據(jù)；

8、采用電的方法寫(xiě)入數(shù)據(jù)2 2芯片引見(jiàn)芯片引見(jiàn)接地接地地址線地址線數(shù)據(jù)線數(shù)據(jù)線接電源接電源編程電源編程電源片選片選信號(hào)信號(hào)片選信號(hào)片選信號(hào)/ /編程脈編程脈沖輸入沖輸入二、二、 電可擦除電可擦除E2PROM E2PROM 1 1特點(diǎn)：寫(xiě)入和擦除數(shù)據(jù)均采用電信號(hào)；可以整片擦除、特點(diǎn)：寫(xiě)入和擦除數(shù)據(jù)均采用電信號(hào)；可以整片擦除、寫(xiě)入，也可以字節(jié)為單位擦除、寫(xiě)入。寫(xiě)入，也可以字節(jié)為單位擦除、寫(xiě)入。2 2芯片引見(jiàn)芯片引見(jiàn)地址線地址線數(shù)據(jù)數(shù)據(jù)線線接地接地接電源接電源寫(xiě)允許信寫(xiě)允許信號(hào)號(hào)/ /編程編程電源電源讀選通讀選通片選片選信號(hào)信號(hào)7.2.4 ROM7.2.4 ROM的運(yùn)用的運(yùn)用一、用于存儲(chǔ)固定的公用程序一

9、、用于存儲(chǔ)固定的公用程序二、實(shí)現(xiàn)查表或碼制變換二、實(shí)現(xiàn)查表或碼制變換 abcdefg顯示數(shù)顯示數(shù)地址碼地址碼A3 A2 A1 A0數(shù)碼數(shù)碼0 0 0 0 0 0 1 1 1 1 1 1g f e d c b a1 0 0 0 1 0 0 0 0 1 1 02 0 0 1 0 1 0 1 1 0 1 13 0 0 1 1 1 0 0 1 1 1 14 0 1 0 0 1 1 0 0 1 1 05 0 1 0 1 1 1 0 1 1 1 16 0 1 1 0 1 1 1 1 1 0 17 0 1 1 0 0 0 0 0 1 1 18 1 0 0 0 1 1 1 1 1 1 19 1 0 0 1 1

10、 1 0 1 1 1 1數(shù)碼管驅(qū)動(dòng)表數(shù)碼管驅(qū)動(dòng)表8421BCD碼ROM存 儲(chǔ)器abcdefg地 址 碼輸 入 端數(shù) 據(jù) ag輸 入 端ROM ROM 數(shù)碼管驅(qū)動(dòng)電路框圖數(shù)碼管驅(qū)動(dòng)電路框圖三、三、 在波形發(fā)生電路中運(yùn)用在波形發(fā)生電路中運(yùn)用ROM存 儲(chǔ) 器計(jì)數(shù)器D/A轉(zhuǎn) 換 器 CP計(jì) 數(shù) 脈 沖送 示 波 器三角波方波鋸齒波正弦波ROMROM波形發(fā)生器表示圖波形發(fā)生器表示圖例例1 1： 用用ROMROM實(shí)現(xiàn)一位全加器實(shí)現(xiàn)一位全加器. .解：解： 全加器的真值表如下表所示，由真值表可得出：全加器的真值表如下表所示，由真值表可得出：全加器真值表全加器真值表Ai Bi Ci-1 Si Ci0 0 0

11、0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 11WABC地址譯碼m0mm2m3m4m5m6m70W1W2W3W4W5W6W7iii-1SiCi一位全加器簡(jiǎn)化矩陣圖一位全加器簡(jiǎn)化矩陣圖W0-W7W0-W7分別對(duì)應(yīng)于分別對(duì)應(yīng)于AiAi、BiBi、Ci-1Ci-1的一個(gè)最小項(xiàng)。由此得出存儲(chǔ)器的的一個(gè)最小項(xiàng)。由此得出存儲(chǔ)器的簡(jiǎn)化矩陣圖如以下圖所示：簡(jiǎn)化矩陣圖如以下圖所示：iiiii 1i 1ii 1iiiii 1iii 1iii 1ii 1iiiii 1SA B CA B CA B CABCCA BCA B CAB

12、CABC本節(jié)小結(jié)本節(jié)小結(jié) 只讀存儲(chǔ)器在存入數(shù)據(jù)以后，不能用簡(jiǎn)單的方法只讀存儲(chǔ)器在存入數(shù)據(jù)以后，不能用簡(jiǎn)單的方法更改，即在任務(wù)時(shí)它的存儲(chǔ)內(nèi)容是固定不變的，只能更改，即在任務(wù)時(shí)它的存儲(chǔ)內(nèi)容是固定不變的，只能從中讀出信息，不能寫(xiě)入信息，并且其所存儲(chǔ)的信息從中讀出信息，不能寫(xiě)入信息，并且其所存儲(chǔ)的信息在斷電后仍能堅(jiān)持，常用于存放固定的信息。在斷電后仍能堅(jiān)持，常用于存放固定的信息。ROMROM由地址譯碼器和存儲(chǔ)體兩部分構(gòu)成。地址譯碼由地址譯碼器和存儲(chǔ)體兩部分構(gòu)成。地址譯碼器產(chǎn)生了輸入變量的全部最小項(xiàng)，即實(shí)現(xiàn)了對(duì)輸入變器產(chǎn)生了輸入變量的全部最小項(xiàng)，即實(shí)現(xiàn)了對(duì)輸入變量的與運(yùn)算；存儲(chǔ)體實(shí)現(xiàn)了有關(guān)最小項(xiàng)的或運(yùn)算

13、。因量的與運(yùn)算；存儲(chǔ)體實(shí)現(xiàn)了有關(guān)最小項(xiàng)的或運(yùn)算。因此，此，ROMROM實(shí)踐上是由與門(mén)陣列和或門(mén)陣列構(gòu)成的組合電實(shí)踐上是由與門(mén)陣列和或門(mén)陣列構(gòu)成的組合電路，利用路，利用ROMROM可以實(shí)現(xiàn)任何組合邏輯函數(shù)?？梢詫?shí)現(xiàn)任何組合邏輯函數(shù)。利用利用ROMROM實(shí)現(xiàn)組合函數(shù)的步驟：實(shí)現(xiàn)組合函數(shù)的步驟：1 1列出函數(shù)的列出函數(shù)的真值表或?qū)懗龊瘮?shù)的最小項(xiàng)表達(dá)式。真值表或?qū)懗龊瘮?shù)的最小項(xiàng)表達(dá)式。2 2選擇適宜的選擇適宜的ROMROM，畫(huà)出函數(shù)的陣列圖。，畫(huà)出函數(shù)的陣列圖。 RAM RAM是由許許多多的根本存放器組合起來(lái)構(gòu)成是由許許多多的根本存放器組合起來(lái)構(gòu)成的大規(guī)模集成電路。的大規(guī)模集成電路。RAMRAM中的每

14、個(gè)存放器稱(chēng)為一個(gè)中的每個(gè)存放器稱(chēng)為一個(gè)字，存放器中的每一位稱(chēng)為一個(gè)存儲(chǔ)單元。存放字，存放器中的每一位稱(chēng)為一個(gè)存儲(chǔ)單元。存放器的個(gè)數(shù)字?jǐn)?shù)與存放器中存儲(chǔ)單元個(gè)數(shù)位器的個(gè)數(shù)字?jǐn)?shù)與存放器中存儲(chǔ)單元個(gè)數(shù)位數(shù)的乘積，叫做數(shù)的乘積，叫做RAMRAM的容量。按照的容量。按照RAMRAM中存放器中存放器位數(shù)的不同，位數(shù)的不同，RAMRAM有多字有多字1 1位和多字多位兩種構(gòu)造位和多字多位兩種構(gòu)造方式。在多字方式。在多字1 1位構(gòu)造中，每個(gè)存放器都只需位構(gòu)造中，每個(gè)存放器都只需1 1位，位，例如一個(gè)容量為例如一個(gè)容量為102410241 1位的位的RAMRAM，就是一個(gè)有，就是一個(gè)有10241024個(gè)個(gè)1 1位存

15、放器的位存放器的RAMRAM。多字多位構(gòu)造中，每個(gè)存放。多字多位構(gòu)造中，每個(gè)存放器都有多位，例如一個(gè)容量為器都有多位，例如一個(gè)容量為2562564 4位的位的RAMRAM，就，就是一個(gè)有是一個(gè)有256256個(gè)個(gè)4 4位存放器的位存放器的RAMRAM。7.3 7.3 隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器 RAMRAM的特點(diǎn)：可隨時(shí)寫(xiě)入和讀出數(shù)據(jù)。的特點(diǎn)：可隨時(shí)寫(xiě)入和讀出數(shù)據(jù)。RAMRAM的優(yōu)點(diǎn)：讀寫(xiě)方便，運(yùn)用靈敏。的優(yōu)點(diǎn)：讀寫(xiě)方便，運(yùn)用靈敏。RAMRAM的缺陷：斷電后所存信息將喪失。的缺陷：斷電后所存信息將喪失。RAMRAM的運(yùn)用領(lǐng)域舉例：在計(jì)算機(jī)中主要用來(lái)存放用的運(yùn)用領(lǐng)域舉例：在計(jì)算機(jī)中主要用來(lái)存放用

16、戶(hù)程序、計(jì)算的中間結(jié)果以及與外存交換信息。戶(hù)程序、計(jì)算的中間結(jié)果以及與外存交換信息。RAMRAM分類(lèi)分類(lèi)靜態(tài)隨機(jī)存儲(chǔ)器靜態(tài)隨機(jī)存儲(chǔ)器SRAMSRAM動(dòng)態(tài)隨機(jī)存儲(chǔ)器動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAMDRAM 存存儲(chǔ)儲(chǔ)矩矩陣陣 地地址址譯譯碼碼器器 讀讀/ /寫(xiě)寫(xiě)控控制制電電路路 地地址址碼碼輸輸入入 片片選選 讀讀/ /寫(xiě)寫(xiě)控控制制 輸輸入入/ /輸輸出出 由大量存放器由大量存放器構(gòu)成的矩陣構(gòu)成的矩陣用以決議訪問(wèn)用以決議訪問(wèn)哪個(gè)字單元哪個(gè)字單元用以決議芯用以決議芯片能否任務(wù)片能否任務(wù)用以決議對(duì)用以決議對(duì)被選中的單元被選中的單元是讀還是寫(xiě)是讀還是寫(xiě)讀出及寫(xiě)入讀出及寫(xiě)入數(shù)據(jù)的通道數(shù)據(jù)的通道7.3.1 RAM7.

17、3.1 RAM的根本構(gòu)造的根本構(gòu)造 一、一、 隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器RAMRAM的構(gòu)造的構(gòu)造地址譯碼器存儲(chǔ)矩陣讀/寫(xiě)控制電路地址輸入片選讀/寫(xiě)輸入/輸出RAMRAM的根本構(gòu)造的根本構(gòu)造1EN1EN1EN&DI/DOG1G2G3G4G5DDR/WCS讀讀/ /寫(xiě)控制電路寫(xiě)控制電路010 1001 X0 X1 X2 X31 8 根根列列選選擇擇線線 Y0 Y1 Y7 32 根根 行行 選選 擇擇 線線 容量為容量為2562564 RAM4 RAM的存儲(chǔ)矩陣的存儲(chǔ)矩陣存儲(chǔ)單元存儲(chǔ)單元10241024個(gè)存儲(chǔ)單元排成個(gè)存儲(chǔ)單元排成3232行行3232列的矩陣列的矩陣每根行選擇線選擇一行每根行選擇線

18、選擇一行每根列選擇線選擇一個(gè)字列每根列選擇線選擇一個(gè)字列 Y1 Y11 1，X2X21 1，位于，位于X2X2和和Y1Y1交叉處交叉處的字單元可以進(jìn)展讀出或?qū)懭氩僮鳎淖謫卧梢赃M(jìn)展讀出或?qū)懭氩僮?，而其他任何字單元都不?huì)被選中。其他任何字單元都不會(huì)被選中。二、二、 RAM RAM的任務(wù)原理的任務(wù)原理 地址的選擇經(jīng)過(guò)地址譯碼器來(lái)實(shí)現(xiàn)。地址譯碼器由行譯地址的選擇經(jīng)過(guò)地址譯碼器來(lái)實(shí)現(xiàn)。地址譯碼器由行譯碼器和列譯碼器組成。行、列譯碼器的輸出即為行、列選擇碼器和列譯碼器組成。行、列譯碼器的輸出即為行、列選擇線，由它們共同確定欲選擇的地址單元。線，由它們共同確定欲選擇的地址單元。 A0 A1 A2 A3

19、 A4 X0 X1 X2 X31 A5 A6 A7 Y0 Y1 Y7 行譯碼器行譯碼器 列列 譯譯 碼碼 器器 256 2564 RAM4 RAM存儲(chǔ)矩陣中，存儲(chǔ)矩陣中，256256個(gè)字需求個(gè)字需求8 8位地址碼位地址碼A7A7A0A0。其中高其中高3 3位位A7A7A5A5用于列譯碼輸入，低用于列譯碼輸入，低5 5位位A4A4A0A0用于行譯碼輸用于行譯碼輸入。入。A7A7A0=00100010A0=00100010時(shí)，時(shí)，Y1=1Y1=1、X2=1X2=1，選中，選中X2X2和和Y1Y1交叉的字交叉的字單元。單元。010001 0 0一、一、 靜態(tài)靜態(tài)RAMRAMSRAMSRAM XYUD

20、DUGGVU1VU2VU3VU4VU5VU6VU7VU8數(shù)據(jù)線數(shù)據(jù)線DD六管六管NMOSNMOS靜態(tài)存儲(chǔ)單元靜態(tài)存儲(chǔ)單元行譯碼行譯碼器輸出器輸出列譯碼器列譯碼器輸出輸出常用于常用于的存儲(chǔ)器的存儲(chǔ)器SRAMSRAM的的特點(diǎn)：特點(diǎn)：只需不只需不斷電，斷電，信息將信息將長(zhǎng)期保長(zhǎng)期保管，所管，所需的讀需的讀/ /寫(xiě)控制寫(xiě)控制電路簡(jiǎn)電路簡(jiǎn)單，存單，存取速度取速度快。快。 7.3.2 RAM7.3.2 RAM的存儲(chǔ)單元的存儲(chǔ)單元 X=1X=1，Y=1Y=1選選中該中該單元單元二、二、 動(dòng)態(tài)動(dòng)態(tài)RAMRAMDRAMDRAM位線字線VUCSC0單管動(dòng)態(tài)單管動(dòng)態(tài)MOSMOS型型RAMRAMD D常用于常用于的存

21、儲(chǔ)器的存儲(chǔ)器字線字線門(mén)控管門(mén)控管導(dǎo)通導(dǎo)通柵極電容所存儲(chǔ)的信息受走漏放電的影響，不能長(zhǎng)久保管，為防止存儲(chǔ)的信息消逝，必需采取措施，定時(shí)地給柵極電容補(bǔ)充漏掉的電荷 。這種操作叫“刷新。存儲(chǔ)存儲(chǔ)信息信息24 23 22 21 20 19 18 17 16 15 14 1361161 2 3 4 5 6 7 8 9 10 11 12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND VDD A8 A9 WE OE A10 CS D7 D6 D5 D4 D3三、三、 集成集成2kB2kB8 8位位RAM 6116RAM 6116寫(xiě)入控制端寫(xiě)入控制端片選端片選端輸出使能端輸出使能端

22、7.3.3 RAM7.3.3 RAM存儲(chǔ)容量的擴(kuò)展存儲(chǔ)容量的擴(kuò)展1k 1位I/OI/O11k1位I/OI/O21k 1位I/OI/O31k1位I/OI/O4R/WCSA0A9R/WA0A9CSR/WA0A9CSR/WA0A9CSR/WCSA0A9一、一、 位擴(kuò)展位擴(kuò)展1Kx11Kx1位擴(kuò)展成位擴(kuò)展成1Kx41Kx4位位將地址線、讀寫(xiě)線和將地址線、讀寫(xiě)線和片選線對(duì)應(yīng)地并聯(lián)在一同片選線對(duì)應(yīng)地并聯(lián)在一同輸入輸出輸入輸出I/OI/O分開(kāi)分開(kāi)運(yùn)用作為字的各個(gè)位線運(yùn)用作為字的各個(gè)位線1k1位(I)I/OI/O1k1位(II)I/O1k1位()I/O1k1位()I/OR/WCSA0A9R/WR/WR/WR/

23、WA0A9CSA0A9CSA0A9CSA0A9片選譯碼A0A1A10A110Y1Y2Y3Y二、二、 字?jǐn)U展字?jǐn)U展 000 100 010110 1Kx11Kx1位擴(kuò)展成位擴(kuò)展成4Kx14Kx1位位 A0 A1 A9 R/W A10 A11 A12 I/O0 I/O1 I/O3 I/O2 I/O0 I/O1 I/O2 I/O3 1k4RAM(7) A0 A1 A9 R/W CS I/O0 I/O1 I/O2 I/O3 1k4RAM(1) A0 A1 A9 R/W CS I/O0 I/O1 I/O2 I/O3 1k4RAM(0) A0 A1 A9 R/W CS Y0Y1Y2Y3Y4Y5Y6 Y7

24、3 3 線線- -8 8 線譯碼器線譯碼器 A0 A1 A2 輸入輸出輸入輸出I/OI/O線并聯(lián)線并聯(lián)要添加的地址線要添加的地址線A10A10A12A12與譯碼器的輸入相連，與譯碼器的輸入相連，譯碼器的輸出分別接至譯碼器的輸出分別接至8 8片片RAMRAM的片選控制端的片選控制端1Kx41Kx4位擴(kuò)展成位擴(kuò)展成8Kx48Kx4位位三三. . 字位擴(kuò)展字位擴(kuò)展1Kx41Kx4位擴(kuò)展成位擴(kuò)展成2Kx82Kx8位位本節(jié)小結(jié)本節(jié)小結(jié)隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器RAMRAM可以在恣意時(shí)辰、對(duì)恣可以在恣意時(shí)辰、對(duì)恣意選中的存儲(chǔ)單元進(jìn)展信息的存入寫(xiě)入或取出意選中的存儲(chǔ)單元進(jìn)展信息的存入寫(xiě)入或取出讀出操作。與

25、只讀存儲(chǔ)器讀出操作。與只讀存儲(chǔ)器ROMROM相比，相比，RAMRAM最大的優(yōu)最大的優(yōu)點(diǎn)是存取方便，運(yùn)用靈敏，既能不破壞地讀出所存信點(diǎn)是存取方便，運(yùn)用靈敏，既能不破壞地讀出所存信息，又能隨時(shí)寫(xiě)入新的內(nèi)容。其缺陷是一旦停電，所息，又能隨時(shí)寫(xiě)入新的內(nèi)容。其缺陷是一旦停電，所存內(nèi)容便全部喪失。存內(nèi)容便全部喪失。 RAM RAM由存儲(chǔ)矩陣、地址譯碼器、讀寫(xiě)控制電路、由存儲(chǔ)矩陣、地址譯碼器、讀寫(xiě)控制電路、輸入輸出電路和片選控制電路等組成。實(shí)踐上輸入輸出電路和片選控制電路等組成。實(shí)踐上RAMRAM是由許許多多的根本存放器組合起來(lái)構(gòu)成的大規(guī)模集是由許許多多的根本存放器組合起來(lái)構(gòu)成的大規(guī)模集成電路。成電路。 當(dāng)

26、單片當(dāng)單片RAMRAM不能滿(mǎn)足存儲(chǔ)容量的要求時(shí)，可以把不能滿(mǎn)足存儲(chǔ)容量的要求時(shí)，可以把假設(shè)干片假設(shè)干片RAMRAM聯(lián)在一同，以擴(kuò)展存儲(chǔ)容量，擴(kuò)展的方聯(lián)在一同，以擴(kuò)展存儲(chǔ)容量，擴(kuò)展的方法有位擴(kuò)展和字?jǐn)U展兩種，在實(shí)踐運(yùn)用中，常將兩種法有位擴(kuò)展和字?jǐn)U展兩種，在實(shí)踐運(yùn)用中，常將兩種方法相互結(jié)合來(lái)到達(dá)預(yù)期要求。方法相互結(jié)合來(lái)到達(dá)預(yù)期要求。PLDPLD分類(lèi)分類(lèi)與陣列與陣列或陣列或陣列編程次數(shù)編程次數(shù)輸出類(lèi)型輸出類(lèi)型運(yùn)用情況運(yùn)用情況PROME2PROMPLAPALGAL固定固定固定固定可編程可編程可編程可編程可編程可編程可編程可編程可編程可編程可編程可編程固定固定固定固定一次一次一次一次一次一次多次多次多次

27、多次三態(tài)，集電極開(kāi)路三態(tài)，集電極開(kāi)路三態(tài)，集電極開(kāi)路三態(tài)，集電極開(kāi)路三態(tài)，集電極開(kāi)路三態(tài)，集電極開(kāi)路異步異步I/OI/O，異或、寄，異或、寄存器、算術(shù)選通反響存器、算術(shù)選通反響由用戶(hù)定義由用戶(hù)定義多用做只讀存儲(chǔ)器多用做只讀存儲(chǔ)器多用做只讀存儲(chǔ)器多用做只讀存儲(chǔ)器短少編程工具，使短少編程工具，使用不廣泛用不廣泛部分運(yùn)用部分運(yùn)用運(yùn)用方便、廣泛運(yùn)用方便、廣泛各種各種PLDPLD情況一覽表情況一覽表7.4 7.4 可編程邏輯器件可編程邏輯器件PLD PLD 一、一、 根本構(gòu)造根本構(gòu)造輸輸入入電電路路與與陣陣列列或或陣陣列列輸輸出出電電路路互補(bǔ)輸入互補(bǔ)輸入與項(xiàng)與項(xiàng)或項(xiàng)或項(xiàng)輸輸出出變變量量輸輸入入變變量量P

28、LDPLD的根本構(gòu)造框圖的根本構(gòu)造框圖7.4.1 PLD7.4.1 PLD的根本構(gòu)造與表示方法的根本構(gòu)造與表示方法 二、二、 表示方法表示方法1 1交叉點(diǎn)上的陣列方式交叉點(diǎn)上的陣列方式固 定 連 接編 程 連 接擦 除 單 元2 2門(mén)電路慣用表示法門(mén)電路慣用表示法&PP1ABCABC(a)與門(mén)b或門(mén)11AAAAAAc輸入緩沖d三態(tài)輸出緩沖器e非門(mén)ENENP=ACP=A+BPLDPLD電路中的門(mén)電路的慣用邏輯符號(hào)電路中的門(mén)電路的慣用邏輯符號(hào) PLDPLD分類(lèi)分類(lèi)可編程只讀存儲(chǔ)器可編程只讀存儲(chǔ)器PROMPROM可編程邏輯陣列可編程邏輯陣列PLAPLA可編程陣列邏輯可編程陣列邏輯PALPAL通用陣列

29、邏輯通用陣列邏輯GALGAL與門(mén)與門(mén)或門(mén)或門(mén)輸入緩輸入緩沖器沖器非門(mén)非門(mén)三態(tài)輸出三態(tài)輸出緩沖器緩沖器三、電路表示法三、電路表示法&1111與門(mén)陣列AB輸 入或門(mén)陣列Y1Y2輸 出PLDPLD電路表示方法電路表示方法BABAYBAABY21 7.4.2 7.4.2 可編程邏輯陣列可編程邏輯陣列PLAPLAPLAPLA實(shí)現(xiàn)二進(jìn)制碼到循環(huán)碼轉(zhuǎn)換的構(gòu)造圖實(shí)現(xiàn)二進(jìn)制碼到循環(huán)碼轉(zhuǎn)換的構(gòu)造圖一、一、 PLA PLA的構(gòu)造的構(gòu)造&1111ABY1Y211CD11Y3&Y0與陣列與陣列可編程可編程輸入輸入或陣列或陣列可編程可編程輸出輸出 用用PLAPLA實(shí)現(xiàn)如右圖所示的實(shí)現(xiàn)如右圖所示的1 1位二位二進(jìn)制全加器。

30、進(jìn)制全加器。FAAiBiCi-1SiCi解：由全加器真值表，用卡諾圖化簡(jiǎn)得最簡(jiǎn)邏輯解：由全加器真值表，用卡諾圖化簡(jiǎn)得最簡(jiǎn)邏輯表達(dá)式為：表達(dá)式為：iiiii 1i 1i 1iiiii 1iSA BCABCAB CABC式中，式中，AiAi、BiBi為加數(shù)；為加數(shù)；CiCi1 1為低位進(jìn)位；為低位進(jìn)位；SiSi為本位和；為本位和；CiCi為為向高位進(jìn)位。在向高位進(jìn)位。在Si Si 和和CiCi表達(dá)式中共有表達(dá)式中共有7 7個(gè)乘積項(xiàng)，分別為：個(gè)乘積項(xiàng)，分別為：iiii 10i 11iii 12i3iii 14ii5ii 16ii, , , , PA BCPABCPAB CPABCPABPACPBC即

31、即i0123i456SPPPPCPPP二、二、 例題例題1ii1iiiiiCBCABAC根據(jù)上式，可畫(huà)出由根據(jù)上式，可畫(huà)出由PLAPLA實(shí)現(xiàn)全加器的陣列構(gòu)造圖，如以實(shí)現(xiàn)全加器的陣列構(gòu)造圖，如以下圖所示：下圖所示：&1111AiBiSiCi1Ci-1&用用PLAPLA實(shí)現(xiàn)實(shí)現(xiàn)1 1位二進(jìn)制全加器位二進(jìn)制全加器P0P0、P1P1、P2P2、P3P3P4P4、P5P5、P6P67.4.37.4.3可編程陣列邏輯可編程陣列邏輯PALPAL一、根本構(gòu)造一、根本構(gòu)造特點(diǎn)：與邏輯陣列可編程；或邏輯陣列固定特點(diǎn)：與邏輯陣列可編程；或邏輯陣列固定二、二、 輸出電路類(lèi)型輸出電路類(lèi)型1 1 組合型輸出構(gòu)造適用于組合電路組合型輸出構(gòu)造適用于組合電路參與參與D D觸觸發(fā)器發(fā)器2 2存放器型輸出構(gòu)造適用于時(shí)序電路存放器型輸出構(gòu)造適用于時(shí)序電路3 3 PAL PAL器件型號(hào)含義器件型號(hào)含義7.4.4 7.4.4 通用陣列邏輯通用陣列邏輯GALGAL一、一、