高性能與低功耗：FPGA上可以實現(xiàn)魚與熊掌兼得

1、    高性能與低功耗：FPGA上可以實現(xiàn)魚與熊掌兼得    -Altera SOPC World 2008側(cè)記    深圳市創(chuàng)意時代 時間:2008年10月31日     字 體: 大 中 小        關(guān)鍵詞:        在FPGA領(lǐng)域，高性能和低功耗是可以實現(xiàn)魚和熊

2、掌兼得的。?會場座無虛席?FPGA與全球金融危機中的本土公司發(fā)展? “在這次席卷全球的金融風(fēng)暴中，中國不可能獨善其身，面對金融風(fēng)暴，本土制造企業(yè)要做的就是利用核心知識產(chǎn)權(quán)來創(chuàng)新。”Altera中國區(qū)銷售經(jīng)理鐘屹在深圳站的致辭中指出，“我們本土企業(yè)中華為、中興和邁瑞是三家利用獨有知識產(chǎn)權(quán)創(chuàng)新的典范，本土企業(yè)可以利用這次機會，在逆境中前進?！? 具體到企業(yè)的運營，他指出本土企業(yè)首先要做的就是用最小的成本實現(xiàn)最大的收益，另外就是要了解如何提升企業(yè)的生產(chǎn)率，如何去實現(xiàn)創(chuàng)新。而這三點又恰恰和FPGA有關(guān)，他強調(diào)Altera為助力本土企業(yè)實現(xiàn)上述目標提供了所需的高中低所有產(chǎn)品，12月Altera 40nm

3、 Stratix? IV將面市，會給客戶帶來更多創(chuàng)新的功能和設(shè)計。? 作為本土創(chuàng)新的典范之一，中興通訊天線研究院BBU研發(fā)中心算法部部長張睿在深圳站上結(jié)合中興通訊的實際介紹了自主知識創(chuàng)新的體會和對未來技術(shù)演進的預(yù)測，他指出，“中興在標準和專利領(lǐng)域非?；钴S，目前專利申請總數(shù)14800余項，90以上為發(fā)明專利申請，國際專利申請超過1100項，此外中興還加入50多個國際標準化組織，牽頭、參與制定的國家、行業(yè)標準和企業(yè)標準900多項，參與率90！”?SoC會終結(jié)這個趨勢嗎？?！彼岢隽诉@樣的問題。?什么樣的FPGA可以成為SoC終結(jié)者嗎？? 移動通信和互聯(lián)網(wǎng)極大地豐富并方便了我們的生活，但是，這樣的便

4、利帶來了是能源的消耗加劇。他舉例說目前一個柴油發(fā)電基站每年需要消耗5238加侖柴油，以每加侖4美元計算，消耗的柴油就超過2萬美元。但是，全球互聯(lián)網(wǎng)帶寬消耗卻是每年在快速增加，迫使需要投入更多的電信設(shè)備，現(xiàn)在產(chǎn)業(yè)已經(jīng)達成共識，就是利用多核體系來應(yīng)對性能提升需求。Intel CEO曾經(jīng)勾畫了未來處理器的雛形，它“單個芯片中有數(shù)十億個晶體管、可配置電路模塊、所有層次上實現(xiàn)并行、專用低功耗引擎實現(xiàn)實時信號處理、大規(guī)模高速全局可配置存儲器、與現(xiàn)有軟件兼容.”? Erhaan Shaikh指出現(xiàn)在有一個器件可以吻合這個構(gòu)想中的處理器，它有“23億個晶體管、700萬可配置邏輯門、所有層次上實現(xiàn)并行、嵌入式D

5、SP實現(xiàn)748GMACS計算性能、超過1000個的I/O管腳實現(xiàn)組內(nèi)和組之間可以高速連接、可配置片內(nèi)存儲器高達22Mb，36Tbps帶寬，可以利用標準HDL設(shè)計和綜合”，這就是即將面市的Stratix IV EP4SGX530 FPGA!與Intel的Tukwila相比，它真正實現(xiàn)了高性能與低功耗擁有25億個晶體管的Stratix? IV功耗只有10到20瓦！而同等性能的Intel Tukwila功耗達130到170瓦！?Stratix IV 大揭秘：如何兼得高性能與低功耗? Erhaan Shaikh對Stratix IV的描述無疑勾起與會者對其性能的猜想，這到底是一款什么樣的FPGA？Al

6、tera南中國區(qū)工程應(yīng)用經(jīng)理郭晶和 Altera資深應(yīng)用工程師花小勇為大家揭開了Stratix IV神秘的面紗。?1、 Stratix IV性能指標揭秘? 他指出動態(tài)可重新配置不需要額外的軟件開銷并減少線卡開銷，因此可以幫助系統(tǒng)商降低成本。? ? 在收發(fā)器中，jitter和信號完整性是關(guān)鍵指標，在Stratix IV中，抖動指標符合PCI Express、CEI-6和SONET/SDH指標，并有余量，并內(nèi)置預(yù)加重和均衡，可驅(qū)動6.375Gbps的50英寸FR-4背板。? 花小勇特別指出目前只有Altera提供即插即用的信號完整性，當PVT變化時，可以監(jiān)視并優(yōu)化接收均衡。Stratix IV的另

7、一大特色是提供大量經(jīng)過預(yù)驗證的復(fù)雜IP硬核模塊，包括X8、X4、X2、X1 PCI Express2.0規(guī)范兼容內(nèi)核，集成TL、DLL、PHY/MAC和收發(fā)器等，“這些硬核可以省下40k的邏輯單元，而且因為這些硬核不用編譯，所以可以不考慮時序限制?！彼赋?。? 花小勇指出Stratix IV也有最好的存儲器接口，實現(xiàn)了1067Mbps/533MHz的DDR3智能接口模塊，可以具有PVT自動校準功能。此外，Stratix? IV的動態(tài)片內(nèi)端接可以節(jié)省1瓦的功耗（72I/F），它還有豐富的存儲器帶寬支持416Gbps（333MHz）、463Gbps（400MHz）、556Gbps（533MHz）等

8、新一代應(yīng)用。? 除了有出色的DSP性能以及強大的嵌入式處理器，Stratix IV另一個重要特點是采用了優(yōu)化的機構(gòu)體系，其自適應(yīng)邏輯模塊（ALU）可以在更短時間完成邏輯操作。花小勇指出FPGA個更關(guān)注功效的概念，就是每瓦功率達到的最大性能，單方面追求性能最大化沒有實際意義，利用Altera的可編程功耗技術(shù)可以將非關(guān)鍵路徑的功耗降低，實現(xiàn)功效最大化。與同類級別的FPGA相比，Stratix IV不但性能出眾，而且功耗降低很多。?2、 Stratix IV低功耗技術(shù)解密? 那么，Stratix IV是如何實現(xiàn)高性能下的低功耗呢？郭晶指出Altera通過六大技術(shù)降低了FPGA的功耗，這六大技術(shù)是：&

9、#183; 使用高級工藝，并進行功耗優(yōu)化；· 可編程功耗和加速電路；· 降低供電電壓（Stratix IV的內(nèi)核電壓降低到0.9 V）；· 硬核知識產(chǎn)權(quán)(IP)；· 降低電感和電容(LC)的設(shè)計方法；· 封裝技術(shù)。? 而在功耗和性能優(yōu)化方面，實際是貫穿了從工藝到IC設(shè)計、IC開發(fā)、系統(tǒng)開發(fā)的整個流程。如下圖所示。在工藝技術(shù)方面的優(yōu)化，不是簡單地將65nm升級到40nm，實際上牽涉到更多技術(shù)，例如在工藝技術(shù)方面就采用了硅片攙雜、三次門氧化、電壓供電電平、金屬互聯(lián)等技術(shù)。? 實際上，在Stratix IV中，還采用了稱為應(yīng)變硅的工藝技術(shù)，它的好處是

10、電子和空穴移動能力提高了30%，泄漏功率不變，速度提高約30%。速度不變，Ioff降低約50倍！? 值得一提的是Stratix III中的可編程功耗技術(shù)仍應(yīng)用在Stratix IV中，它和Quartus II軟件 的PowerPlay功耗分析功能一起，可以大幅度降低FPGA的動態(tài)功耗和靜態(tài)功耗。可編程功耗技術(shù)不是將沒有使用的資源關(guān)斷。在具體實現(xiàn)中，Quartus軟件會決定哪些電路(晶體管)應(yīng)處在高速(HS)模式和低功耗(LP)模式。通過調(diào)整背向偏置電壓來改變閾值電壓，減小非關(guān)鍵時序通路上的晶體管泄漏 (提高閾值電壓)，從而在需要的地方降低功耗，提高性能。? 可編程功耗技術(shù)是內(nèi)置在Stratix

11、 III器件芯片中的體系結(jié)構(gòu)創(chuàng)新，當某些電路不需要高性能時，Quartus II軟件可以改變晶體管閾值電壓來控制功耗 (通過每一電路域的余量來確定)。這是除了關(guān)斷Stratix III FPGA中未使用資源(例如，時鐘樹)的另一方法。? “這是Altera獨有的技術(shù)，并獲得了專利。不需要用戶參與。由Quartus軟件在每個設(shè)計中自動完成?！被〞杂绿貏e指出。? 在設(shè)計中，所有未使用的邏輯也被設(shè)置為低功耗模式。通過使用低功耗邏輯，靜態(tài)功耗降低了70%。Quartus II根據(jù)用戶時序約束，將每個邏輯單元自動設(shè)置為高速或者低功耗模式。這沒有改變用戶的開發(fā)流程。? Stratix IV其他降低功耗的技

12、術(shù)有Stratix III中使用的動態(tài)片內(nèi)匹配(OCT)技術(shù)，其不同之處在于動態(tài)接通/關(guān)斷，這對通用總線接口特別有用，例如DDR等。在存儲器寫期間(FPGA輸出緩沖驅(qū)動存儲器芯片)，接通串聯(lián)電阻，匹配走線阻抗，關(guān)斷并行匹配終端，降低功耗。在存儲器讀期間(存儲器芯片驅(qū)動FPGA輸入緩沖)，可以匹配傳輸線。當緩沖在輸入和輸出之間切換時，Stratix IV自動完成這一過程，反之亦然。? 另外，Stratix IV采用了大量的硬核IP來降低功耗，而且不消耗設(shè)計中的編譯資源。? 不過，他指出，最有效降低功耗的還是Altera 的Hardcopy技術(shù)，它可以將布線功耗降低95%、邏輯減小80-90%、RAM減小35-65%！?Cyclone III FPGA和MAX II也有高性能與低功耗? 郭晶強調(diào)，Altera已經(jīng)全面將低功耗技術(shù)應(yīng)用到高中低所有器件系列上，在Cyclone III FPGA和MAX II上也同樣實現(xiàn)了高性能與低功耗。下圖就顯示了Altera在Cyclone III上采用的低功耗工藝技術(shù)。? 當然，在MAX II上也有類似的技