關(guān)于DSP時鐘電路的設計

1、關(guān)于dsp時鐘電路的設計時鐘的設計對于系統(tǒng)十分重要，這里結(jié)合一些網(wǎng)上的資料和個人的工作體味做一些介紹，不當之處請專家指正。時鐘電路設計原則：1、系統(tǒng)中要求多個不同頻率的時鐘信號時，首選可編程時鐘芯片，這樣有利于時鐘信號的同步;2、單一時鐘信號時，普通的應用建議挑選晶體時鐘電路;3、多個同頻時鐘信號時，可挑選有源的晶振奮為時鐘電路;4、盡量用法dsp片內(nèi)的pll，降低片外時鐘頻率，提高系統(tǒng)的穩(wěn)定性;5、c6000、c5510、c5409a、c5416、c5420、c5421和c5441等dsp片內(nèi)無振蕩電路，不能用晶體時鐘電路;6、vc5401、vc5402、vc5409和f281x等dsp時鐘

2、信號的電平為1.8v，建議采納晶體時鐘電路；時鐘電路主要用法無源晶體與有源晶振兩種設計方式。無源晶體與有源晶振的區(qū)分、應用范圍及使用：1、無源晶體無源晶體需要用dsp片內(nèi)的，在datasheet上有建議的銜接辦法。無源晶體沒有的問題，信號電平是可變的，也就是說是按照起振電路來打算的，同樣的晶體可以適用于多種電壓，可用于多種不同時鐘信號電壓要求的dsp，而且價格通常也較低，因此對于普通的應用假如條件許可建議用晶體，這尤其適合于產(chǎn)品線豐盛批量大的生產(chǎn)者。無源晶體相對于晶振而言其缺陷是信號質(zhì)量較差，通常需要精確匹配外圍電路（用于信號匹配的、等），更換不同頻率的晶體時周邊配置電路需要做相應的調(diào)節(jié)。建議

3、采納精度較高的石英晶體，盡可能不要采納精度低的陶瓷警惕。2、有源晶振有源晶振不需要dsp的內(nèi)部振蕩器，信號質(zhì)量好，比較穩(wěn)定，而且銜接方式相對容易（主要是做好電源濾波，通常用法一個電容和電感構(gòu)成的pi型濾波網(wǎng)絡，輸出端用一個小阻值的電阻過濾信號即可），不需要復雜的配置電路。有源晶振通常的使用：一腳懸空，二腳接地，三腳接輸出，四腳接電壓。相對于無源晶體，有源晶振的缺陷是其信號電平是固定的，需要挑選好合適輸出電平，靈便性較差，而且價格高。對于時序要求敏感的應用，個人認為還是有源的晶振好，由于可以選用比較精密的晶振，甚至是高檔的溫度補償晶振。有些dsp內(nèi)部沒有起振電路，只能用法有源的晶振，如ti的60

4、00系列等。有源晶振相比于無源晶體通常體積較大，但現(xiàn)在許多有源晶振是表貼的，體積和晶體相當，有的甚至比許多晶體還要小。幾點注重事項：1、需要倍頻的dsp需要配置好pll周邊配置電路，主要是隔離和濾波；2、20mhz以下的晶體晶振基本上都是基頻的器件，穩(wěn)定度好，20mhz以上的大多是諧波的（如3次諧波、5次諧波等等），穩(wěn)定度差，因此劇烈建議用法低頻的器件，究竟倍頻用的pll電路需要的周邊配置主要是電容、電阻、電感，其穩(wěn)定度和價格方面遠遠好于晶體晶振器件；3、時鐘信號走線長度盡可能短，線寬盡可能大，與其它印制線間距盡可能大，緊靠器件布局布線，須要時可以走內(nèi)層，以及用地線包圍；4、通過背板從外部引入

5、時鐘信號時有特別的設計要求，需要具體參考相關(guān)的資料。此外還要做一些解釋：總體來說晶振的穩(wěn)定度等方面好于晶體，尤其是精密測量等領(lǐng)域，絕大多數(shù)用的都是高檔的晶振，這樣就可以把各種補償技術(shù)集成在一起，削減了設計的復雜性。試想，假如采納晶體，然后自己設計波形整形、抗干擾、溫度補償，那樣的話設計的復雜性將是什么樣的呢？我們這里設計電路等對時鐘要求高的場合，就是采納高精度溫補晶振的，工業(yè)級的要好幾百元一個。特別領(lǐng)域的應用假如找不到合適的晶振，也就是說設計的復雜性超出了市場上成品晶振水平，就必需自己設計了，這種狀況下就要選用晶體了，不過這些晶體絕對不是市場上的一般晶體，而是特別的高端晶體，如紅寶石晶體等等。更高