基于圖像處理系統(tǒng)中SDRAM控制器的FPGA實現(xiàn)

1、基于圖像處理系統(tǒng)中SDRAM控制器的FPGA實現(xiàn)微計算機信息摘要：簡要介紹了SDRAM工作原理并認真研究了Altera提供的SDRAM控制器，根據(jù)實際系統(tǒng)使用需要加以修改簡化，設計了對修改后控制器進行操作的狀態(tài)機。采用全頁突發(fā)讀寫模式，每次讀/寫后自動刷新，省掉了傳統(tǒng)設計中的刷新計數(shù)控制邏輯。整個設計采用VHDL實現(xiàn)，已在實際系統(tǒng)中成功使用。廣告插播信息維庫最新熱賣芯片： AD974AN SN75473P PKF4928ASI MC74VHC74DTR2 2SK1167 LT1513IR SN75LV4737A BA6138 TC5565APL-12 MC100H6401、引言在實時視頻圖像處

2、理系統(tǒng)中，由于要對視頻圖像進行實時處理，而視頻數(shù)據(jù)流的數(shù)據(jù)量大，實時性要求高，所以需要高速大容量的存儲器作為圖像數(shù)據(jù)的緩存。SDRAM（Synchronous Dynamic RAM，同步動態(tài)隨機存取存儲器）相比于SRAM（Static RAM，靜態(tài)隨機存取存儲器）等存儲器具有容量大、速度快、體積小、價格低等優(yōu)點，因此成為圖像處理系統(tǒng)中常用的數(shù)據(jù)存儲器。但SDRAM的控制邏輯比較復雜，對時序要求也十分嚴格，所以需要設計專門的SDRAM控制器以完成和SDRAM芯片的接口。本文在對Altera提供的SDRAM控制器IP核適當修改的基礎上實現(xiàn)了對圖1的圖像處理系統(tǒng)中SDRAM的有效控制。在以上系統(tǒng)中

3、，Camera Link接口的相機送出的高速 LVDS視頻信號經(jīng) Channel Link接收芯片 DS90CR288接收轉(zhuǎn)化為 TTL電平后送給FPGA，再由通過 FPGA實現(xiàn)的 SDRAM控制器將有效像素數(shù)據(jù)寫入SDRAM。另外，通過 SDRAM將有效像素數(shù)據(jù)讀入 FPGA并實現(xiàn)對圖像的處理算法后送視頻編碼芯片 ADV7123進行 D/A轉(zhuǎn)換，顯示。2、SDRAM的工作特性本系統(tǒng)中用到的是Hynix公司的HY57V283220-7型號的SDRAM芯片，其容量為128Mbit（ 4 Banks x 1M x 32Bit），下面將以它為例簡要介紹SDRAM的主要工作特性。2.1主要管腳信號SD

4、RAM芯片的主要管腳信號有控制信號，地址信號，數(shù)據(jù)信號，且以上信號的輸入或輸出均與工作時鐘同步。控制信號主要有：片選信號（/CS），時鐘使能信號（CKE），輸入輸出使能信號（DQM0DQM3），讀寫控制命令字（/CAS、/RAS、/WE）。通過/CAS、/RAS、/WE的各種邏輯組合，可產(chǎn)生各種控制命令(見表1)。地址信號有：頁地址選擇信號（BA0、BA1），行、列地址選擇信號（A0A12）。通過分時復用決定地址是行地址還是列地址。在讀寫操作中，在地址線上依次給出頁地址、行地址、列地址，最終確定存儲單元地址。數(shù)據(jù)信號（DQ0DQ31），雙向數(shù)據(jù)信號，且有效與否受輸入輸出使能信號（DQM0DQM

5、3）控制。2.2 主要操作命令要正確地對SDRAM進行操作，需要輸入多種命令：包括模式寄存器設置、預充電、行激活、列讀寫、自動刷新、突發(fā)終止、空操作等命令。具體見下表。注：H表示高電平1，L表示低電平0，X表示電平為任意。2.3 模式寄存器的設置不同于其他的存儲器，在SDRAM芯片內(nèi)部還有一個邏輯控制單元，并且有一個模式寄存器為其提供控制參數(shù)，每次上電后都要先對這個控制邏輯核心進行初始化。初始化過程中關鍵的階段就是模式寄存器的設置。通過模式寄存器設置命令對模式寄存器進行編程，這組信息將會一直保存在模式寄存器中，直到他再次被編程或器件掉電為止；他規(guī)定了SDRAM的操作模式包括：突發(fā)長度（Burs

6、t Length）、突發(fā)類型（Burst Type）、CAS潛伏期（CAS Latency）、運行模式（Operate Mode）及寫突發(fā)模式（Write Burst）。具體格式如表2所示。具體設置值及其意義請參見有關資料和所使用SDRAM的芯片資料，這里不再詳述。3.SDRAM控制器的實現(xiàn)3.1 Altera發(fā)布的SDRAM控制器簡介Altera公司提供了對SDRAM進行控制的控制器，簡化了對SDRAM的控制。此設計的框圖如圖2所示。從圖2中可以看出，SDRAM控制器由4個模塊組成：SDRAM控制器模塊，控制接口模塊，命令模塊和數(shù)據(jù)通道模塊。SDRAM控制器模塊是頂層模塊，例化3個低等級模塊

7、，將其連成一個整體。控制接口模塊從外部接收命令和相關的存儲地址，同時對命令解碼后傳送給命令模塊，命令模塊從控制接口模塊接收命令和地址，生成合適的命令給SDRAM器件，數(shù)據(jù)通路模塊處理讀寫命令時的數(shù)據(jù)傳輸操作?？梢钥闯觯ㄟ^使用Altera的控制器，屏蔽了大部分復雜的時序，大大簡化了對SDRAM的控制。詳細的介紹請參看Altera發(fā)布的有關文檔。該控制器屬通用控制器，功能全面，支持突發(fā)長度為1，2，4，8的突發(fā)讀寫模式且讀寫后控制器內(nèi)部自動預充電，內(nèi)部自動刷新；也支持全頁突發(fā)讀寫模式但是讀寫后不自動預充電，不支持內(nèi)部自動刷新，需要通過CMD2:0發(fā)送預充電命令和刷新命令。由于在本文所涉及的系統(tǒng)中

8、，SDRAM用于圖像的緩存，希望每次讀寫能夠針對一行進行，所以采用全頁突發(fā)模式，根據(jù)需要簡化了控制器的邏輯，節(jié)約了資源。3.2 本系統(tǒng)對SDRAM控制的具體實現(xiàn)要想實現(xiàn)對SDRAM的高速讀寫僅僅有控制器是不夠的?？刂破鞯墓δ苁呛喕涌?，它并不直接提供對SDRAM進行讀寫的功能。要真正實現(xiàn)對SDRAM的讀寫，關鍵的技術(shù)在于如何設計合理高效的狀態(tài)機。下文將對本文所設計的狀態(tài)機做詳細介紹。本文的設計包括四個狀態(tài)機。一個主狀態(tài)機，一個初始化狀態(tài)機，一個讀狀態(tài)機，一個寫狀態(tài)機。）系統(tǒng)上電復位后首先進入初始化狀態(tài)機：先后發(fā)出的命令有 nop1->precharge->precharge_nop

9、->refresh1->refresh1_nop->refreh2->refresh2_nop-> load_mode->load_mode_nop->load_reg2->load_reg2_nop->load_reg1->load_reg1_nop->nop2（注：以上帶有nop的命令均指nop命令，下同），初始化完成后該狀態(tài)機的狀態(tài)就一直停留在nop2，它是一個獨立的狀態(tài)機，不需要特別的控制信號。）主狀態(tài)機用來控制讀寫狀態(tài)機的轉(zhuǎn)換（如圖）。其中read和write各代表一個狀態(tài)機。寫狀態(tài)機的工作過程如下：首先在FPGA里開

10、一個容量大小為一行的FIFO,當FIFO為讀空的時候相機輸出的每行有效像素數(shù)據(jù)進入FIFO，當該行數(shù)據(jù)全部進入FIFO且相機進入消隱后，開始執(zhí)行讀狀態(tài)機，讀空FIFO里的數(shù)據(jù)存入SDRAM里指定的位置，且讀空后發(fā)送一個突發(fā)停止命令，發(fā)送一個預充電命令，最后發(fā)送一個刷新命令以保持SDRAM的數(shù)據(jù)。需要注意的是，這里的precharge1經(jīng)控制器解碼后給SDRAM的是突發(fā)停止命令，precharge2解碼后得到的才是預充電命令。該狀態(tài)機先后發(fā)出的命令有nop1->write->write_nop->precharge1->precharge1_nop->precharge2->precharge2_nop->refresh->refresh_nop->nop2。讀狀態(tài)機與寫狀態(tài)機的操作類似，這里不再贅述。4.結(jié)論本設計針對系統(tǒng)的具體使用需要對Altera提供的SDR SDRAM控制器進行簡化修改，采用全頁突發(fā)讀寫模式，每次讀寫完后進行自動刷新，因此不需要設計專門的刷新計數(shù)器來控制刷新命令，進一步簡