詳細講解MOSFET管驅(qū)動電路

1、詳細講解MOSFE管驅(qū)動電路在使用MOSt設(shè)計開關(guān)電源或者馬達驅(qū)動電路的時候，大部分人都會考慮MOS勺導(dǎo)通電阻，最大電壓等，最大電流等，也有很多人僅僅考慮這些因素。這樣的電路也許是可以工作的，但并不是優(yōu) 秀的，作為正式的產(chǎn)品設(shè)計也是不允許的。下面是我對 MOSFE及 MOSFE驅(qū)動電路基礎(chǔ)的一點總結(jié)，其中參考了一些資料，非全部原創(chuàng)。 包括MOSt的介紹，特性，驅(qū)動以及應(yīng)用電路。1，MOSt種類和結(jié)構(gòu)MOSFETt是FET的一種（另一種是 JFET），可以被制造成增強型或耗盡型，P溝道或N溝道共4種類型，但實際應(yīng)用的只有增強型的N溝道MOSt和增強型的 P溝道MOSt，所以通常提到 NMOS或者

2、PMOS旨的就是這兩種。至于為什么不使用耗盡型的MOSt,不建議刨根問底。對于這兩種增強型 MOSt，比較常用的是 NMOS原因是導(dǎo)通電阻小，且容易制造。所以開關(guān)電源和 馬達驅(qū)動的應(yīng)用中，一般都用NMOS下面的介紹中，也多以 NMO助主。MOSt的三個管腳之間有寄生電容存在，這不是我們需要的，而是由于制造工藝限制產(chǎn)生的。寄生電 容的存在使得在設(shè)計或選擇驅(qū)動電路的時候要麻煩一些，但沒有辦法避免，后邊再詳細介紹。在MOSt原理圖上可以看到，漏極和源極之間有一個寄生二極管。這個叫體二極管，在驅(qū)動感性負載（如馬達），這個二極管很重要。順便說一句，體二極管只在單個的MOSt中存在，在集成電路芯片內(nèi)部通常

3、是沒有的。2，MOSt導(dǎo)通特性導(dǎo)通的意思是作為開關(guān)，相當(dāng)于開關(guān)閉合。NMOS勺特性，Vgs大于一定的值就會導(dǎo)通，適合用于源極接地時的情況（低端驅(qū)動），只要柵極電壓達到4V或10V就可以了。PMOS勺特性，Vgs小于一定的值就會導(dǎo)通，適合用于源極接VCC時的情況（高端驅(qū)動）。但是，雖然PMO呵以很方便地用作高端驅(qū)動，但由于導(dǎo)通電阻大，價格貴，替換種類少等原因，在高端驅(qū)動 中，通常還是使用 NMOS3，MOS開關(guān)管損失不管是NMO還是PMOS導(dǎo)通后都有導(dǎo)通電阻存在，這樣電流就會在這個電阻上消耗能量，這部分消耗的能量叫做導(dǎo)通損耗。選擇導(dǎo)通電阻小的MOSt會減小導(dǎo)通損耗?，F(xiàn)在的小功率MOST導(dǎo)通電阻一

4、般在幾十毫歐左右，幾毫歐的也有。MOS在導(dǎo)通和截止的時候，一定不是在瞬間完成的。MOS兩端的電壓有一個下降的過程，流過的電流有一個上升的過程，在這段時間內(nèi)，MOST的損失是電壓和電流的乘積，叫做開關(guān)損失。通常開關(guān)損失比導(dǎo)通損失大得多，而且開關(guān)頻率越快，損失也越大。導(dǎo)通瞬間電壓和電流的乘積很大，造成的損失也就很大?？s短開關(guān)時間，可以減小每次導(dǎo)通時的損 失；降低開關(guān)頻率，可以減小單位時間內(nèi)的開關(guān)次數(shù)。這兩種辦法都可以減小開關(guān)損失。4，MOST驅(qū)動跟雙極性晶體管相比，一般認為使 MOST導(dǎo)通不需要電流，只要 GS電壓高于一定的值，就可以了。這個很容易做到，但是，我們還需要速度。在MOS管的結(jié)構(gòu)中可以

5、看到，在GS GD之間存在寄生電容，而MOST的驅(qū)動，實際上就是對電容的充放電。對電容的充電需要一個電流，因為對電容充電瞬間可以把電容看成短路，所以瞬間電流會 比較大。選擇/設(shè)計MOS管驅(qū)動時第一要注意的是可提供瞬間短路電流的大小。第二注意的是，普遍用于高端驅(qū)動的NMOS導(dǎo)通時需要是柵極電壓大于源極電壓。而高端驅(qū)動的MOS管導(dǎo)通時源極電壓與漏極電壓(VCQ相同，所以這時柵極電壓要比VCC大4V或10V。如果在同一個系統(tǒng)里，要得到比 VCC大的電壓，就要專門的升壓電路了。很多馬達驅(qū)動器都集成了電荷泵，要注意的是應(yīng)該選擇合適的外接電容，以得到足夠的短路電流去驅(qū)動MOST。上邊說的4V或10V是常用

6、的MOS管的導(dǎo)通電壓，設(shè)計時當(dāng)然需要有一定的余量。而且電壓越高，導(dǎo)通速度越快，導(dǎo)通電阻也越小?，F(xiàn)在也有導(dǎo)通電壓更小的MOS管用在不同的領(lǐng)域里，但在12V汽車電子系統(tǒng)里，一般4V導(dǎo)通就夠用了。MOS管的驅(qū)動電路及其損失，可以參考Microchip 公司的AN799 Matchi ng MOSFET Drivers toMOSFETs講述得很詳細，所以不打算多寫了。5，MOS管應(yīng)用電路MOS管最顯著的特性是開關(guān)特性好，所以被廣泛應(yīng)用在需要電子開關(guān)的電路中，常見的如開關(guān)電源和 馬達驅(qū)動，也有照明調(diào)光?，F(xiàn)在的MOS驅(qū)動，有幾個特別的需求，1, 低壓應(yīng)用當(dāng)使用5V電源，這時候如果使用傳統(tǒng)的圖騰柱結(jié)構(gòu)，由

7、于三極管的be有左右的壓降，導(dǎo)致實際最終加在gate上的電壓只有。這時候，我們選用標稱gate電壓的MOS管就存在一定的風(fēng)險。同樣的問題也發(fā)生在使用 3V或者其他低壓電源的場合。2, 寬電壓應(yīng)用輸入電壓并不是一個固定值，它會隨著時間或者其他因素而變動。這個變動導(dǎo)致PWM電路提供給MOS管的驅(qū)動電壓是不穩(wěn)定的。為了讓MOS管在高gate電壓下安全，很多 MOS管內(nèi)置了穩(wěn)壓管強行限制gate電壓的幅值。在這種情況下，當(dāng)提供的驅(qū)動電壓超過穩(wěn)壓管的電壓，就會引起較大的靜態(tài)功耗。同時，如果簡單的用電阻分壓的原理降低gate電壓，就會岀現(xiàn)輸入電壓比較高的時候，MOS管工作良好，而輸入電壓降低的時候gate

8、電壓不足，引起導(dǎo)通不夠徹底，從而增加功耗。3, 雙電壓應(yīng)用在一些控制電路中，邏輯部分使用典型的5V或者數(shù)字電壓，而功率部分使用12V甚至更高的電壓。兩個電壓采用共地方式連接。這就提岀一個要求，需要使用一個電路，讓低壓側(cè)能夠有效的控制高壓側(cè)的MOS管，同時高壓側(cè)的MOS管也同樣會面對1和2中提到的問題。在這三種情況下，圖騰柱結(jié)構(gòu)無法滿足輸岀要求，而很多現(xiàn)成的MOS驅(qū)動IC，似乎也沒有包含gate電壓限制的結(jié)構(gòu)。于是我設(shè)計了一個相對通用的電路來滿足這三種需求。電路圖如下：圖1用于NMOS勺驅(qū)動電路VIQ1通。cjat.p-PMrj?G卜ID圖2用于PMOS勺驅(qū)動電路這里我只針對NMOS區(qū)動電路做一

9、個簡單分析：和Vh分別是低端和高端的電源，兩個電壓可以是相同的，但是和Q2組成了一個反置的圖騰柱，用來實現(xiàn)隔離，同時確保兩只驅(qū)動管VI不應(yīng)該超過Vh。Q3和 Q4不會同時導(dǎo)R2和R3提供了 aPWM電壓基準，通過改變這個基準，可以讓電路工作在PWM言號波形比較陡直的位置。Q3降，這個壓降通常只有左右，大大低于的R5和R6是反饋電阻，用于對 gate電壓進行采樣，采樣后的電壓通過一個強烈的負反饋，從而把 gate電壓限制在一個有限的數(shù)值。這個數(shù)值可以通過和Q4用來提供驅(qū)動電流，由于導(dǎo)通的時候,Vce。Q3和Q4相對Vh和GND最低都只有一個 Vce的壓Q5對Q1和 Q2的基極產(chǎn)生R5和R6來調(diào)節(jié)

10、。最后，R1提供了對Q3和 Q4的基極電流限制，R4提供了對MOS管的gate電流限制，也就是 Q3和Q4的Ice的限制。必要的時候可以在R4上面并聯(lián)加速電容。這個電路提供了如下的特性：MOS管。gate電壓需求的MOS管。，用低端電壓和 PWM區(qū)動高端，用小幅度的 PWMW號驅(qū)動高，gate電壓的峰值限制，輸入和輸出的電流限制，通過使用合適的電阻，可以達到很低的功耗。，PWMW號反相。NMOS并不需要這個特性，可以通過前置一個反相器來解決。在設(shè)計便攜式設(shè)備和無線產(chǎn)品時，提高產(chǎn)品性能、延長電池工作時間是設(shè)計人員需要面對的 兩個問題。DC-DC轉(zhuǎn)換器具有效率高、輸岀電流大、靜態(tài)電流小等優(yōu)點，非常

11、適用于為便攜式設(shè)備供 電。目前DC-DC轉(zhuǎn)換器設(shè)計技術(shù)發(fā)展主要趨勢有：（1）高頻化技術(shù)：隨著開關(guān)頻率的提高，開關(guān)變換器的體積也隨之減小，功率密度也得到大幅提升，動態(tài)響應(yīng)得到改善。小功率DC-DC轉(zhuǎn)換器的開關(guān)頻率將上升到兆赫級。（2）低輸出電壓技術(shù)：隨著半導(dǎo)體制造技術(shù)的不斷發(fā)展，微處理器和便攜 式電子設(shè)備的工作電壓越來越低，這就要求未來的DC-DC變換器能夠提供低輸岀電壓以適應(yīng)微處理器和便攜式電子設(shè)備的要求。這些技術(shù)的發(fā)展對電源芯片電路的設(shè)計提出了更高的要求。首先，隨著開關(guān)頻率的不斷提 高，對于開關(guān)元件的性能提岀了很高的要求，同時必須具有相應(yīng)的開關(guān)元件驅(qū)動電路以保證開關(guān)元 件在高達兆赫級的開關(guān)頻

12、率下正常工作。其次，對于電池供電的便攜式電子設(shè)備來說，電路的工作 電壓低（以鋰電池為例，工作電壓），因此，電源芯片的工作電壓較低。MOS 管具有很低的導(dǎo)通電阻，消耗能量較低，在目前流行的高效DC DC芯片中多采用 MOSt作為功率開關(guān)。但是由于MOS管的寄生電容大，一般情況下NMOSf關(guān)管的柵極電容高達幾十皮法。這對于設(shè)計高工作頻率DC- DC轉(zhuǎn)換器開關(guān)管驅(qū)動電路的設(shè)計提岀了更高的要求。在低電壓ULSI設(shè)計中有多種CMOS BiCMOS采用自舉升壓結(jié)構(gòu)的邏輯電路和作為大容性負載的 驅(qū)動電路。這些電路能夠在低于1V電壓供電條件下正常工作，并且能夠在負載電容 12pF的條件下工作頻率能夠達到幾十兆

13、甚至上百兆赫茲。本文正是采用了自舉升壓電路，設(shè)計了一種具有大負載 電容驅(qū)動能力的，適合于低電壓、高開關(guān)頻率升壓型DC- DC轉(zhuǎn)換器的驅(qū)動電路。電路基于SamsungAHP615BiCMOSX藝設(shè)計并經(jīng)過 Hspice仿真驗證，在供電電壓，負載電容為60pF時，工作頻率能夠達到5MHz以上。自舉升壓電路自舉升壓電路的原理圖如圖1所示。所謂的自舉升壓原理就是，在輸入端IN輸入一個方波信號，利用電容 Cboot將A點電壓抬升至高于 VDD的電平，這樣就可以在B端輸岀一個與輸入信號反相，且高電平高于 VDD的方波信號。具體工作原理如下。|¥| 1自舉升用電路阮理陽當(dāng)VIN為高電平時，NMOS

14、f N1導(dǎo)通，PMOSt P1截止，C點電位為低電平。同時 N2導(dǎo)通，P2 的柵極電位為低電平，則 P2導(dǎo)通。這就使得此時 A點電位約為 VDD電容Cboot兩端電壓UC-VDD 由于N3導(dǎo)通，P4截止，所以B點的電位為低電平。這段時間稱為預(yù)充電周期。當(dāng)VIN變?yōu)榈碗娖綍r，NMOSt N1截止，PMOSf P1導(dǎo)通，C點電位為高電平，約為 VDD同時 N2、N3截止，P3導(dǎo)通。這使得 P2的柵極電位升高，P2截止。此時 A點電位等于 C點電位加上電容 Cboot兩端電壓，約為2VDD而且P4導(dǎo)通，因此B點輸岀高電平，且高于 VDD這段時間稱為自舉升 壓周期。圖2輸入端IN電位與A. B兩點電位

15、關(guān)系實際上，B點電位與負載電容和電容 Cboot的大小有關(guān)，可以根據(jù)設(shè)計需要調(diào)整。具體關(guān)系將 在介紹電路具體設(shè)計時詳細討論。在圖 2中給岀了輸入端IN電位與A、B兩點電位關(guān)系的示意圖。 驅(qū)動電路結(jié)構(gòu)圖3中給岀了驅(qū)動電路的電路圖。驅(qū)動電路采用Totem輸岀結(jié)構(gòu)設(shè)計，上拉驅(qū)動管為 NMOStN4、晶體管Q1和PMOS管 P5。下拉驅(qū)動管為 NMOS管N5。圖中CL為負載電容，Cpar為B點的寄生電 容。虛線框內(nèi)的電路為自舉升壓電路。FlN3 ；Tgnd；巴our圖3驅(qū)動電路原理圏本驅(qū)動電路的設(shè)計思想是，利用自舉升壓結(jié)構(gòu)將上拉驅(qū)動管N4的柵極（B點）電位抬升，使得UB>VDD+VTH貝0 NM

16、OS管 N4工作在線性區(qū)，使得 VDSN4大大減小，最終可以實現(xiàn)驅(qū)動輸岀高電平達 到VDD而在輸岀低電平時，下拉驅(qū)動管本身就工作在線性區(qū)，可以保證輸岀低電平位GND因此無需增加自舉電路也能達到設(shè)計要求?？紤]到此驅(qū)動電路應(yīng)用于升壓型DC- DC轉(zhuǎn)換器的開關(guān)管驅(qū)動，負載電容CL很大，一般能達到幾十皮法，還需要進一步增加輸岀電流能力，因此增加了晶體管Q1作為上拉驅(qū)動管。這樣在輸入端由高電平變?yōu)榈碗娖綍r，Q1導(dǎo)通，由N4、Q侗時提供電流， OUT端電位迅速上升，當(dāng) OUT端電位上升到VDD- VBE時，Q1截止，N4繼續(xù)提供電流對負載電容充電，直到OUT端電壓達到 VDDtunc一 1 0L_I

17、87;_iii_ti_jiIia_ii_ij_ii_ii_I_ii-610.0H615.620,0rIIItinie1TraRespond? (a)丁怕Wiicnr只亡即旳就(b)圖4驅(qū)動電路傳輸特性瞬態(tài)響應(yīng)在OUT端為高電平期間，A點電位會由于電容 Cboot上的電荷泄漏等原因而下降。這會使得點電位下降，N4的導(dǎo)通性下降。同時由于同樣的原因，OUT端電位也會有所下降，使輸岀高電平不能保持在VDD為了防止這種現(xiàn)象的岀現(xiàn)，又增加了PMOS管 P5作為上拉驅(qū)動管，用來補充OUT端CL的泄漏電荷，維持 OUT端在整個導(dǎo)通周期內(nèi)為高電平。驅(qū)動電路的傳輸特性瞬態(tài)響應(yīng)在圖4中給岀。其中(a)為上升沿瞬態(tài)響

18、應(yīng)，(b)為下降沿瞬態(tài)響應(yīng)。從圖4中可以看岀，驅(qū)動電路上升沿明顯分為了三個部分，分別對應(yīng)三個上拉驅(qū)動管起主導(dǎo) 作用的時期。1階段為Q1、N4共同作用，輸岀電壓迅速抬升，2階段為N4起主導(dǎo)作，使輸岀電平達到VDD 3階段為P5起主導(dǎo)作用，維持輸岀高電平為VDD而且還可以縮短上升時間，下降時間滿足工作頻率在兆赫茲級以上的要求。需要注意的問題及仿真結(jié)果電容Cboot的大小的確定Cboot的最小值可以按照以下方法確定。在預(yù)充電周期內(nèi)，電容Cboot上的電荷為VDDCboot。在A點的寄生電容(計為CA)上的電荷為 VDDCA因此在預(yù)充電周期內(nèi)，A點的總電荷為Q_A1=V_DDC_boot+V_DDC_

19、A(1)B點電位為 GND因此在B點的寄生電容 Cpar上的電荷為0。在自舉升壓周期，為了使OUT端電壓達到 VDD B點電位最低為 VB= VDD+Vthn。因此在B點的寄生電容Cpar上的電荷為Q_B=(V_DD+V_th n)Cpar(2)忽略MOS管P4源漏兩端壓降，此時 Cboot上的電荷為 VthnCboot ，A點寄生電容 CA的電荷為(VDD+Vthn) CA A點的總電荷為QA2=V_thnC_BOOT+(V_DD+V_thn)C_A( 3)同時根據(jù)電荷守恒又有Q_B=Q_A-Q_A2(4)綜合式(1)(4)可得C_boot=fracV_DD+V_th nv_DD-v_th

20、nCpa 葉fracv_th nv_DD-v_th nC_A= fracV_Bv_DD-v_th nCpa 葉fracV_th nv_DD-v_th nC_A(5)從式(5)中可以看岀，Cboot隨輸入電壓變小而變大，并且隨 B點電壓VB變大而變大。而 B 點電壓直接影響 N4的導(dǎo)通電阻，也就影響驅(qū)動電路的上升時間。因此在實際設(shè)計時，Cboot的取值要大于式(5)的計算結(jié)果，這樣可以提高B點電壓，降低 N4導(dǎo)通電阻，減小驅(qū)動電路的上升時間。P2、P4的尺寸問題將公式(5)重新整理后得：V_B=(V_DD-V_th n)fracC_bootCpar-V_th nfracC_ACpar(6)從式(6)中可以看岀在自舉升壓周期內(nèi)，A、B兩點的寄生電容使得B點電位降低。在實際設(shè)計時為了得到合適的B點電位，除了增加 Cboot大小外，要盡量減小A、B兩點的寄生電容。在設(shè)計時，預(yù)充電PMOSf P2的尺寸盡可能的取小，以減小寄生電容CA而對于B點的寄生電容 Cpar來說，主要是上拉驅(qū)動管N4的柵極寄生電容，MOS管P4、N3的源漏極寄生電容只占一小部分。我們在前面的分析中忽略了P4的源漏電壓，因此設(shè)計時就要盡量的加大P4的寬長比，使其在自舉升壓周期內(nèi)的源漏電壓很小可以忽略。但是P4的尺寸以不能太大，要保證P4的源極寄生電容遠遠小于上拉驅(qū)動管N4的柵極寄生電容。