組合邏輯電路精選幻燈片

1、1.二進(jìn)制、二進(jìn)制與十進(jìn)制的相互轉(zhuǎn)換邏輯代數(shù)的公式與定理、邏輯函數(shù)化簡(jiǎn)邏輯門電路的邏輯符號(hào)及邏輯功能組合電路的分析方法和設(shè)計(jì)方法典型組合邏輯電路的功能2xx3xx10.1.1 數(shù)字信號(hào)與數(shù)字電路數(shù)字信號(hào)與數(shù)字電路模擬信號(hào)：在時(shí)間上和數(shù)值上連續(xù)的信號(hào)。數(shù)字信號(hào)：在時(shí)間上和數(shù)值上不連續(xù)的（即離散的）信號(hào)。uu模擬信號(hào)波形數(shù)字信號(hào)波形tt對(duì)模擬信號(hào)進(jìn)行傳輸、處理的電子線路稱為模擬電路。對(duì)數(shù)字信號(hào)進(jìn)行傳輸、處理的電子線路稱為數(shù)字電路。4xx（1）工作信號(hào)是二進(jìn)制的數(shù)字信號(hào)，在時(shí)間上和數(shù)值上是離散的（不連續(xù)），反映在電路上就是低電平和高電平兩種狀態(tài)（即0和1兩個(gè)邏輯值）。（2）在數(shù)字電路中，研究的主要問

2、題是電路的邏輯功能，即輸入信號(hào)的狀態(tài)和輸出信號(hào)的狀態(tài)之間的邏輯關(guān)系。 （3）對(duì)組成數(shù)字電路的元器件的精度要求不高，只要在工作時(shí)能夠可靠地區(qū)分0和1兩種狀態(tài)即可。5xx（1）進(jìn)位制：表示數(shù)時(shí)，僅用一位數(shù)碼往往不夠用，必須用進(jìn)位計(jì)數(shù)的方法組成多位數(shù)碼。多位數(shù)碼每一位的構(gòu)成以及從低位到高位的進(jìn)位規(guī)則稱為進(jìn)位計(jì)數(shù)制，簡(jiǎn)稱進(jìn)位制。10.1.2 數(shù)制與編碼數(shù)制與編碼（2）基 數(shù)：進(jìn)位制的基數(shù)，就是在該進(jìn)位制中可能用到的數(shù)碼個(gè)數(shù)。（3） 位 權(quán)（位的權(quán)數(shù)）：在某一進(jìn)位制的數(shù)中，每一位的大小都對(duì)應(yīng)著該位上的數(shù)碼乘上一個(gè)固定的數(shù)，這個(gè)固定的數(shù)就是這一位的權(quán)數(shù)。權(quán)數(shù)是一個(gè)冪。1、數(shù)制、數(shù)制6xx數(shù)碼為：09；基數(shù)

3、是10。運(yùn)算規(guī)律：逢十進(jìn)一，即：9110。十進(jìn)制數(shù)的權(quán)展開式：(1)、十進(jìn)制、十進(jìn)制103、102、101、100稱為十進(jìn)制的權(quán)。各數(shù)位的權(quán)是10的冪。同樣的數(shù)碼在不同的數(shù)位上代表的數(shù)值不同。任意一個(gè)十進(jìn)制數(shù)都可以表示為各個(gè)數(shù)位上的數(shù)碼與其對(duì)應(yīng)的權(quán)的乘積之和，稱權(quán)展開式。即：(5555)105103 510251015100又如：(209.04)10 2102 0101910001014 1027xx(2)、二進(jìn)制、二進(jìn)制數(shù)碼為：0、1；基數(shù)是2。運(yùn)算規(guī)律：逢二進(jìn)一，即：1110。二進(jìn)制數(shù)的權(quán)展開式：如：(101.01)2 122 0211200211 22 (5.25)10加法規(guī)則：0+0=

4、0，0+1=1，1+0=1，1+1=10乘法規(guī)則：0.0=0， 0.1=0 ，1.0=0，1.1=1運(yùn)算運(yùn)算規(guī)則規(guī)則各數(shù)位的權(quán)是的冪各數(shù)位的權(quán)是的冪二進(jìn)制數(shù)只有0和1兩個(gè)數(shù)碼，它的每一位都可以用電子元件來實(shí)現(xiàn)，且運(yùn)算規(guī)則簡(jiǎn)單，相應(yīng)的運(yùn)算電路也容易實(shí)現(xiàn)。8xx數(shù)碼為：07；基數(shù)是8。運(yùn)算規(guī)律：逢八進(jìn)一，即：7110。八進(jìn)制數(shù)的權(quán)展開式：如：(207.04)10 282 0817800814 82 (135.0625)10(3)、八進(jìn)制、八進(jìn)制(4)、十六進(jìn)制、十六進(jìn)制數(shù)碼為：09、AF；基數(shù)是16。運(yùn)算規(guī)律：逢十六進(jìn)一，即：F110。十六進(jìn)制數(shù)的權(quán)展開式：如：(D8.A)2 13161 8160

5、10 161(216.625)10各數(shù)位的權(quán)是各數(shù)位的權(quán)是8的冪的冪各數(shù)位的權(quán)是各數(shù)位的權(quán)是16的冪的冪9xx結(jié)論結(jié)論一般地，N進(jìn)制需要用到N個(gè)數(shù)碼，基數(shù)是N；運(yùn)算規(guī)律為逢N進(jìn)一。如果一個(gè)N進(jìn)制數(shù)M包含位整數(shù)和位小數(shù)，即 (an-1 an-2 a1 a0 a1 a2 am)2則該數(shù)的權(quán)展開式為：(M)2 an-1Nn-1 an-2 Nn-2 a1N1 a0 N0a1 N-1a2 N-2 amN-m 由權(quán)展開式很容易將一個(gè)N進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)。10 xx 幾幾種種進(jìn)進(jìn)制制數(shù)數(shù)之之間間的的對(duì)對(duì)應(yīng)應(yīng)關(guān)關(guān)系系十進(jìn)制數(shù)二進(jìn)制數(shù)八進(jìn)制數(shù)十六進(jìn)制數(shù)01234567891011121314150000000

6、1001000110100010101100111100010011010101111001101111011110123456710111213141516170123456789ABCDEF11xx數(shù)制轉(zhuǎn)換數(shù)制轉(zhuǎn)換（1）二進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制數(shù)： 將二進(jìn)制數(shù)由小數(shù)點(diǎn)開始，整數(shù)部分向左，小數(shù)部分向右，每3位分成一組，不夠3位補(bǔ)零，則每組二進(jìn)制數(shù)便是一位八進(jìn)制數(shù)。將N進(jìn)制數(shù)按權(quán)展開，即可以轉(zhuǎn)換為十進(jìn)制數(shù)。(1)、二進(jìn)制數(shù)與八進(jìn)制數(shù)的相互轉(zhuǎn)換、二進(jìn)制數(shù)與八進(jìn)制數(shù)的相互轉(zhuǎn)換1 1 0 1 0 1 0 . 0 10 00 (152.2)8（2）八進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)：將每位八進(jìn)制數(shù)用3位二進(jìn)制數(shù)表示。

7、= 011 111 100 . 010 110(374.26)812xx(2)、二進(jìn)制數(shù)與十六進(jìn)制數(shù)的相互轉(zhuǎn)換、二進(jìn)制數(shù)與十六進(jìn)制數(shù)的相互轉(zhuǎn)換1 1 1 0 1 0 1 0 0 . 0 1 10 0 00 (1D4.6)16= 1010 1111 0100 . 0111 0110(AF4.76)16 二進(jìn)制數(shù)與十六進(jìn)制數(shù)的相互轉(zhuǎn)換，按照每4位二進(jìn)制數(shù)對(duì)應(yīng)于一位十六進(jìn)制數(shù)進(jìn)行轉(zhuǎn)換。(3)、十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)、十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)采用的方法 ：將整數(shù)部分和小數(shù)部分分別進(jìn)行轉(zhuǎn)換。 整數(shù)部分采用基數(shù)連除法，小數(shù)部分 采用基數(shù)連乘法。轉(zhuǎn)換后再合并。13xx 2 44 余數(shù) 低位 2 22 0=K0

8、 2 11 0=K1 2 5 1=K2 2 2 1=K3 2 1 0=K4 0 1=K5 高位 0.375 2 整數(shù) 高位 0.750 0=K1 0.750 2 1.500 1=K2 0.500 2 1.000 1=K3 低位整數(shù)部分采用基數(shù)連除法，先得到的余數(shù)為低位，后得到的余數(shù)為高位。小數(shù)部分采用基數(shù)連乘法，先得到的整數(shù)為高位，后得到的整數(shù)為低位。所以：(44.375)10(101100.011)2采用基數(shù)連除、連乘法，可將十進(jìn)制數(shù)轉(zhuǎn)換為任意的N進(jìn)制數(shù)。14xx 用一定位數(shù)的二進(jìn)制數(shù)來表示十進(jìn)制數(shù)碼、字母、符號(hào)等信息稱為編碼。 用以表示十進(jìn)制數(shù)碼、字母、符號(hào)等信息的一定位數(shù)的二進(jìn)制數(shù)稱為代

9、碼。 數(shù)字系統(tǒng)只能識(shí)別0和1，怎樣才能表示更多的數(shù)碼、符號(hào)、字母呢？用編碼可以解決此問題。 二-十進(jìn)制代碼：用4位二進(jìn)制數(shù)b3b2b1b0來表示十進(jìn)制數(shù)中的 0 9 十個(gè)數(shù)碼。簡(jiǎn)稱BCD碼。 2421碼的權(quán)值依次為2、4、2、1；余3碼由8421碼加0011得到；格雷碼是一種循環(huán)碼，其特點(diǎn)是任何相鄰的兩個(gè)碼字，僅有一位代碼不同，其它位相同。 用四位自然二進(jìn)制碼中的前十個(gè)碼字來表示十進(jìn)制數(shù)碼，因各位的權(quán)值依次為8、4、2、1，故稱8421 BCD碼。2、編碼、編碼15xx常常用用B BC CD D碼碼十進(jìn)制數(shù) 8421碼 余3碼 格雷碼 2421碼5421碼0123456789000000010

10、01000110100010101100111100010010011010001010110011110001001101010111100000000010011001001100111010101001100110100000001001000110100101111001101111011110000000100100011010010001001101010111100權(quán)84212421542116xx獲得高、低電平的基本方法：利用半導(dǎo)體開關(guān)元件的導(dǎo)通、截止（即開、關(guān)）兩種工作狀態(tài)。邏輯0和1： 電子電路中用高、低電平來表示。邏輯門電路：用以實(shí)現(xiàn)基本和常用邏輯運(yùn)算的電子電路。簡(jiǎn)稱門電

11、路?；竞统Ｓ瞄T電路有與門、或門、非門（反相器）、與非門、或非門、與或非門和異或門等。17xx10.2.1 基本邏輯關(guān)系及其門電路基本邏輯關(guān)系及其門電路1 1、與邏輯和與門電路與邏輯和與門電路當(dāng)決定某事件的全部條件同時(shí)具備時(shí)，結(jié)果才會(huì)發(fā)生，這種因果關(guān)系叫做與邏輯。實(shí)現(xiàn)與邏輯關(guān)系的電路稱為與門。18xx+UCC(+5V) R F D1A D2B3V0VABF &uA uBuFD1 D20V 0V0V 3V3V 0V3V 3V0V0V0V3V導(dǎo)通 導(dǎo)通導(dǎo)通 截止截止 導(dǎo)通截止 截止A BF0 00 11 01 1000119xx邏輯與（邏輯乘）的運(yùn)算規(guī)則為：111 001 010 000ABCF與

12、門的輸入端可以有多個(gè)。下圖為一個(gè)三輸入與門電路的輸入信號(hào)A、B、C和輸出信號(hào)F的波形圖。20 xx2 2、或邏輯和或門電路或邏輯和或門電路在決定某事件的條件中，只要任一條件具備，事件就會(huì)發(fā)生，這種因果關(guān)系叫做或邏輯。實(shí)現(xiàn)或邏輯關(guān)系的電路稱為或門。21xxA D1B D2 3V 0V FRABF 1uA uBuFD1 D20V 0V0V 3V3V 0V3V 3V0V3V3V3V截止 截止截止 導(dǎo)通導(dǎo)通 截止導(dǎo)通 導(dǎo)通A BF0 00 11 01 10111F=A+B22xx邏輯或（邏輯加）的運(yùn)算規(guī)則為：111 001 010 000或門的輸入端也可以有多個(gè)。下圖為一個(gè)三輸入或門電路的輸入信號(hào)A、

13、B、C和輸出信號(hào)F的波形圖。ABCF23xx3 3、非邏輯和非門電路非邏輯和非門電路決定某事件的條件只有一個(gè)，當(dāng)條件出現(xiàn)時(shí)事件不發(fā)生，而條件不出現(xiàn)時(shí)，事件發(fā)生，這種因果關(guān)系叫做非邏輯。實(shí)現(xiàn)非邏輯關(guān)系的電路稱為非門，也稱反相器。A+3V F電路圖1邏輯符號(hào)AFRCRBAF0110AF 輸入A為高電平1(3V)時(shí)，三極管飽和導(dǎo)通，輸出F為低電平0（0V)；輸入A為低電平0(0V)時(shí)，三極管截止，輸出F為高電平1（3V)。邏輯非（邏輯反）的運(yùn)算規(guī)則為：01 1024xx4 4、復(fù)合門電路復(fù)合門電路將與門、或門、非門組合起來，可以構(gòu)成多種復(fù)合門電路。AB&F(b) 邏輯符號(hào)ABF&1(a) 與非門的構(gòu)

14、成ABF 由與門和非門構(gòu)成與非門。（1 1）與非門與非門A BF0 00 11 01 1111025xxAB1F(b) 邏輯符號(hào)ABF11(a) 或非門的構(gòu)成由或門和非門構(gòu)成或非門。BAF（2 2）或）或非門非門A BF0 00 11 01 1100026xxV4 +UCC(+5V) b1 A BR13kV3V2V1F R4100+UCC(+5V)V5 A BTTL與非門電路V1的等效電路D3c1R13kR2750R3360R53kD1D210.2.2 集成門電路集成門電路1 1、TTL與非門與非門27xx輸入信號(hào)不全為1：如uA=0.3V， uB=3.6V R4100V4 A BR13kV3

15、V2V1F+VCC(+5V)V5R2750R3360R53k0.7V0.7V+-3.6V0.3V1V則uB1=0.3+0.7=1V，V2、V5截止，V3、V4導(dǎo)通忽略iB3，輸出端的電位為：輸出F為高電平1。uF50.70.73.6V28xxV4ABR13kV3V2V1FR4100+VCC(+5V)V5R2750 R3360 R53k0.7V0.7V+-+-0.3V+-0.3V3.6V3.6V輸入信號(hào)全為1：如uA=uB=3.6V2.1V則uB1=2.1V，V2、V5導(dǎo)通，V3、V4截止輸出端的電位為： uF=UCES0.3V輸出F為低電平0。29xxBAFuA uBuF0.3V 0.3V0.

16、3V 3.6V3.6V 0.3V3.6V 3.6V3.6V3.6V3.6V0.3VA BF0 00 11 01 11110功能表功能表真值表真值表邏輯表達(dá)式：邏輯表達(dá)式：30 xx(b) 74LS20 的引腳排列圖 & 1 2 3 4 5 6 7 14 13 12 11 10 9 8電源地(a) 74LS00 的引腳排列圖 電源 1 2 3 4 5 6 7& 14 13 12 11 10 9 8地內(nèi)含4個(gè)兩輸入端的與非門，電源線及地線公用。內(nèi)含兩個(gè)4輸入端的與非門，電源線及地線公用。31xx2 2、CMOS門電路門電路uA+UDD+10VVPVN+UDD+10V+UDD+10VSSRONPRO

17、NN10V0V(a) 電路(b) VN截止、VP導(dǎo)通 (c) VN導(dǎo)通、VP截止uFuFFY（1）uA0V時(shí)，VN截止，VP導(dǎo)通。輸出電壓uFVDD10V。（2）uA10V時(shí)，VN導(dǎo)通，VP截止。輸出電壓uF0V。AF CMOS非門32xxCMOS與非門BF+UDDAVP1VN1VN2VP2BAFA、B當(dāng)中有一個(gè)或全為低電平0時(shí)，VN1、VN2中有一個(gè)或全部截止，VP1、VP2中有一個(gè)或全部導(dǎo)通，輸出F為高電平1。只有當(dāng)輸入A、B全為高電平1時(shí)，VN1和VN2才會(huì)都導(dǎo)通，VP1和VP2才會(huì)都截止，輸出F才會(huì)為低電平0。33xxBF+UDDAVN1VP2VN2VP1CMOS或非門BAF只要輸入A

18、、B當(dāng)中有一個(gè)或全為高電平1，VP1、VP2中有一個(gè)或全部截止，VN1、VN2中有一個(gè)或全部導(dǎo)通，輸出F為低電平0。只有當(dāng)A、B全為低電平0時(shí)，VP1和VP2才會(huì)都導(dǎo)通，VN1和VN2才會(huì)都截止，輸出F才會(huì)為高電平1。34xx將門電路按照一定的規(guī)律連接起來，可以組成具有各種邏輯功能的邏輯電路。分析和設(shè)計(jì)邏輯電路的數(shù)學(xué)工具是邏輯代數(shù)（又叫布爾代數(shù)或開關(guān)代數(shù)）。邏輯代數(shù)具有3種基本運(yùn)算：與運(yùn)算（邏輯乘）、或運(yùn)算（邏輯加）和非運(yùn)算（邏輯非）。35xx10.3.1 邏輯代數(shù)的公式和定理邏輯代數(shù)的公式和定理與運(yùn)算：111 001 010 000（2）基本運(yùn)算或運(yùn)算：111 101 110 000非 運(yùn)

19、算 ：10 01（1）常量之間的關(guān)系與運(yùn)算：0 1 00AA AAAAAA或運(yùn)算：1 11 0AA AAAAAA非運(yùn)算：AA 分別令分別令A(yù)=0及及A=1代入這些公式，即代入這些公式，即可證明它們的正確性?？勺C明它們的正確性。36xx（3）基本定理交換律：ABBAABBA結(jié)合律：)()()()(CBACBACBACBA分配律：)()()(CABACBACABACBA反演律（摩根定律）：BABABABA .利用真值表很容易證利用真值表很容易證明這些公式的正確性。明這些公式的正確性。如證明如證明AB=BA：A B A.B B.A0 00 11 01 10001000137xx(A+B)(A+C)=

20、AA+AB+AC+BC分配率分配率A(B+C)=AB+ACA(B+C)=AB+AC=A+AB+AC+BCAA=AAA=A=A(1+B+C)+BC分配率分配率A(B+C)=AB+ACA(B+C)=AB+AC=A+BCA+1=1A+1=1證明分配率：A+BA=(A+B)(A+C)證明：證明：38xx吸收律：ABABAABABA)()(證 明 ：)(BAAABAABABAABABAAABAAABAA)( )()(1BA BA 分配率分配率A+BC=(A+B)(A+C)A+BC=(A+B)(A+C)A+A=1A+A=1A A1=11=139xx邏輯函數(shù)有5種表示形式：真值表、邏輯表達(dá)式、卡諾圖、邏輯圖

21、和波形圖。只要知道其中一種表示形式，就可轉(zhuǎn)換為其它幾種表示形式。10.3.2 邏輯函數(shù)的表示方法邏輯函數(shù)的表示方法1 1、真值表真值表真值表：是由變量的所有可能取值組合及其對(duì)應(yīng)的函數(shù)值所構(gòu)成的表格。真值表列寫方法：每一個(gè)變量均有0、1兩種取值，n個(gè)變量共有2i種不同的取值，將這2i種不同的取值按順序（一般按二進(jìn)制遞增規(guī)律）排列起來，同時(shí)在相應(yīng)位置上填入函數(shù)的值，便可得到邏輯函數(shù)的真值表。例如：當(dāng)A、B取值相同時(shí)，函數(shù)值為0；否則，函數(shù)取值為1。A BF0 00 11 01 1011040 xx2 2、邏輯表達(dá)式邏輯表達(dá)式邏輯表達(dá)式：是由邏輯變量和與、或、非3種運(yùn)算符連接起來所構(gòu)成的式子。表達(dá)式

22、列寫方法：將那些使函數(shù)值為1的各個(gè)狀態(tài)表示成全部變量（值為1的表示成原變量，值為0的表示成反變量）的與項(xiàng)（例如A=0、B=1時(shí)函數(shù)F的值為1，則對(duì)應(yīng)的與項(xiàng)為AB）以后相加，即得到函數(shù)的與或表達(dá)式。BABAFA BF0 00 11 01 1011041xx3 3、邏輯圖邏輯圖邏輯圖：是由表示邏輯運(yùn)算的邏輯符號(hào)所構(gòu)成的圖形。FF&1&ABBC4 4、波形、波形圖圖波形圖：是由輸入變量的所有可能取值組合的高、低電平及其對(duì)應(yīng)的輸出函數(shù)值的高、低電平所構(gòu)成的圖形。FFF42xx10.3.3 邏輯函數(shù)的化簡(jiǎn)邏輯函數(shù)的化簡(jiǎn)BCCBCBBCCBBCAACBBCAABCY)()(1ABCBCABCAABCCBA

23、ABCCABAABCY)()(2運(yùn)用摩根定律運(yùn)用分配律運(yùn)用分配律邏輯函數(shù)化簡(jiǎn)的意義：邏輯表達(dá)式越簡(jiǎn)單，實(shí)現(xiàn)它的電路越簡(jiǎn)單，電路工作越穩(wěn)定可靠。43xxBAFEBCDABAY)(1BABCDBADABADBCDABADCDBAY)()(2。運(yùn)用摩根定律CABCABABCBAABCBCAABY)(DCBADBACBADBACBADBACCBADCBDCACBAY)()(。44xxCACBBABBCAACBCBACBABCACBACBACBBACCBACBAACBBABACBCBBAY)()1 ()1 ()()(BCACABBCAABCCBAABCCABABCBCACBACABABCY)()()(4

24、5xx：輸出僅由輸：輸出僅由輸入決定，與電路當(dāng)前狀態(tài)無入決定，與電路當(dāng)前狀態(tài)無關(guān)；電路結(jié)構(gòu)中關(guān)；電路結(jié)構(gòu)中無無反饋環(huán)路反饋環(huán)路（無記憶）。（無記憶）。46xxABCY&10.4.1 組合邏輯電路的分析組合邏輯電路的分析邏輯圖邏輯圖邏輯表邏輯表達(dá)式達(dá)式 1 1 最簡(jiǎn)與或最簡(jiǎn)與或表達(dá)式表達(dá)式 2 ABY 1BCY 2CAY 31Y2Y3YY 2 CABCABYACBCABYYYY 32147xxA B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111最簡(jiǎn)與或最簡(jiǎn)與或表達(dá)式表達(dá)式 3 真值表真值表CABCABY 3 4 電路的邏電路的邏輯功能輯功能

25、當(dāng)輸入A、B、C中有2個(gè)或3個(gè)為1時(shí)，輸出Y為1，否則輸出Y為0。所以這個(gè)電路實(shí)際上是一種3人表決用的組合電路：只要有2票或3票同意，表決就通過。 4 48xxY31111ABCYY1Y21邏輯圖邏輯圖BBACBABYYYYBYXYBAYCBAY213321邏輯表邏輯表達(dá)式達(dá)式BABBABBACBAY最簡(jiǎn)與或最簡(jiǎn)與或表達(dá)式表達(dá)式49xx真值表真值表A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 111111100ABCY&用與非門實(shí)現(xiàn)用與非門實(shí)現(xiàn)電路的輸出Y只與輸入A、B有關(guān)，而與輸入C無關(guān)。Y和A、B的邏輯關(guān)系為：A、B中只要一個(gè)為0，Y=1；A、B

26、全為1時(shí)，Y=0。所以Y和A、B的邏輯關(guān)系為與非運(yùn)算的關(guān)系。電路的邏輯功能電路的邏輯功能ABBAY50 xx10.4.2 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)真值表真值表電路功電路功能描述能描述：用與非門設(shè)計(jì)一個(gè)交通報(bào)警控制電路。交通信號(hào)燈有紅、綠、黃3種，3種燈分別單獨(dú)工作或黃、綠燈同時(shí)工作時(shí)屬正常情況，其他情況均屬故障，出現(xiàn)故障時(shí)輸出報(bào)警信號(hào)。設(shè)紅、綠、黃燈分別用A、B、C表示，燈亮?xí)r其值為1，燈滅時(shí)其值為0；輸出報(bào)警信號(hào)用F表示，燈正常工作時(shí)其值為0，燈出現(xiàn)故障時(shí)其值為1。根據(jù)邏輯要求列出真值表。 1 1 A B CFA B CF0 0 00 0 10 1 00 1 110001 0 0

27、1 0 11 1 01 1 1011151xx 2 邏輯表達(dá)式邏輯表達(dá)式最簡(jiǎn)與或最簡(jiǎn)與或表達(dá)式表達(dá)式 3 2 4 邏輯變換邏輯變換ABCCABCBACBAF 3 ACABCBABBACCCABCBACBAABCCABABCCBAF)()( 4 ACABCBAF 52xx 5 邏輯電路圖邏輯電路圖ACABCBAF 5 ABCF&11153xx真值表真值表電路功電路功能描述能描述：用與非門設(shè)計(jì)一個(gè)舉重裁判表決電路。設(shè)舉重比賽有3個(gè)裁判，一個(gè)主裁判和兩個(gè)副裁判。杠鈴?fù)耆e上的裁決由每一個(gè)裁判按一下自己面前的按鈕來確定。只有當(dāng)兩個(gè)或兩個(gè)以上裁判判明成功，并且其中有一個(gè)為主裁判時(shí)，表明成功的燈才亮。設(shè)主

28、裁判為變量A，副裁判分別為B和C；表示成功與否的燈為Y，根據(jù)邏輯要求列出真值表。 1 1 A B CYA B CY0 0 00 0 10 1 00 1 100001 0 01 0 11 1 01 1 10111 2 ABCCABCBAY 2 邏輯表達(dá)式邏輯表達(dá)式54xxABACY& 3 最簡(jiǎn)與或最簡(jiǎn)與或表達(dá)式表達(dá)式 4 5 邏輯變換邏輯變換邏輯電邏輯電路圖路圖 3 4 5 ACABYACABBBACCCABCBAABCCABABCABCCABCBAY)()(55xx 組合邏輯部件是指具有某種邏輯組合邏輯部件是指具有某種邏輯功能的中規(guī)模集成組合邏輯電路芯功能的中規(guī)模集成組合邏輯電路芯片。常用的組

29、合邏輯部件有加法器、片。常用的組合邏輯部件有加法器、數(shù)值比較器、編碼器、譯碼器、數(shù)數(shù)值比較器、編碼器、譯碼器、數(shù)據(jù)選擇器和數(shù)據(jù)分配器等。據(jù)選擇器和數(shù)據(jù)分配器等。56xx1、半加器、半加器10.5.1 加法器加法器能對(duì)兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加而求得和及進(jìn)位的邏輯電路稱為半加器。半加器真值表Ai BiSi Ci0 00 11 01 10 01 01 00 1iiiiiiiiiiBACBABABAS=1&AiBiSiCiAiBiSiCiCO半加器符號(hào)半加器電路圖加數(shù)本位的和向高位的進(jìn)位57xx2、全加器、全加器能對(duì)兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加并考慮低位來的進(jìn)位，即相當(dāng)于3個(gè)1位二進(jìn)制數(shù)相加，求得和及進(jìn)位

30、的邏輯電路稱為全加器。Ai Bi Ci-1Si Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1Ai、Bi：加數(shù)， Ci-1：低位來的進(jìn)位，Si：本位的和， Ci：向高位的進(jìn)位。iiiiiiiiiiiiiiiiiiiiBACBABACBABABACBACBAC1111)()(11111111111)()()()(iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiCBACBACBACBCBACBCBACBACBACBACBAS58xxiiiiiiBACBAC1)(全加器的邏輯圖和邏輯符號(hào)全加器的邏輯

31、圖和邏輯符號(hào)=1&AiBiCi-1SiCi 邏輯圖圖2-2-3 全加器的邏輯圖和符號(hào)&=11iiiiCBASAiBiCi-1SiCiCI CO邏輯符號(hào)59xx實(shí)現(xiàn)多位二進(jìn)制數(shù)相加的電路稱為加法器。串行進(jìn)位加法器串行進(jìn)位加法器：把n位全加器串聯(lián)起來，低位全加器的進(jìn)位輸出連接到相鄰的高位全加器的進(jìn)位輸入。 C3 S3 C2 S2 C1 S1 C0 S0C0-1A3 B3 A2 B2 A1 B1 A0 B0COCOCOCOCICICICI：進(jìn)位信號(hào)是由低位向高位逐級(jí)傳遞的，速度不高。為了提高運(yùn)算速度，在邏輯設(shè)計(jì)上采用超前進(jìn)位的方法，即每一位的進(jìn)位根據(jù)各位的輸入同時(shí)預(yù)先形成，而不需要等到低位的進(jìn)位送來

32、后才形成，這種結(jié)構(gòu)的多位數(shù)加法器稱為超前進(jìn)位加法器。60 xx10.5.2 數(shù)值比較器數(shù)值比較器用來完成兩個(gè)二進(jìn)制數(shù)的大小比較的邏輯電路稱為數(shù)值比較器。設(shè)AB時(shí)L11；AB時(shí)L21；AB時(shí)L31。得1位數(shù)值比較器的真值表。A BL1(AB) L2(AB)L3(A=B)L1(AB)&邏邏輯輯表表達(dá)達(dá)式式邏邏輯輯圖圖62xx10.5.3 編碼器編碼器實(shí)現(xiàn)編碼操作的電路稱為編碼器。輸入輸 出Y2 Y1 Y0I0I1I2I3I4I5I6I70 0 00 0 10 1 00 1 11 0 01 0 11 0 01 1 11、3位二進(jìn)制編碼器位二進(jìn)制編碼器輸輸入入8個(gè)互斥的信號(hào)個(gè)互斥的信號(hào)輸輸出出3位二進(jìn)

33、制代碼位二進(jìn)制代碼真真值值表表63xx753175310763276321765476542IIIIIIIIYIIIIIIIIYIIIIIIIIYI7I6I5I4 I3I2 I1 I0Y2 Y1 Y0I7I6I5I4 I3I2 I1 I0Y2 Y1 Y0(a) 由或門構(gòu)成(b) 由與非門構(gòu)成111&邏邏輯輯表表達(dá)達(dá)式式邏輯圖邏輯圖64xx輸 入I輸 出Y3 Y2 Y1 Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0

34、01 0 0 12、8421 碼編碼器碼編碼器輸輸入入10個(gè)互斥的數(shù)碼個(gè)互斥的數(shù)碼輸輸出出4位二進(jìn)制代碼位二進(jìn)制代碼真真值值表表65xx9753197531076327632176547654298983IIIIIIIIIIYIIIIIIIIYIIIIIIIIYIIIIY邏輯表達(dá)式邏輯表達(dá)式I9 I8 I7I6I5I4 I3I2 I1 I0Y3 Y2 Y1 Y0(a) 由或門構(gòu)成1111I9 I8 I7I6I5I4 I3I2 I1 I0(b) 由與非門構(gòu)成Y3 Y2 Y1 Y0&邏輯圖邏輯圖66xx3、3位二進(jìn)制優(yōu)先編碼器位二進(jìn)制優(yōu)先編碼器在優(yōu)先編碼器中優(yōu)先級(jí)別高的信號(hào)排斥級(jí)別低的，即具有單方

35、面排斥的特性。設(shè)I7的優(yōu)先級(jí)別最高，I6次之，依此類推，I0最低。輸 入I7 I6 I5 I4 I3 I2 I1 I0輸 出Y2 Y1 Y010 10 0 10 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 11 1 11 1 01 0 11 0 00 1 10 1 00 0 10 0 0真真值值表表67xx12463465671234567345675677024534567234567345676771456745675676772IIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIII

36、IIYIIIIIIIIIIIIIIY邏輯表達(dá)式邏輯表達(dá)式68xx邏輯圖邏輯圖111111&1&Y2 Y1 Y0I7 I6 I5 I4 I3 I2 I1 I08線線-3線線優(yōu)優(yōu)先先編編碼碼器器如果要求輸出、輸入均為反變量，則只要在圖中的每一個(gè)輸出端和輸入端都加上反相器就可以了。69xx10.5.4 譯碼器譯碼器譯碼器就是把一種代碼轉(zhuǎn)換為另一種代碼的電路。把代碼狀態(tài)的特定含義翻譯出來的過程稱為譯碼，實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。設(shè)二進(jìn)制譯碼器的輸入端為n個(gè)，則輸出端為2n個(gè)，且對(duì)應(yīng)于輸入代碼的每一種狀態(tài)，2n個(gè)輸出中只有一個(gè)為1（或?yàn)?），其余全為0（或?yàn)?）。二進(jìn)制譯碼器可以譯出輸入變量的全部狀

37、態(tài)，故又稱為變量譯碼器。1、二進(jìn)制譯碼器、二進(jìn)制譯碼器70 xx3位二進(jìn)制譯碼器位二進(jìn)制譯碼器A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1真值表真值表輸輸入入：3位二進(jìn)制代碼位二進(jìn)制代碼輸輸出出：8個(gè)互斥的信號(hào)個(gè)互斥的信號(hào)71xx0127012601250124

38、0123012201210120AAAYAAAYAAAYAAAYAAAYAAAYAAAYAAAY&111 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0邏輯表達(dá)式邏輯表達(dá)式邏輯圖邏輯圖電路特點(diǎn)電路特點(diǎn)：與門組成的陣列：與門組成的陣列3 線-8 線譯碼器72xx二-十進(jìn)制譯碼器的輸入是十進(jìn)制數(shù)的4位二進(jìn)制編碼（BCD碼），分別用A3、A2、A1、A0表示；輸出的是與10個(gè)十進(jìn)制數(shù)字相對(duì)應(yīng)的10個(gè)信號(hào)，用Y9Y0表示。由于二-十進(jìn)制譯碼器有4根輸入線，10根輸出線，所以又稱為4線-10線譯碼器。2、8421 碼譯碼器碼譯碼器把二-十進(jìn)制代碼翻譯成10個(gè)十進(jìn)制數(shù)字信號(hào)的電路，稱為二-十進(jìn)制譯碼器。73xxA3 A2 A1 A0Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1Y00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01