第15章習題Word版

1、第15組合邏輯電路一、填空題1、（8-1易） 組合邏輯電路的特點是：電路在任一時刻輸出信號穩(wěn)態(tài)值由 決定（a、該時刻電路輸入信號；b、信號輸入前電路原狀態(tài)），與 無關（a、該時刻電路輸入信號；b、信號輸入前電路原狀態(tài)），屬于 （a、有；b、非）記憶邏輯電路。2、（8-2易） 在數(shù)字系統(tǒng)中，將具有某些信息的符號變換成若干位 進制代碼表示，并賦予每一組代碼特定的含義，這個過程叫做 ，能實現(xiàn)這種功能的電路稱為編碼器。一般編碼器有n個輸入端，m個輸出端，若輸入低電平有效，則在任意時刻，只有 個輸入端為0， 個輸入端為1。對于優(yōu)先編碼器，當輸入有多個低電平時，則 。3、（8-3易，中） 譯碼是 的逆過程

2、，它將 轉(zhuǎn)換成 。譯碼器有多個輸入和多個輸出端，每輸入一組二進制代碼，只有 個輸出端有效。n個輸入端最多可有 個輸出端。4、（8-2易） 74LS148是一個典型的優(yōu)先編碼器，該電路有 個輸入端和 個輸出端，因此，又稱為 優(yōu)先編碼器。5、（8-4中） 使用共陰接法的LED數(shù)碼管時，“共”端應接 ，ag應接輸出 有效的顯示譯碼器；使用共陽接法的LED數(shù)碼管時，“共”端應接 ，ag應接輸出 有效的顯示譯碼器，這樣才能顯示09十個數(shù)字。6、（8-4中） 譯碼顯示電路由顯示譯碼器、 和 組成。7.（8-4易） 譯碼器分成_和_兩大類。8.（8-4中） 常用數(shù)字顯示器有_,_,_等。9.（8-4中） 熒

3、光數(shù)碼管工作電壓_，驅(qū)動電流_，體積_，字形清晰美觀，穩(wěn)定可靠，但電源功率消耗_，且機械強度_。10（8-4中） 輝光數(shù)碼管管內(nèi)充滿了_，當它們被_時，管子就發(fā)出輝光。11.（8-4易）半導體發(fā)光二極管數(shù)碼管（LED）可分成_，_兩種接法。12.（8-4中）發(fā)光二極管正向工作電壓一般為_。為了防止二極管過電流而損壞，使用時在每個二極管支路中應_。13.（8-3中）單片機系統(tǒng)中，片內(nèi)存儲容量不足需要外接存儲器芯片時，可用_作高位地址碼。14.（8-3中）數(shù)字系統(tǒng)中要求有一個輸入端，多個數(shù)據(jù)輸出端，可用_輸入端作為地址碼譯出數(shù)據(jù)有效輸出端。15.（8-2中）74LS148優(yōu)先編碼器-的優(yōu)先級別順序

4、是_最高，_最低。二、選擇題1（8-2中）若在編碼器中有50個編碼對象，則要求輸出二進制代碼位數(shù)為（ ）位。 A.5 B.6 C.10 D.502.（8-1易）一個有16個輸入的編碼器，其輸出端最少有（ ）個。 A.1 B.4 C.8 D.163（8-3中）能將輸入信號轉(zhuǎn)變成二進制代碼的電路稱為（ ）。A、譯碼器 B、編碼器 C、數(shù)據(jù)選擇器 D、數(shù)據(jù)分配器4.（易）一個8選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有（ ）個。A.1 B.2 C.4 D.85（8-3易）在下列邏輯電路中，不是組合邏輯電路的有（ ）。A.譯碼器 B.編碼器 C.全加器 D.寄存器6（8-3中）某譯碼電路需要有四種不同的輸出狀態(tài),那

5、么輸入信號至少應有A、2個 B、4個 C、3個 D、5個7（8-1中）組合電路的分析是指（ ）。A、已知邏輯圖，求解邏輯表達式的過程 B、已知真值表，求解邏輯功能的過程 C、已知邏輯圖，求解邏輯功能的過程 D、以上都不對8.（8-2中）8線-3線制的74LS148屬于（ ）。A普通編碼器 B.優(yōu)先編碼器 C.普通譯碼器 D.加法器9. （8-3中）下列是3線-8線譯碼器的是（ ）。A74LS138 B.74LS148 C.74LS161 D.74LS18310.（8-3中）3線-8線譯碼器的輸入數(shù)據(jù)端有（ ）個。A3 B.8 C.9. D.10三、判斷題1（8-1易）組合邏輯電路在任何時刻的輸

6、出信號穩(wěn)態(tài)值與信號輸入前電路輸出端原狀態(tài)有關。 （ ）2.（8-1易）組合邏輯電路在任何時刻的輸出信號穩(wěn)態(tài)值僅由該時刻電路的輸入信號組合有關。 （ ）3.（8-1易）組合邏輯電路是非記憶性邏輯電路。 （ ）4.（8-2中）若編碼器有n個輸入和m個輸出，則輸入和輸出間應滿足n2m 。 （ ）5.（8-2易）74LS148是一個典型的優(yōu)先譯碼器。 （ ）6.（8-3易）譯碼器為多個輸入和多個輸出端，每輸入一組二進制代碼，只有一個輸出端有效。 （ ）7.（8-3中）譯碼器n個輸入端最多可有2n個輸出端。 （ ）8.（8-3易）74LS138是4線-16線譯碼器。 （ ）9.（8-4易）使用共陰接法的

7、LED數(shù)碼管時，“共”端應接高電平。（ ）10.（8-4易）使用共陽接法的LED數(shù)碼管時，“共”端應接高電平。（ ）11.（8-4中）74LS48七段譯碼器/驅(qū)動器有拒偽數(shù)據(jù)能力。 （ ）12.（8-5中）不帶低位向本位進位的加法運算器稱為半加器，邏輯表達式為，其中S為本位和，A、B為被加數(shù)和加數(shù)。 （ ）13.（8-5中）半加器帶低位向本位的進位。 （ ）14.(8-3易)74LS138譯碼器有8個數(shù)據(jù)輸出端口。 （ ）15.（8-3中）4線-10線譯碼器74LS42輸入端代碼從0000到1001這10種有效。 （ ）四、簡答題1. （8-5中）設一位二進制半加器的被加數(shù)為A，加數(shù)為B，本位

8、之和為S，向高位進位為C，試根據(jù)真值表1）.寫出邏輯表達式2）.畫出其邏輯圖。真值表：A BC S0 00 00 10 11 00 11 11 02. （8-5難）設一位二進制全加器的被加數(shù)為Ai，加數(shù)為Bi，本位之和為Si，向高位進位為Ci，來自低位的進位為Ci-1，根據(jù)真值表1）.寫出邏輯表達式2）.畫出其邏輯圖。真值表：Ai Bi Ci-1Ci Si0 0 00 00 0 10 10 1 00 10 1 11 01 0 00 11 0 1 1 01 1 0 1 01 1 1 1 13.（8-1難）分析圖示邏輯電路：1）.列真值表2）.寫出邏輯表達式3）.說明其邏輯功能。4（8-3難*）用

9、一個74LS138譯碼器實現(xiàn)邏輯函數(shù)，根據(jù)給出的部分邏輯圖完成邏輯圖的連接。5. （8-1中）簡單回答組合邏輯電路的設計步驟。6.（8-1難）試用2輸入與非門和反向器設計一個3輸入（I0、I1、I2）、3輸出（L0、L1、L2）的信號排隊電路。它的功能是：當輸入I0為1時，無論I1和I2為1還是0，輸出L0為1，L1和L2為0；當I0為0且I1為1，無論I2為1還是0，輸出L1為1，其余兩個輸出為0；當I2為1且I0和I1均為0時，輸出L2為1，其余兩個輸出為0。如I0、I1、I2均為0，則L0、L1、L2也均為0。1).列真值表2).寫出邏輯表達式3）.將表達式化成與非式4）.根據(jù)與非式畫出

10、邏輯圖7.（8-1難）某個車間有紅、黃兩個故障指示燈，用來表示3臺設備的工作情況。如一臺設備出現(xiàn)故障，則黃燈亮；如兩臺設備出現(xiàn)故障，則紅燈亮；如三態(tài)設備同時出現(xiàn)故障，則紅燈和黃燈都亮。試用與非門和異或門設計一個能實現(xiàn)此要求的邏輯電路。1).列真值表2).寫出邏輯表達式3）.根據(jù)表達式特點將其化成與非式，或者是異或式4）.根據(jù)化成的表達式畫出邏輯圖8.（8-1中）組合邏輯的分析方法大致有哪幾步？9.（8-3難）請用3-8線譯碼器譯碼器和少量門器件實現(xiàn)邏輯函數(shù)。五、計算題1、 （8-1易、中） 有一組合邏輯電路如圖8-1（a）所示，其輸入信號A、B的波形如圖8-1（b）所示。問：（1） 寫出邏輯表

11、達式并化簡（2） 列出真值表（3） 畫出輸出波形 （4） 描述該電路的邏輯功能。2、 （8-1易、中） 根據(jù)下列各邏輯表達式畫出相應的邏輯圖。（1） Y1=AB+AC（2） Y2= 3、 （8-1難）根據(jù)下列邏輯圖寫出相應的邏輯表達式并化簡。4.（8-1中）輸入波形如圖所示，試畫出下列各表達式對應的輸出波形。1） 2）3）5（易，中，難）74LS247BCD七段譯碼/驅(qū)動器的邏輯功能表如下所示，試問：十進制數(shù)或功能輸入輸出字形 011000010000001 11000111001111 21001010010010 31001110000110 41010011001100 51010110100100 61011010100000 71011110001111 81100010000000 91100110000100 101101011110010 111101111100110 121110011011100 131110110110000 141111011110000 151111111111111消隱01111111滅零10000001111111試燈010000000（1） 要a-g某一段點亮時，則相應的Ya-Yg應輸出什么電平？（2） 在表中填寫“字形”欄。（3） 74LS247是否有拒偽碼能力？（4） 正常顯示時，、應處于什么電平？（5） 要試