定點(diǎn)補(bǔ)碼一位乘法器的設(shè)計_第1頁
定點(diǎn)補(bǔ)碼一位乘法器的設(shè)計_第2頁
定點(diǎn)補(bǔ)碼一位乘法器的設(shè)計_第3頁
定點(diǎn)補(bǔ)碼一位乘法器的設(shè)計_第4頁
定點(diǎn)補(bǔ)碼一位乘法器的設(shè)計_第5頁
免費(fèi)預(yù)覽已結(jié)束,剩余18頁可下載查看

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、沈陽航空工業(yè)學(xué)院課程設(shè)計報告課程設(shè)計名稱: 計算機(jī)組成原理課程設(shè)計課程設(shè)計題目: 定點(diǎn)補(bǔ)碼一位乘法器的設(shè)計院(系):計算機(jī)學(xué)院專 業(yè):計算機(jī)科學(xué)與技術(shù)班 級: 4401102學(xué) 號: 200403011035姓 名:成姣 指導(dǎo)教師:劉澤顯 完成日期: 2006年 12月 31日目 錄第1章總體設(shè)計方案11.1設(shè)計原理11.2設(shè)計環(huán)境5第2章詳細(xì)設(shè)計方案62.1頂層方案圖的設(shè)計與實現(xiàn) 62.1.1創(chuàng)建頂層圖形設(shè)計文件62.1.2器件的選擇與引腳鎖定 72.2功能模塊的設(shè)計與實現(xiàn)82.2.1數(shù)據(jù)選擇器模塊的設(shè)計與實現(xiàn) 92.2.2乘數(shù)模塊的設(shè)計與實現(xiàn)112.2.3部分積模塊的設(shè)計與實現(xiàn) 112.2

2、.4求補(bǔ)模塊的設(shè)計與實現(xiàn)112.3仿真調(diào)試14第 3章編程下載與硬件測試163.1編程下載163.2硬件測試及結(jié)果分析16參考文獻(xiàn)18第 1章 總體設(shè)計方案1.1 設(shè)計原理定點(diǎn)補(bǔ)碼一位乘法的計算有普通和布斯兩種算法, 此設(shè)計方案僅采用布斯算法進(jìn)行設(shè)計設(shè)被乘數(shù)x補(bǔ)=x0.x1x2xn和乘數(shù)y補(bǔ)=yo.yiy2yn均為任意符 號,則有補(bǔ)碼乘法算式n x y 補(bǔ)=兇補(bǔ)(- yo + 刀yi2-i )(234)i = 1為了推出串行邏輯實現(xiàn)人分步算法,將上式展開加以變換:x y補(bǔ)=x補(bǔ)- yo + yi2-1 + 泌-+ + yn2-n=x補(bǔ).-yo + (yi - yi2-1) + (y22-1 -

3、 y22-2) + + (yn2-(n-1) - yn2-n)=x補(bǔ)(屮-yo) + (y2 - y“ 2-1 + + (yn - yn-1) 2-(n-1) + (0 - yn)2-nn(yi 1 yi )2 i=x補(bǔ).i 0(yn+1= 0)寫成遞推公式如下: z0 補(bǔ) = 0z1 補(bǔ)=2 -1 Z0 補(bǔ) + ( yn+1 - yn ) x補(bǔ)(yn+1= 0)Azi 補(bǔ)=2 - Z-1 補(bǔ) +( yn-i+2 - yn-i+1 ) x補(bǔ)(2.3.5)沈陽航空工業(yè)學(xué)院課程設(shè)計報告第1章總體設(shè)計方案zn 補(bǔ)=2 -1 zn-i 補(bǔ) + ( y - yi ) x補(bǔ)zn+i 補(bǔ)=zn 補(bǔ) + (

4、yi - yo ) x補(bǔ)=x y 補(bǔ)開始時,部分積為0,即zo補(bǔ)=0。然后每一步都是在前次部分積的基 礎(chǔ)上,由(yi+i - yi ) ( i = 0 , 1, 2,,n)決定對x補(bǔ)的操作,再右移一 位,得到新的部分積。如此重復(fù)n + i步,最后一步不移位,便得到x y , 這就是有名的布斯公式。實現(xiàn)這種補(bǔ)碼乘法規(guī)則時,在乘數(shù)最末位后面要增加一位補(bǔ)充位yn+i。開始時,由ynyn+i判斷第一步該怎么操作;然后再由yn - i yn判斷第二步該怎么操作。因為每做一步要右移一位,故做完第一步后,yn - i yn正好移到原來ynyn+i的位置上。依此類推,每步都要用ynyn+ i位置進(jìn)行判斷,我們

5、將這兩位稱為判斷位。如果判斷位ynyn+i = oi,則yi+iyi = i,做加x補(bǔ)操作;如果判斷位 yn yn+i = i0,則yi+iyi = - i,做加-x補(bǔ)操作;如果判斷位 yn yn+i = ii或 00,貝U yi+iyi = 0, z 加0,即保持不變。補(bǔ)碼一位乘法運(yùn)算規(guī)則(i)如果yn = yn+i,部分積zi 加0,再右移一位; 如果yn yn+i = 0i,部分積加x 補(bǔ),再右移一位;(3)如果yn yn+i = i0,部分積加-x補(bǔ),再右移一位;這樣重復(fù)進(jìn)行n+i步,但最后一步不移位。包括一位符號位,所得乘 積為2n+i位,其中n為尾數(shù)位數(shù)。【例】x = 0.1101

6、, y = 0.1011,用補(bǔ)碼一位乘法計算解:求解過程如下:部分積乘數(shù)說明00.0000yn+1 = 0+ 11.0011ynyn+1 = 10加卜x補(bǔ)11.001111.1001+ 00.000011.100111.1100+ 00.1101右移一位yny n+1 = 10右移一位yny n+1 = 01加x補(bǔ)00.100100.0100右移一位+ 11.0011ynyn+1 = 01加卜x補(bǔ)11.011111.101右移一位+ 00.1101yny n+1 = 01,加x補(bǔ)00.100 1 1 1 10最后一步不移位所以x y補(bǔ)=0.10001111定點(diǎn)補(bǔ)碼一位乘法器可以用一個乘數(shù)模塊、

7、一個部分積模塊、一個數(shù)據(jù)選擇 器模塊和一個求補(bǔ)模塊構(gòu)成,其原理框圖如圖1.2.1所示。定點(diǎn)補(bǔ)碼一位乘法器的整體設(shè)計包含乘數(shù)模塊,部分積模塊,數(shù)據(jù)選擇器模 塊和求補(bǔ)模塊,數(shù)據(jù)選擇器模塊和求補(bǔ)模塊,乘數(shù)模塊,部分積模塊作為底層設(shè) 計,前者采用Verilog語言設(shè)計輸入方式,后三者及頂層的乘法器采用原理圖設(shè)計 輸入方式。采用硬件描述語言進(jìn)行電路設(shè)計并實現(xiàn)表1.1中給定的功能,設(shè)計的Verilog程序經(jīng)編譯、調(diào)試后形成*bit文件并下載到XCV200可編程邏輯芯片中,經(jīng)硬件 測試驗證設(shè)計的正確性。-5-圖1.1.1定點(diǎn)補(bǔ)碼一位乘邏輯原理圖1.2設(shè)計環(huán)境硬件環(huán)境:偉福COP2000型計算機(jī)組成原理實驗儀

8、、XCV200實驗板、微機(jī); EDA 環(huán)境:Xilinx Foundation3.1 設(shè)計軟件。沈陽航空工業(yè)學(xué)院課程設(shè)計報告第2章詳細(xì)設(shè)計方案第2章詳細(xì)設(shè)計萬案2.1頂層方案圖的設(shè)計與實現(xiàn)頂層方案圖實現(xiàn)定點(diǎn)補(bǔ)碼一位乘法器的邏輯功能,采用原理圖設(shè)計輸入方式 完成,電路實現(xiàn)基于XCV200可編程邏輯芯片。在完成原理圖的功能設(shè)計后,把 輸入/輸出信號安排到XCV200指定的引腳上去,實現(xiàn)芯片的引腳鎖定。2.1.1創(chuàng)建頂層圖形設(shè)計文件頂層圖形文件主要由一個乘數(shù)模塊、一個部分積模塊、一個數(shù)據(jù)選擇器模塊和一個求補(bǔ)模塊組裝而成的一個完整的設(shè)計實體??衫肵ilinx ISE ECS模塊實現(xiàn)頂層圖形文件的設(shè)計

9、,頂層圖形文件結(jié)構(gòu)如圖2.1所示。屮屮刃屮屮 W WTL TL TL IL- TLM>W>kIBIFI3UF1-IPCm9 -nW rtu7 DnTt II -.rI=":IJJ - 止 I 見 ml' yl VL IL rj nfw - I - rL : u cllvl- JII»Xi?0BW3cmL- TL TL IL- TL IL- TL TLIILU:FL?HOPADY0珈mHWwH DFMKffADL0OT8LOC=F215LO16L0W21TL0tP218LOW型L0C=P221L蝕22OFhlOFaD10FADMOMi儷LOOP224LOC

10、=F228LOP229LOW230LOC=F231LOW23!LOC=F234LOC=P235-7-圖2.1定點(diǎn)補(bǔ)碼一位乘法器頂層圖形文件結(jié)構(gòu)2.1.2器件的選擇與引腳鎖定(1) 器件的選擇由于硬件設(shè)計環(huán)境是基于偉福COP2000型計算機(jī)組成原理實驗儀和XCV200 實驗板,故采用的目標(biāo)芯片為 Xlinx XCV200可編程邏輯芯片。(2) 引腳鎖定把頂層圖形文件中的輸入/輸出信號安排到刈nx XCV200芯片指定的引腳上去, 實現(xiàn)芯片的引腳鎖定,各信號及 Xlinx XCV200芯片引腳對應(yīng)關(guān)系如表2.1所示 表2.1信號和芯片引腳對應(yīng)關(guān)系補(bǔ)碼一位乘法器內(nèi)部信號圖形文件中的輸入/輸出信號XC

11、V200芯片引腳X7X7P33X6X6P34X5X5P35X4X4P36X3X3P38X2X2P39X1X1P40X0X0P41Y7Y7P56Y6Y6P55Y5Y5P54Y4Y4P53Y3Y3P50Y2Y2P49Y1Y1P48Y0Y0P47CYCYP79LYLYP81CLKYCLKYP85CJIACJIAP90CCHENGCCHENGP92Z7Z7P78Z6Z6P215Z5Z5P216Z4Z4P217Z3Z3P218Z2Z2P220Z1Z1P221Z0Z0P222R7R7P93R6R6P224R5R5P228R4R4P229R3R3P230R2R2P231R1R1P232R0R0P2352.2

12、功能模塊的設(shè)計與實現(xiàn)定點(diǎn)補(bǔ)碼一位乘法器是以數(shù)據(jù)選擇器模塊,乘數(shù)模塊,部分積模塊,和一個求補(bǔ) 模塊為基礎(chǔ)而實現(xiàn)的,設(shè)計數(shù)據(jù)選擇器時模塊用Verilog語言實現(xiàn)。設(shè)計后三者用 原理圖設(shè)計輸入方式實現(xiàn)。具體設(shè)計如圖所示:沈陽航空工業(yè)學(xué)院課程設(shè)計報告第2章詳細(xì)設(shè)計方案rJL7:0:RT:CoT:rL?-RESSI11LJjA ii&7:00兀:Q?Lbar;CC2.2.1定點(diǎn)補(bǔ)碼一位乘模塊圖2.2.1數(shù)據(jù)選擇器模塊的設(shè)計與實現(xiàn)數(shù)據(jù)選擇器的三個輸入分別用 A、B、C表示,控制信號用SO、S1表示,輸 出用Q表示,形成的Verilog語言用XUANZEQI.CHD表示,設(shè)計過程如下。(1) 創(chuàng)建V

13、erilog文件module XUANZEQI( s0,a,b,c,s1,q);in put s0 ;in put 7:0 a ;in put 7:0 b ;in put 7:0 c ;input s1 ;output 7:0 q ;reg 7:0 q ;always(s0 or s1 or b or c or a)beg in沈陽航空工業(yè)學(xué)院課程設(shè)計報告第2章詳細(xì)設(shè)計方案if(sO=1'b 0&&s仁=1'bO)|(sO=1'b1 &&s 仁=1'b1)q7:0=a7:0;else if( sO=1'bO&&am

14、p;s 1=1'b1)q7:0=b7:0;else if( sO=1'b1 &&s 1=1'bO)q7:0=c7:0;elseq7:0=a7:0;enden dmodule(2) 創(chuàng)建元件圖形符號為了能在圖形編輯器(原理圖設(shè)計輸入方式)中調(diào)用此數(shù)據(jù)選擇器,需要為XUANZEQI創(chuàng)建一個元件圖形符號,可用 Xilinx ISE編譯器的Create Symbol模 塊實現(xiàn)。S1so-1o! »A7:0tr-1_1B7-00(3) 功能仿真對創(chuàng)建的數(shù)據(jù)選擇器元件(XUANZEQI )進(jìn)行功能仿真,驗證其功能的正確性,可用Xilinx ISE編譯器的S

15、imulator模塊實現(xiàn)。EC7.113E37.1 -DBA7 .(hex)#3也AE-1SI._l M1 "w"w Im "w 卜 a w * r v ,w » * » 'W? 1SO.二tn 1B7.1AB)遠(yuǎn))(13-2.2.2乘數(shù)模塊的設(shè)計與實現(xiàn)乘數(shù)輸入用D表示,輸出用Q表示,其設(shè)計過程如下(1)創(chuàng)建原理圖LYd-u.冒卜 CCHENG °CCHENGIBUF-SLI D7:0 ERLLLEFT CE >C CLR Q7:0CLRYD(2)創(chuàng)建元件圖形符號為了能在圖形編輯器(原理圖設(shè)計輸入方式)中調(diào)用此乘數(shù)模塊,

16、需要為CHENGSHU創(chuàng)建一個元件圖形符號,可用 Minx ISE編譯器的Create Symbol模 塊實現(xiàn)。DT:0T TWC J 7 AlLTS LT hOJCLRYCCHENG(3)功能仿真對創(chuàng)建的乘數(shù)元件(CHENGSHU)進(jìn)行功能仿真,驗證其功能的正確性,可用Xilinx ISE編譯器的Simulator模塊實現(xiàn)。2.2.3部分積模塊的設(shè)計與實現(xiàn)輸入用D表示,輸出用Q表示,其設(shè)計過程如下-15-(1)創(chuàng)建原理圖D7:0 ALYOCTOCLRWLILrx007SLID7:0SRIQ7:0LLEHCE>C CLRi>Q7:0IBUF(2)創(chuàng)建元件圖形符號為了能在圖形編輯器(

17、原理圖設(shè)計輸入方式)中調(diào)用此部分積模塊,需要為BUFENJI創(chuàng)建一個元件圖形符號,可用 Xilinx ISE編譯器的Create Symbol模塊 實現(xiàn)。D7:0 Q7:0CYCLRV(3)功能仿真對創(chuàng)建的乘數(shù)元件(BUFENJI)進(jìn)行功能仿真,驗證其功能的正確性,可用Xilinx ISE編譯器的Simulator模塊實現(xiàn)。2.2.4求補(bǔ)模塊的設(shè)計與實現(xiàn)輸入用X表示,輸出用Q表示,其設(shè)計過程如下(1)創(chuàng)建原理圖X7:0>INV8 cCIAL7:> Sl7:0L 一亡»Q7;0(2)創(chuàng)建元件圖形符號為了能在圖形編輯器(原理圖設(shè)計輸入方式)中調(diào)用此求補(bǔ)模塊,需要為QIUBU創(chuàng)

18、建一個元件圖形符號,可用 Xilinx ISE編譯器的Create Symbol模塊實 現(xiàn)。X7:0 e7:0(3)功能仿真對創(chuàng)建的求補(bǔ)元件(QIUBU )進(jìn)行功能仿真,驗證其功能的正確性,可用Xilinx ISE編譯器的Simulator模塊實現(xiàn)。HM7.,(hex )8ES57 . . (hen)JfaCe2.3仿真調(diào)試仿真調(diào)試主要驗證設(shè)計電路邏輯功能、時序的正確性,本設(shè)計中主要采用功 能仿真方法對設(shè)計的電路進(jìn)行仿真。(1)建立仿真波形文件及仿真信號選擇功能仿真時,首先建立仿真波形文件,選擇仿真信號,對選定的輸入信號設(shè)置參數(shù),選定的仿真信號和設(shè)置的參數(shù)如表2.2所示輸入信號輸出信號XYLY

19、CYCLRYCJIACCHENGZR345810110345801000345801001345801001345801000345811001345811000345801001表2.2功能仿真信號選擇和參數(shù)設(shè)置(2)功能仿真結(jié)果與分析功能仿真波形結(jié)果如圖2.2所示,仿真數(shù)據(jù)結(jié)果如表2.3所示。對表2.3與例 的內(nèi)容進(jìn)行對比,可以看出功能仿真結(jié)果是正確的,進(jìn)而說明電路設(shè)計的正確性。圖2.2功能仿真波形結(jié)果表2。3功能仿真數(shù)據(jù)結(jié)果輸入信號輸出信號XYLYCYCLRYCJIACCHENGZR345810110 00 :00345801000CC58345801001E6AC345801001F3

20、D6345801000 :27:D634581100113EB345811000DFEB345801001EFF5沈陽航空工業(yè)學(xué)院課程設(shè)計報告第3章編程下載與硬件測試編程下載與硬件測試3.1編程下載利用Xilinx ISE的編程下載功能,將得到的*.bin文件下載到XCV200實驗板 的XCV200可編程邏輯芯片中。3.2硬件測試及結(jié)果分析利用XCV200實驗板進(jìn)行硬件功能測試。定點(diǎn)補(bǔ)碼一位乘法器的輸入數(shù)據(jù)通 過XCV200實驗板的輸入開關(guān)實現(xiàn),輸出數(shù)據(jù)通過 XCV200實驗板的LED指示 燈實現(xiàn),其對應(yīng)關(guān)系如下。表3.1 XCV200實驗板信號對應(yīng)關(guān)系XCV200芯片引腳信號XCV200實驗

21、板X7K47XK46X5K45X4K44XS3XK4X1K41X0K40”Y7K37丫K36丫K3丫K34丫K33丫K3Y1K31Y0K30LYK20CYK21CLRYK2F21CJIAK23CCHENGK24Z7:0七段數(shù)碼管D0R7:0七段數(shù)碼管D1禾U用表2.2中的輸入?yún)?shù)作為輸入數(shù)據(jù),逐個測試輸出結(jié)果,即用 XCV200 實驗板的開關(guān)K4、K3、K2輸入數(shù)據(jù),同時觀察七段數(shù)碼管 D0七段數(shù)碼管D1的 輸出。-17-沈陽航空工業(yè)學(xué)院課程設(shè)計報告附錄參考文獻(xiàn)1 曹昕燕 EDA技術(shù)實驗與課程設(shè)計M .北京:清華大學(xué)出版社,20062 范延濱.微型計算機(jī)系統(tǒng)原理、接口與 EDA設(shè)計技術(shù)M.北京:北京郵電大學(xué) 出版社,20063 王愛英.計算機(jī)組成與結(jié)構(gòu)(第4版)M.北京:清華大學(xué)出版社,2006課程設(shè)計總結(jié):1 在剛開始做這個課程設(shè)計時,由于對知識

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論