數(shù)字邏輯2013期末復(fù)習(xí)

1、數(shù)字邏輯 2013期末復(fù)習(xí)一一、單項選擇題1、n個變量可構(gòu)成（ 3 ）個最小項。（1）、2n （2）2n-1 （3） （4）2、集電極開路（OC）門電路如下所示，該電路實現(xiàn)的邏輯功能是（ 1 ）。（1） （2）（3）（4）3、若兩個邏輯函數(shù)表達式的對偶式F和G相等，則邏輯函數(shù)F和G（ 1 ）。（1）相等 （2）不相等 （3）可能等也可能不等 （4）互補4、為了實現(xiàn)將D觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器，D應(yīng)等于（ 1 ）。 （1） （2） （3） （4）5、構(gòu)成一個6進制加法計數(shù)器，至少需要（ 2 ）個觸發(fā)器。 （1）2個 （2）3個 （3）4個 （4）5個6、對同一邏輯門電路，分別使用正邏輯和負邏輯表示

2、輸入和輸出之間的關(guān)系，其表達式( 2 )。 (1) 互為反函數(shù) (2) 互為對偶式 (3)相等 (4) 答案都不對7、F（A,B,C,D)=AB+CD,它包含的最小項個數(shù)是( 3 ) (1) 2個 (2) 4個 (3) 7個 (4) 8個8、下列編碼是有效余三碼的是( 3 )。 (1) 1111 (2) 0000 (3) 1010 (4) 0010 9、F(A,B,C,D)=AB+CD，變量A,B,C哪個取值組合能使F=1。( 2 ) (1) 0000 (2) 0011 (3) 0101 (4) 101010、八進制數(shù)（175.236）8的十六制數(shù)是( 1 )。 (1)(2)(3)(4)11、

3、下列邏輯函數(shù)中，與（A+B）(A+C)等價的是( 3 )。 (1) F=AB (2)F=A+B(3) A+BC (4) F= B+C12、函數(shù)F的卡諾圖如圖1-1，其最簡與或表達式是( 4 )。 (1)(2) (3)(4)ABCD0001111000011110111111圖1-113、4:10線譯碼器，輸入信號端有( 4 )個。 (1)10 (2) 2 (3) 3 (4)4 14、用四選一數(shù)據(jù)選擇器實現(xiàn)函數(shù)Y=，應(yīng)使( 1 )。 (1)D0=D2=0，D1=D3=1 (2)D0=D2=1，D1=D3=0 (3)D0=D1=0，D2=D3=1(4)D0=D1=1，D2=D3=015、時序電路中

4、不可缺少的部分為( 2 )。 (1)組合電路 (2) 記憶電路 (3) 同步時鐘信號 (4) 組合電路和記憶電路 16、與非門構(gòu)成的基本RS觸發(fā)器，欲使該觸發(fā)器保持現(xiàn)態(tài)，即，則輸入信號應(yīng)為( 2 )。(1)S=R=0 (2)S=R=1 (3)S=1，R=0 (4)S=0，R=1 SRQQSRQQSRQQSRQQSRQQ17、n個觸發(fā)器構(gòu)成的計數(shù)器中，有效狀態(tài)最多有( 4 )個。 (1)n(2)2n (3)2n-1 (4)2n18把一個五進制計數(shù)器與一個四進制計數(shù)器串聯(lián)可得到( 4 )進制計數(shù)器。 (1)4 (2)5 (3)9 (4)2019、雙向數(shù)據(jù)總線常采用( 3 )構(gòu)成。 (1) 數(shù)據(jù)分配

5、器(2) 數(shù)據(jù)選擇器(3)三態(tài)門(4)譯碼器20、最小項的邏輯相鄰項是( 2 )。 (1)ABCD (2)(3)(4)21、 邏輯函數(shù)F（ABC）=AC的最小項標準式為( 3 )。(1)F=（0，3） (2)(3)F=m0+m2+m5+m7(4) F=（0，1，6，7）22、 一個四輸入端與非門，使其輸出為0的輸入變量取值組合有( 4 )種。(1) 15 (2) 8 (3) 7 (4) 123、 設(shè)計一個四位二進制碼的奇偶位發(fā)生器（假定采用偶檢驗碼），需要( 3 )個異或門。(1)2 (2) 3 (3) 4 (4) 524、某符號二進制數(shù)原碼為11010,其補碼為( 4 )。 (1) 0101

6、0 (2) 11010 (3) 10101 (4) 1011025、邏輯函數(shù)F1=m（2，3，4，5, 7，8, 9，10）,它們之間的關(guān)系是( 4 )。 (1)(2)(3)(4)、互為對偶式二、填空題（共X分，共 X題，每題1 分）1、無符號二進制數(shù)（101101.101111）2的等值十六進制數(shù)是（ 2D.BC ）。2、邏輯函數(shù)的反函數(shù)=（ ）。3、A和B都是邏輯變量則A+A+A +B+B+B =（ A+B ）。4、已知函數(shù)的對偶式則它的原函數(shù)F=（ ）。5、用n級觸發(fā)器構(gòu)成的計數(shù)器，計數(shù)容量最多可為（ 2n ）。6、的對偶式是( )。7、邏輯代數(shù)的基本運算有(與) 、(或) 、(非) 三

7、種。8、（1001 1000）8421BCD=( 62 )169、有一個27種狀態(tài)的編碼，至少要用（ 5 ）個觸發(fā)器來表示。10、JK觸發(fā)器的特性方程為Qn+1=() , D觸發(fā)器的特性方程為Qn+1=(D)，T觸發(fā)器的特性方程為Qn+1=() 。11、布爾代數(shù)的基本規(guī)則有代入規(guī)則，（ 反演規(guī)則 ）和對偶規(guī)則。12、用卡諾圖法化簡邏輯函數(shù)比布爾代數(shù)法更容易得到最簡的邏輯函數(shù)表達式，缺點是（ 變量個數(shù) ）受一定的限制。13、數(shù)據(jù)分配器是一種單路輸入，_多_輸出的邏輯構(gòu)件。14、組合邏輯電路在結(jié)構(gòu)上不存在輸出到輸入的_反饋_，且電路的輸出與_歷史_輸入狀態(tài)無關(guān)。15、采用一對一法進行狀態(tài)編碼時，1

8、0個狀態(tài)需要用_4_個觸發(fā)器實現(xiàn)。16、利用并項法，的簡化表達式為_AC_。19、鎖存器或觸發(fā)器再電路上具有兩個穩(wěn)定的物理狀態(tài)，我們把輸入信號變化之前的狀態(tài)稱為_現(xiàn)態(tài)_，輸入信號變化后的狀態(tài)稱為_次態(tài)_。20、用計數(shù)器產(chǎn)生110010序列，至少需要_6_個觸發(fā)器。三、判斷分析題（正確劃上“” ，錯誤劃上“×”）（ × ）1、8421BCD碼具有奇偶特性。（ × ）2、與無符號二進制數(shù)（11001011）2等值的8421BCD碼是（11001011）。（ ）3、TTL與非門電路不用的輸入端可以懸空，懸空時，相當于“1”電平。（ ）4、若觸發(fā)器的時鐘端畫了“小圓圈”

9、，則該觸發(fā)器狀態(tài)的轉(zhuǎn)換發(fā)生在時鐘脈沖的下降沿。（ × ）5、D觸發(fā)器特性方程,這表明在任何情況下,Q端總是和D端的狀態(tài)一樣。（ × ）6、邏輯代數(shù)中常量1大于常量0 。（ ）7、F(A,B,C)=m（0,1,2,3,4,5,6,7）=1 。（ ）8、在同一邏輯問題中，最大項Mi的非等于最小項mi 。（ × ）9、推拉輸出電路和OC電路間可以“線與”連接使用。（ ）10、格雷碼的特點是任意二個相鄰碼組間只有一位變化。四、邏輯函數(shù)化簡1、用公式法化簡下列函數(shù)為最簡與或式（1）（2）2、用卡若圖化簡下列函數(shù)為最簡與或式1） F(A,B,C,D)=m(3,6,8,9,11

10、,12) + d(0,1,2,13,14,15)CDAB0001111000dd1d011111ddd101112）11101111111101110010110100ABCD3）CD11001011111111110100010010110100AB五、組合邏輯電路題1、 根據(jù)下列電路列出函數(shù)式，并說明電路的邏輯功能。函數(shù)真值表ABCF00000011010101111001101111011110根據(jù)函數(shù)真值表可知，該電路是一個三數(shù)不一致判斷電路。2、邏輯電路的輸入信號ABC與輸出信號F的波形如下圖所示。列出邏輯函數(shù)F的真值表；寫出函數(shù)的邏輯表達式；畫出相應(yīng)的電路圖。ABCFA101010

11、101010B001100110011C111100001111F010011110100真值表ABCF000100110101011010011010110111101&ABCF3、試用4選1數(shù)據(jù)選擇器設(shè)計一個三變量的多數(shù)表決電路，設(shè)同意用“1”表示，不同意用“0”表示，表決通過用“1”表示，沒有通過用“0”表示。作出真值表，畫出電路圖。函數(shù)真值表ABCF00000010010001111000101111011111ABC111010100010110100S1 S0D0D1D2D3ZA B01CF六、觸發(fā)器1、由門和觸發(fā)器構(gòu)成的電路如下圖所示，設(shè)觸發(fā)器的起始狀態(tài)為“0”，試根據(jù)時

12、鐘脈沖CP和A、B的輸入畫出Q端的波形。七、同步時序電路1、試分析下列同步時序邏輯電路，作出方程組、狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖、時序圖并說出該電路完成什么功能。00/001/010/011/1J1=K1=1,Q1n+1=Q1nJ2=K2=Q1,Q2n+1=Q1nQ2nZ=Q1Q2現(xiàn)態(tài)次態(tài)Q2nQ1nQ2n+1Q1n+10001011010111100該電路是一個模4加法計數(shù)器。2、試用JK觸發(fā)器設(shè)計一個“1001”串行序列檢測器（可重疊），其輸入為X，輸出為Z。作出狀態(tài)轉(zhuǎn)換圖、狀態(tài)轉(zhuǎn)換表、求出激勵方程和輸出方程、畫出電路圖。ABCDE1/00/00/01/10/00/01/00/01/01/0現(xiàn)態(tài)次態(tài)X=0X=1AA/0B/0BC/0B/0CD/0B/0DA/0E/1EC/0B/0用隱含表法化簡，A,B,E,C,D是最大等效類，用B狀態(tài)代替B,E，可得如下最簡狀態(tài)表Q2nQ1nQ2n+1Q1n+1X=0X=1A0000/011/0D0100/011/1B1110/011/0C1001/011/0現(xiàn)態(tài)次態(tài)X=0X=1AA/0B/0BC/0B/0CD/0B/0DA/0B/1狀態(tài)編碼：A=00,B=11,C=10,D=01。八、判斷函數(shù)是否可能發(fā)生競爭？競爭的結(jié)果是否會產(chǎn)生險象？在