常用時序邏輯部件

1、    常用時序邏輯部件    常用時序邏輯部件    類別：消費電子      這一章主要是介紹常用的時序邏輯功能部件。如計數(shù)器、移位寄存器的分析與設計方法以及集成計數(shù)器、集成移位寄存器的原理及應用。它是本課程的重點內容之一，我們一定要掌握好！ 在學習時要注意同步、異步計數(shù)器和移位寄存器的工作原理及設計方法；同步式集成計數(shù)器t214、異步式集成計數(shù)器t210以及集成移位寄存器t454的工作原理及應用。 在學習是我們

2、把這一章的內容共分為三節(jié)，它們分別是：    §1.計數(shù)器 §2.寄存器與移位寄存器 §3.序列信號發(fā)生器    §7、1 計數(shù)器（第一頁） 累計輸入脈沖的個數(shù)的邏輯電路稱為計數(shù)器。它的作用有:累計輸入脈沖的個數(shù)；對輸入脈沖信號進行分頻；構成其它時序電路。    計數(shù)器的分類： 按進位模數(shù)分為模2計數(shù)器和非模2計數(shù)器。進位模是計數(shù)器所經歷的獨立狀態(tài)的總數(shù)，也就是進位制數(shù)。模2計數(shù)器就是進位模為2n的計數(shù)器。其中n為觸發(fā)器的級數(shù)；非模2計

3、數(shù)器就是進位模非2n的計數(shù)器。按計數(shù)脈沖的輸入方式分為同步計數(shù)器和異步計數(shù)器。同步計數(shù)器是相應的觸發(fā)器的計數(shù)脈沖也相同，使相應的觸發(fā)器同時翻轉。異步計數(shù)器是相應的觸發(fā)器的計數(shù)脈沖不相同，并且不同時翻轉。按計數(shù)增減趨勢分為遞增計數(shù)器、遞減計數(shù)器和雙向計數(shù)器。遞增計數(shù)器是每來一個時鐘脈沖觸發(fā)器的組成狀態(tài)按二進制代碼規(guī)律增加，遞減計數(shù)器就是按二進制代碼規(guī)律減少。雙向計數(shù)器是可增可減，由控制端來決定。按電路集成度分為小規(guī)模集成計數(shù)器和中規(guī)模集成計數(shù)器。    一：同步計數(shù)器的分析與設計 在設計同步計數(shù)器是由于已經明確了狀態(tài)數(shù)、狀態(tài)代碼和狀態(tài)遷移關系，所以不需要制

4、作原始狀態(tài)圖、狀態(tài)化簡和狀態(tài)分配。    1.二進制計數(shù)器的設計模為2的同步計數(shù)器稱為二進制計數(shù)器，它的特點是沒有多余狀態(tài)，觸發(fā)器的利用率高。它通常是采用自然二進制編碼。    例1.設計一個三位二進制同步遞增計數(shù)器.三位二進制的進位模數(shù)為23=8,它的狀態(tài)表為:如圖(1)所示.狀態(tài)遷移圖為:如圖(2)所示    將現(xiàn)態(tài)qcn、qbn、qan作為輸入，次態(tài)qcn+1、qbn+1、qan+1作為輸出，通過卡諾圖可得出各觸發(fā)器的次態(tài)方程為： qcn+1=qanqbnqanqcn+

5、qc+qbn+qan把求得的次態(tài)方程與選用觸發(fā)器的特征方程作比較，求得各觸發(fā)器的激勵函為： jc=qanqbn jb=qan ja=1 kc=qanqbnkb=qanka=1    它的邏輯電路圖為: 如圖(3)所示    位數(shù)增多的二進制計數(shù)器的設計可按以上方法進行,當位數(shù)>5時,就不能用上面的方法了(卡諾圖不易制),從上面的例子我們可以看出:低級觸發(fā)器除外,每一位觸發(fā)器的j,k激勵函數(shù)都是由它的低位各觸發(fā)器原碼相與而成.由此就可以設計更多位的二進制計數(shù)器了.二進制的減法計數(shù)器的設計方法與加法相似,只不過狀

6、態(tài)遷移圖不同.    2.非2n進制計數(shù)器由于這種進制不是2的倍數(shù),所以存在著多余狀態(tài),在設計中應把這些多余狀態(tài)作無關項來考慮.在實際中用的最多的是十進制計數(shù)器,它需要四個觸發(fā)器. 例1.五級觸發(fā)器的進位模數(shù)最大為:( ) a.五進制 b.十進制 c.十六進制 d.三十二進制 因為是五級觸發(fā)器,所以它的最大進位模數(shù)為25=32,所以答案為 d 例2.設計一個模六計數(shù)器.由于22<6<23,所以模六計數(shù)器需要三級觸法器組成.三級觸法器有8種狀態(tài),因此存在著兩種多余狀態(tài),我們任選其中的六種,它的狀態(tài)圖為:如圖(1)所示, 我們通過各級觸發(fā)器(用j

7、k觸發(fā)器來實現(xiàn))的卡諾圖可得各級觸發(fā)器的次態(tài)方程為:qcn+1=qcn+qbnqcn+qbnqcnqan+1=qbn由次態(tài)方程可得激勵方程為:    jc=qan jb=qcn ja=qbn kc=qan kb=qbn    所的邏輯電路圖為:如圖(2)所示    這類計數(shù)器由于狀態(tài)沒有用完,存在著多余狀態(tài),所以它就有一個自啟動和自校正問題.自啟動就是當電源合上之后,電路能否進入所用的狀態(tài)之中的任一狀態(tài),如果能則有,否則即無.自校正就是計數(shù)器正常工作時,由于一些原因,使計數(shù)狀

8、態(tài)離開正常的的序列,若經過若干個節(jié)拍后電路如能返回正常的計數(shù)序列,則有校正能力.如不能,則無校正能力.注: 具有自校正能力的計數(shù)器也具有自啟動能力.怎樣判斷電路是否具有自校正能力呢?一般是把未用的狀態(tài)代入所得的次態(tài)方程,求得次態(tài),并判斷次態(tài)是否還是無用狀態(tài),若是則表示無自校正能力,若轉入有用序列則表示該電路具有自校正能力。    根據(jù)上面的結論，來判斷一下例2是否具有自校正能力。先把沒用的兩種狀態(tài)代入次態(tài)方程，結果為：如圖（3）所示由此可以看出此電路無自校正能力，因此要改進設計。 改進的具體步驟是：切斷010與101的無效循環(huán)序列，強迫使之進入110，由

9、于前兩級都沒有改變,所以只需重新設計第三級即可.    qcn+1=qanqbnqcn則改進后的邏輯電路圖為：如圖(4)所示    3.同步時序電路的分析 它的分析方法和步驟與同步時序電路是一樣的.在這里我們就不多說了.    二：異步計數(shù)器的分析與設計 異步計數(shù)器的時鐘脈沖不是同步的,因此在設計時要特別注意各觸發(fā)器的時鐘信號.    1.二進制計數(shù)器的設計我們通過例子來說明一下.例1:設計一個八進制異步遞增計數(shù)器. 首先我們來畫出它的

10、狀態(tài)圖:如圖(1)所示,根據(jù)狀態(tài)圖再畫出電路的輸出波形圖為:如圖(2)所示    由波形圖我們可以看出各級觸發(fā)器的時鐘脈沖為:cp1為cp；cp2為q1的輸出原碼；cp3為q2的輸出原碼。我們知道如果沒有時鐘脈沖觸發(fā)器是不會翻轉的，只有有了時鐘脈沖觸發(fā)器才可能翻轉，根據(jù)這一點我們可以把各級觸發(fā)器的輸入端置“1”，所得的邏輯電路圖為：如圖（3）所示。 2.非2n進制異步計數(shù)器的設計 非2n進制異步計數(shù)器設計時主要是判斷各觸發(fā)器的時鐘脈沖.它的具體步驟是:先選定狀態(tài)的遷移關系,并畫出波形圖.根據(jù)波形圖,選擇時鐘,然后的步驟就與同步計數(shù)器的設計方法一樣.注意:

11、沒有時鐘脈沖信號沿的狀態(tài)按無關項處理. 3.異步計數(shù)器的分析 它的分析方法與同步計數(shù)器的分析基本相同,區(qū)別在于異步時序電路翻轉的時間有先有后,只有提供時鐘信號,且提供有效的時鐘信號沿時,對應的觸發(fā)器才翻轉.例2:如圖(4)所示的電路,試分析其功能. 該電路是由三級jk觸發(fā)器組成,下降沿觸發(fā),異步控制.    激勵方程為: j1=q3n k1=1j2=k2=1 j3=qn1qn2 k3=1 次態(tài)方程為: q1n+1=qn1 q2n+1=qn3    時鐘方程為: cp1=cpcp2=q1cp3=cp 

12、60;  由次態(tài)方程和時鐘方程,可列出狀態(tài)表和狀態(tài)圖如圖（5），(6)所示,由此可得邏輯電路的邏輯功能:該電路是異步模5遞增計數(shù)器,具有自啟動能力.    三：集成計數(shù)器功能分析及它的應用當今集成計數(shù)器的品種有很多，按其功能可分為：同步和異步兩類。這一節(jié)來介紹兩種集成計數(shù)器它們是：異步集成計數(shù)器t210和同步集成計數(shù)器t214。在學習時要注意這兩種計數(shù)器的計數(shù)功能、用途以及用集成計數(shù)器作為電路的核心部件來設計邏輯電路. 1.異步集成計數(shù)器t210t210異步式2-5-10進制計數(shù)器是由四個jk觸發(fā)器和兩個與非門組成的,它的邏輯符號為:

13、如圖(1)所示    它的邏輯功能描述如下:(如圖(2)所示的功能表)清"0"功能(輸出為"0000"):當r0(1)、r0(2)輸入全為高電平,s9(1)、s9(2)有低電平時,各觸發(fā)器輸出為"0",實現(xiàn)清"0"功能,由于時鐘不同步,這種清零又被稱為"異步清零"置"9"功能(輸出為"1001"):當s9(1)、s9(2)輸入全為高電平,r0(1)、r0(2)有低電平時,觸發(fā)器輸出為"1001",

14、實現(xiàn)置"9"功能；計數(shù)功能:當r0(1)、r0(2)及s9(1)、s9(2)有低電平時,各觸發(fā)器恢復正常功能,實現(xiàn)計數(shù)功能,在使用它時一定要按功能表的要求。 例1.用t210組成九進制計數(shù)器.若選用8421bcd十進制計數(shù)器,初態(tài)為"0",則選擇"0-8為有效狀態(tài),當計數(shù)脈沖為"9"時,輸出為qdqcqbqa="1001",立即使它變成為"0000",使計數(shù)器返回初態(tài)。它的邏輯電路圖為:如圖(3)所示, 這種功能是利用反饋法使計數(shù)器復"0",這樣就可使大模數(shù)計數(shù)器,

15、改接為小模數(shù)計數(shù)器.由于t210是異步清"0",所以需要一個過渡態(tài).若需要更大模數(shù)的的計數(shù)器,可通過級聯(lián)的方式,增大模數(shù).如:二級t210相連可擴展為2-99進制計數(shù)器.    2.同步式集成計數(shù)器t214t214同步式二-十六進制是由四級jk觸發(fā)器和一些控制門組成.它的邏輯符號為:(如圖(1)所示)    它的邏輯功能可描述如下:（如圖2 所示的功能表）異步清零：當清零控制端cr=0時,立即清零,與cp脈沖無關；同步預置：當預置端ld=0,cr=1時,在置數(shù)輸入端a、b、c、d預置某個數(shù)據(jù),c

16、p上升沿的時刻,將abcd的數(shù)據(jù)送入計數(shù)器；(必須與脈沖同步使用)保持：當ld=cr=1時,控制端p、t中有低電平時，就使每級觸發(fā)器的j=k=0，處于保持狀態(tài)；計數(shù)：當ld=cr=t=p=1時，電路是模24同步遞增計數(shù)器，當輸出為“1111”時進位輸出端oc送出高電平的進位信號，即oc=qaqbqcqdt=1。注：由于t214由預置端，可以利用這個功能組成任意進制計數(shù)器。它也可以象t210一樣采用反饋法來組成計數(shù)器。 例1.用t214的同步預置端構成八進制計數(shù)器.若選擇前八種狀態(tài),則后面的狀態(tài)為無效,當計數(shù)器輸出為"0111"時,經過"與非"門反饋至同步

17、預置端,使ld=0,再來一個時鐘脈沖,計數(shù)器又預置為"0",它的電路圖為:如圖(3)所示    若選擇中間八中狀態(tài):從"0011"開始,當計數(shù)器輸出為"1010"時,經過"與非"門反饋至同步預置端使ld=0,再來一個時鐘脈沖,計數(shù)器又預置為"0",它的電路圖為:如圖(4)所示若想組成更大模數(shù)的計數(shù)器,也是通過級聯(lián)的方式,但是要注意oc的連接方式.    §7、2寄存器與移位寄存器(第一頁) 寄存器與移位寄存

18、器是數(shù)字系統(tǒng)中常見的部件，寄存器是用來存入二進制代碼的，移位寄存器除具有寄存器的功能外，還能將數(shù)碼移位。    一：寄存器寄存器中用的記憶部件是觸發(fā)器，每個觸發(fā)器只能存一位二進制碼。按接收數(shù)碼的方式它可分為：單拍式和雙拍式。單拍式：接收數(shù)據(jù)后直接把觸發(fā)器置為相應的數(shù)據(jù)，不考慮初態(tài)。雙拍式：接收數(shù)據(jù)之前，先用復"0"脈沖把所有的觸發(fā)器恢復為"0",第二拍把觸發(fā)器置為接收的數(shù)據(jù)。 二：移位寄存器移位寄存器具有數(shù)碼寄存和移位兩個功能，在移位脈沖的作用下，數(shù)碼如向左移一位，則稱為左移，反之稱為右移。移位寄存器具有單向移位功

19、能的稱為單向移位寄存器，即可向左移也可向右移的稱為雙向移位寄存器。移位寄存器的設計比較容易，因為它的狀態(tài)受移位功能的限制。例:若現(xiàn)態(tài)為"001"它的次態(tài)只有兩種可能,分別是:"000"或"010",不可能出現(xiàn)別的情況,否則就沒有意義.    三:集成移位寄存器1.集成移位寄存器t454t454是一種用途廣泛的集成移位寄存器，它由四個r-s觸發(fā)器和一些門電路組成的四位雙向移位寄存器。它的邏輯符號為：（如圖（1）所示） 它的功能描述如下：（如功能表（2）所示）直接清零：當清零控制端cr=0時，立即清

20、零，與其它控制端無關；保持：當cp沒來或控制端s0s1全為低電平時，寄存器處于保持狀態(tài)；    送數(shù)：當控制端s0s1全為高電平時，寄存器處于送數(shù)狀態(tài)；移位：當控制端s1s0=01時，寄存器向右移位；s1s0=01時，則寄存器向左移位,sl是左移串行數(shù)據(jù)的輸入端,sr是右移串行數(shù)據(jù)的輸入端。 2.移位型計數(shù)器移位計數(shù)器就是指以移位寄存器為主題構成的同步計數(shù)器.它的設計方法與同步計數(shù)器基本相同,不同的是它的狀態(tài)受移位關系的約束,因此它的狀態(tài)不能任意指定.它的設計步驟是:根據(jù)題意寫出狀態(tài)遷移關系；根據(jù)遷移關系求出反饋函數(shù)；根據(jù)前兩步的結果運用器件，并畫出邏輯

21、電路圖。    例1.用t454和輔以其它組件設計模6移位型計數(shù)器. （1）任選六種狀態(tài)，它們的狀態(tài)遷移關系是：如圖（1）    根據(jù)狀態(tài)卡諾圖，我們可的電路圖為：如圖（2） （2）任選另外六種狀態(tài)，它們的狀態(tài)遷移關系是：如圖（3）    根據(jù)狀態(tài)卡諾圖，我們可畫出它的邏輯電路圖為：如圖（4）    §7、3序列信號發(fā)生器(第一頁) 序列信號是指在同步脈沖作用下循環(huán)地產生一串周期性的二進制信號.能產生這種信號的邏輯器件就稱為序列信號發(fā)生器.根據(jù)結構不同,它可分為反饋移位型和計數(shù)型兩種.   &