高速PCB板諧振仿真與分析

1、高速 PCB 板諧振仿真與分析摘 要： 諧振是電源完整性一大問題， PCB 電源平面 間諧振振幅過大，會導致電源分配系統(tǒng)（PDS）工作異常，甚至成為 EMI 輻射源，故在 PCB 詳細設計階段需開展諧振 仿真分析并消除諧振，從而提高設計成功率。為消除諧振， 首先利用 SIWAVE 軟件對電源地平面間諧振情況進行仿真分 析，找出諧振點， 然后合理選用布局去耦電容， 消除 400 MHz 以下頻段諧振影響。通過調(diào)整 PCB 疊層及層間距消除 400 MHz 以上頻段諧振影響。 通過實例仿真分析， 依據(jù)工程經(jīng)驗， 實現(xiàn)了快速估算去耦電容的計算方法，并證明了其正確性。關(guān)鍵詞： 電源完整性； 諧振； S

2、IWAVE 仿真分析； 去 耦電容中圖分類號： TN710?34 文獻標識碼： A 文章編號： 1004?373X （ 2014） 10?0144?03Abstract ： Resonance is a major problem of power integrity. If the resonance amplitude between PCB power planes is too large， it may cause PDS work abnormal ， even cause the power planes to become EMI emitter ， so in the det

3、ailed PCB design stage， simulation analysis of resonance and eliminating resonance are needed for improving the success rate of the design. To eliminate resonance， first ， the SIWAVE is used to simulate and analyze the resonance between the power planes to find the resonance point ， and then the dec

4、oupling capacitor is selected and layouted reasonably， so as to eliminate the influence caused by the resonance below 400 MHz frequency ， and eliminate the influence caused by the resonance above 400 MHz frequency by adjusting the PCB overlayers and the space between overlayers. Based on engineering

5、 experience， a rapid calculation method to estimate the value of the decoupling capacitors was achieved. Its correctness was proved with simulation analysis on example.Keywords ： power integrity ； resonance； SIWAVE simulating and analysis ； decoupling capacitor0 引言 隨著微電子技術(shù)的不斷發(fā)展，更多功能的模擬和數(shù)字電 路被制作或集成到單

6、個芯片中 1 。當大量高速開關(guān)器件同時 快速切換狀態(tài)時， 就會產(chǎn)生電源噪聲， 干擾周圍的高速信號， 并且由于噪聲容限變小，嚴重時，可引發(fā)芯片的誤動作，造 成不利影響。因此對電源完整性的研究顯得越來越重要 2?3。作為電源完整性的一大問題，諧振是指能量被夾在兩個 平行板( power and ground plane )之間，因原始信號與其反射信號同相(phase add)而形成共振腔效應。在中低頻時， 電源地平面對可當作一個理想電容來看待，其ESR 和 ESL都很小，在頻率達到某一個高頻段時，電源地平面間變成了 一個諧振腔，等效為 RLC 串并聯(lián)電路，在諧振頻率點附近， 平面對地阻抗變得很大，

7、從而引發(fā)電源完整性問題 4 。1 諧振帶來的問題 若諧振落在了設計關(guān)注的頻段內(nèi)，帶來的問題，需要從三方面來分析： 一方面諧振過大， 在諧振點處電源波動過大， 穩(wěn)壓電源芯片 VRM 無法實時響應負載對于電流需求的快速 變化，會出現(xiàn)電源跌落，從而產(chǎn)生電源噪聲5 ；第二方面在諧振點處，電源表現(xiàn)的高阻抗，使的部分噪聲和信號能量無 法在電源分配系統(tǒng)(PDS )中找到回流路徑，最終會從 PCB 板輻射出去，造成 EMI 問題 6 ；最后一個方面，若諧振點 與板上器件工作頻率相同， 將引起共振。 無論哪種情況發(fā)生， 都將導致板卡性能下降，甚至設計失敗，從而延長設計周期 和增加設計成本。因而，為了將問題控制在

8、設計初期，需要 在進行 PCB 設計時開展諧振仿真分析，及時發(fā)現(xiàn)存在問題， 通過計算，并利用仿真工具優(yōu)化設計。2 消除諧振的方法 當前，電源完整性諧振問題主要通過兩個途徑解決，即安裝去耦電容和優(yōu)化 PCB 的疊層設計及布局布線。 在高速系 統(tǒng)工作速率低于 400 MHz 時，在恰當位置安裝合適的去耦電 容，有助于減小電源完整性問題；當系統(tǒng)速率更高時，去耦 電容作用減小。 這時， 只有通過優(yōu)化 PCB 層間距設計及布局 布線，降低電源電壓，以及適當匹配，降低反射等辦法解決 電源完整性問題 7 。之所以是 400 MHz ，是由于受限于去耦 電容能力，眾所周知，理想電容實際上是不存在的（在極低 頻情況下，才將電容看作理想電容） ，實際電容總會存在一 些寄生參數(shù)， 在高頻情況下， 其 ESL 、ESR 參數(shù)將極其重要。 一個電容器可用一個等效串聯(lián)電路來表示 8 ，如圖 1 所示。4 結(jié)語 諧振問題是電源完整性的一大問題， 在高速 PCB 設計中 需在設計初期對其進行控制。不同頻段的諧振有不同的