實(shí)驗(yàn)二十一集成計(jì)數(shù)器

1、實(shí)驗(yàn)二十一集成技術(shù)器一、實(shí)驗(yàn)?zāi)康氖煜ぜ蓡卧?jì)數(shù)的使用。二、電路介紹實(shí)驗(yàn)使用的集成單元是二進(jìn)制計(jì)數(shù)器，型號(hào)74LS93，它是由四個(gè)主從觸發(fā)器和附加選通電路組成，如果使用該計(jì)數(shù)器的最大計(jì)數(shù)器長度（四位二進(jìn)制），可將Bin輸入同Qa輸出連接，由 Ain輸入計(jì)數(shù)脈沖。74LS93的邏輯圖外引線排列如圖所示。CpIKRdQoJDQoJDCp3BinR1 _R2亠& Cl74LS93圖3.21.174LS93邏輯圖典型參數(shù)：f=32MHz p=30Mw置零/計(jì)數(shù)功能表置零輸入輸出R1R2QdQaQbQc1100000X計(jì)數(shù)X0計(jì)數(shù)00計(jì)數(shù)三、實(shí)驗(yàn)內(nèi)容與方法四位數(shù)二進(jìn)制計(jì)數(shù)器的最長計(jì)數(shù)周期是16,

2、適當(dāng)改變74LS93的外引線，可以得到不同長度的計(jì)數(shù)周期。1、二一十六進(jìn)制計(jì)數(shù)器B(hbIk-1toAih聽|後巾妝沖圖 表 入輸CP二進(jìn)制碼輸出十進(jìn)制數(shù)輸二進(jìn)制碼輸出十進(jìn)制數(shù)數(shù)QQQQ入CP數(shù)QQQQDcBADcBA08192103r11412*5乂AI_13_.614*p15 十dTp-1TT丄1I丄1圖 二一六進(jìn)制計(jì)數(shù)器表 輸入二進(jìn)制碼CP 數(shù)QDQcQBQADI1W3ItH；圖輸入二進(jìn)制碼QcQD二十進(jìn)制計(jì)數(shù)器表 0123*-q45678bj91 : 亨肅4r1h -Jty1L ,L.-jCP數(shù)QBQA軍 74LS93Bin圖輸入二一進(jìn)制計(jì)數(shù)器表 二進(jìn)制碼CP數(shù)QcQBQA11 訂Hi

3、 Jmid必皿00二一十四進(jìn)制計(jì)數(shù)器 表輸入CP數(shù)二進(jìn)制碼輸出十進(jìn)制數(shù)(2)(3)QDQcQB QA按圖Qb、 Qa 分輸入CP二進(jìn)制碼輸出數(shù)QD Qc QB QA十進(jìn)制數(shù)10111213將 7-4LS93*f別接到LEDBin和Qa連接構(gòu)成四位1 5V正負(fù)極。檢查無誤，然后開啟電源 計(jì)數(shù)功能表，測(cè)試R1、R2端的邏輯功能 后按表的要求，在Ain輸入端送入手控單脈沖和GND接 按照置零/ 先清零，然,插入實(shí)驗(yàn)箱面板上的L ic插座，然后連接線路，四路顯示。二進(jìn)制計(jì)數(shù)器，R1、R2分別接到邏輯開關(guān)，輸入 在輸入Ain端接至手動(dòng)單脈沖，“Qc、VcQa、Qb、-iQc和Qd 的邏輯狀態(tài)填入表內(nèi)，觀察其計(jì)數(shù)周期2、計(jì)數(shù)周期為6、10、7、14的二進(jìn)制計(jì)數(shù)器_參參照步驟 1L的方法，對(duì)以下計(jì)數(shù)器電路進(jìn)行測(cè)試，并將亠Qd、的邏輯狀態(tài)，填入相應(yīng)的表格。3、設(shè)計(jì)兩個(gè)計(jì)數(shù)周期分別為9和15的二進(jìn)制計(jì)數(shù)器利用4LS93四位二進(jìn)制計(jì)數(shù)器，_應(yīng)用計(jì)數(shù)原理*設(shè)計(jì)兩個(gè)計(jì)數(shù)周期俄 的計(jì)數(shù)器，畫出邏輯圖并作出真值表。Qc、Qb、Qa9和15四、實(shí)驗(yàn)報(bào)告要求1、集成電路計(jì)數(shù)器 74LS93是同步還是異步計(jì)數(shù)器？是